KR100376482B1 - Manufacturing method for buried capacitor pcb - Google Patents
Manufacturing method for buried capacitor pcb Download PDFInfo
- Publication number
- KR100376482B1 KR100376482B1 KR10-1999-0058791A KR19990058791A KR100376482B1 KR 100376482 B1 KR100376482 B1 KR 100376482B1 KR 19990058791 A KR19990058791 A KR 19990058791A KR 100376482 B1 KR100376482 B1 KR 100376482B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- capacitor
- circuit board
- printed circuit
- copper foil
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
본 발명은 인쇄회로기판에 있어서, 캐패시터가 일체로 내장되는 캐패시터 내장형 인쇄회로기판에 관한 것으로서 그 기술적인 구성은, 별도의 정전용량 값을 갖도록 형성하는 캐패시터층을 정전용량값이 필요한 전극의 일부분 또는 전체에 인쇄하여 다양한 용량의 정전용량을 얻을수 있도록 하는 것을 요지로 한다.The present invention relates to a printed circuit board in which a capacitor is integrally embedded in a printed circuit board. The technical configuration of the present invention relates to a part of an electrode that requires a capacitance value to form a capacitor layer having a separate capacitance value. The main point is to print on the whole to obtain capacities of various capacities.
Description
본 발명은 인쇄회로기판에 있어서, 각종 전자제품에 사용되는 수동부품인 캐패시터(CAPACITOR)의 기능을 기판에 일체로 내장시킴으로써 신뢰성 및 제품의 밀도를 높일수 있도록 한 캐패시터 내장형 인쇄회로기판 제조방법에 관한 것으로서 보다 상세하게로는, 별도의 정전용량(CAPACITANCE) 값을 갖도록 하는 캐패시터층을 기판상의 일부분 또는 전체에 인쇄하여 다양한 용량의 정전용량을 얻을수 있도록 한 캐패시터 내장형 인쇄회로기판 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed circuit board having a built-in capacitor in which a function of a capacitor (CAPACITOR), which is a passive component used in various electronic products, is integrated in a board to increase reliability and product density. More specifically, the present invention relates to a method for manufacturing a capacitor-embedded printed circuit board in which a capacitor layer having a separate capacitance value is printed on a part or the whole of a substrate to obtain capacitances of various capacities.
일반적으로 알려져 있는 패키지 기판에 있어서는, 전자회로를 정상적으로 동작시키기 위하여 에너지원이 있는 전원을 안정적으로 각 부품에 공급토록 하는 것이 중요하고, 특히 디지탈 회로에는 트랜지스터의 반복적인 온,오프 동작으로 전원 전압의 변동원인이 발생된다.In general, in the known package substrate, it is important to stably supply the power supply with the energy source to each component in order to operate the electronic circuit normally. Cause of variation is caused.
이때, 상기 전압의 변동원인이 발생할때 전압의 변동을 방지하기 위하여 원하는 성분이외의 다른 성분을 통과시켜 안정한 전원을 공급받기 위하여 IC 근처에 캐패시터를 설치하여 전하를 축적후 급격한 전하의 변동에 대비하여 전하의 변동시 축적된 전압을 공급함으로써 전압의 변동을 미연에 방지토록 하여 각 부품에 부하발생을 방지한다.In this case, in order to prevent voltage fluctuations when the cause of voltage fluctuation occurs, a capacitor is installed near the IC to supply stable power by passing components other than the desired component, in order to prepare for sudden fluctuations in charge after accumulating charge. By supplying the accumulated voltage in the case of charge fluctuations, it is possible to prevent the voltage fluctuations in advance and prevent the occurrence of load on each part.
이러한 캐패시터를 적용하지 않으면, 전원효율이 떨어지고 IC나 트랜지스터에 과부하가 걸리게 되어 오동작의 원인이 됨으로 회로의 설계시 IC당 1나 또는 2개의 캐패시터가 반드시 필요하게 된다.If these capacitors are not applied, power efficiency will be reduced and ICs or transistors will be overloaded, causing malfunctions. One or two capacitors per IC are necessary for circuit design.
상기 캐패시터(CAPACITOR)는, 도1에 도시한 바와같이, 절연층(1)과 상하측의 동박층(2)으로 구성되는 2장의 도체판(3) 사이에 격자형의 파이버와 레진으로 이루어지는 유전체층(4)을 삽입한후 2장의 도체판(3)에 접지전원(GND)와 전원(VCC)을 공급할때 전압에 대응하여 전하를 축적하는 능력인 정전용량을 갖는 캐패시터가 형성토록 되고, 상기 유전체층(4)의 최상측및 최하측에 동박층(2)이 적층되며, 상기 최상측 동박층(2)에 실장패드를 부착하여 MLCC가 연결되는 구성으로 이루어 진다.As shown in Fig. 1, the capacitor is a dielectric layer made of a lattice-shaped fiber and resin between an insulating layer 1 and two conductor plates 3 composed of copper foil layers 2 on the upper and lower sides. After inserting (4), when the ground power supply GND and the power supply VCC are supplied to the two conductive plates 3, a capacitor having a capacitance that is capable of accumulating charge in response to a voltage is formed, and the dielectric layer The copper foil layer 2 is laminated | stacked on the uppermost side and the lowermost side of (4), and attaches a mounting pad to the uppermost copper foil layer 2, and consists of a structure which MLCC is connected.
상기와 같은 패키지 기판에 있어서는, 절연층(1)과 상하측의 동박층(2)으로 구성되는 2장의 도체판(3) 사이에 격자형의 파이버와 레진으로 이루어지는 유전체층(4)을 삽입하고, 이때 상기 도체판(3)에 형성되는 전원(VCC)과 접지전원(GND)을 통하여 전원을 공급할때 그 사이에 전하가 축적되고, 이때 상기 동박층(4)의 상측에 접합되는 MLCC에 접압의 변동이 발생되면 캐패시터에 저장되는 전압을 공급토록 하는 것이다.In the package substrate as described above, a dielectric layer 4 made of lattice-shaped fiber and resin is inserted between the insulating layer 1 and the two conductive plates 3 composed of the upper and lower copper foil layers 2, At this time, when supplying power through the power supply (VCC) and ground power supply (GND) formed in the conductor plate (3), electric charges are accumulated therebetween. When a change occurs, it is necessary to supply the voltage stored in the capacitor.
그러나, 상기와 같은 패키기 기판은, 특정한 한 종류의 정전용량값의 구현만이 가능하여 사용자가 필요한 정전용량값을 구현하기 위하여는 별도의 기판을 따로형성하여야 하며, 부품의 실장에 필요한 실장용패드를 필요로 하고, 이에따라 PCB의 실장 밀도가 저하되며, 추가되는 부품에 대한 외부환경으로 부터의 신뢰성이 저하되는 등의 문제점들이 있었던 것이다.However, the package substrate as described above, only one type of capacitance value can be implemented, so in order to implement the capacitance value required by the user, a separate board must be separately formed and required for mounting of components. There is a need for a pad, thereby reducing the mounting density of the PCB, there is a problem such as the reliability from the external environment for the additional components.
본 발명은 상기와 같은 종래의 문제점들을 개선시키기 위한 것으로서 그 목적은, 다양한 정전용량값의 구현이 가능하여 사용자가 필요한 정전용량값을 구현이 용이하며, 이에따라 PCB의 실장 밀도가 향상되며, 실장을 위한 별도의 부품이 불필요하여 외부환경으로 부터의 신뢰성이 향상되고, 저유전율의 자재와 혼합사용토록 되어 자재 선택의 자유도를 향상시킬 수 있는 캐비티 내장형 인쇄회로기판 제조방법을 제공하는데 있다.The present invention is to improve the conventional problems as described above, the object is, it is possible to implement a variety of capacitance values, the user can easily implement the required capacitance value, accordingly the mounting density of the PCB is improved, the mounting It is to provide a cavity-embedded printed circuit board manufacturing method that can improve the reliability from the external environment and to be mixed with a low dielectric constant material to improve the degree of freedom of material selection because no separate parts are required.
도1은 종래의 패키지 기판의 캐패시터 적층상태를 도시한 도면1 is a view showing a capacitor stacked state of a conventional package substrate
도2는 본 발명에 따른 인쇄회로 기판상에 캐패시터를 형성하는 상태를 도시한 개략 공정도2 is a schematic process diagram showing a state of forming a capacitor on a printed circuit board according to the present invention;
도3은 본 발명에 따른 패키지 기판의 캐패시터 적층상태를 도시한 개략도Figure 3 is a schematic diagram showing a capacitor laminated state of the package substrate according to the present invention
도4는 본 발명에 따른 인쇄회로기판 상측에 전극층과 동박층을 연결하는 개방부를 형성한 상태를 도시한 요부 구조도4 is a main structural diagram showing a state in which an open part connecting an electrode layer and a copper foil layer is formed on an upper side of a printed circuit board according to the present invention;
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100...절연층 110...동박층100 ... insulation layer 110 ... copper foil layer
120...CCL 140...전극층120 ... CCL 140 ... electrode layer
160...개방부160 ... opening department
상기 목적을 달성하기 위한 기술적인 구성으로서 본 발명은, 절연층의 상하측에 동박층이 형성되는 하나 이상의 CCL에 유전체층이 적층되며, 상기 CCL에 접지전원과 전원을 공급하여 캐패시던스를 형성하는 단계;As a technical configuration for achieving the above object, the present invention, the dielectric layer is laminated on at least one CCL, the copper foil layer is formed on the upper and lower sides of the insulating layer, supplying ground power and power to the CCL to form the capacitance step;
상기 기판의 CCL 상측에는 적어도 일부분에 페이스트를 도포한후, 그 상측면의 적어도 일측에 도전성 페이스트로 이루어진 전극층을 인쇄하여 캐패시턴스를 형성하는 단계;Applying a paste on at least a portion of the CCL side of the substrate, and then printing an electrode layer made of a conductive paste on at least one side of the upper side to form a capacitance;
상기 전극층과 페이스트의 상측에 절연물질을 도포하여 절연층을 형성하는 단계;Forming an insulating layer by applying an insulating material on the electrode layer and the paste;
상기 절연층을 레이져 또는 기계적 드릴에 의해 가공하여 전극및 도전성 페이스트가 개방토록 개방부를 형성하는 단계,Processing the insulating layer with a laser or a mechanical drill to form openings for opening electrodes and conductive pastes;
상기 개방부에 도전성 물질을 도포하여 외부 회로와 연결하는 단계를 포함하는 구성으로 이루어진 캐비티 내장형 인쇄회로기판 제조방법을 마련함에 의한다.The present invention provides a method for manufacturing a cavity-embedded printed circuit board comprising a step of applying a conductive material to the opening to connect an external circuit.
이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도2는 본 발명에 따른 인쇄회로 기판상에 캐패시터를 형성하는 상태를 도시한 개락 공정도이고, 도3은 본 발명에 따른 패키지 기판의 캐패시터 적층상태를 도시한 도면이며, 도4는 본 발명에 따른 기판의 상측에 전극층과 동막층을 연결하는 개방부를 형성한 상태를 도시한 요부구조도로서 본 발명은, 절연층(100)의 상하측에 동박층(110)이 형성되는 복수의 CCL(120)에 파이버와 레진으로 구성되는 유전체층(130)을 개재하여 CCL(120)에 전원(VCC)과 접지전원(GND)을 공급하면 캐패시턴스가 형성된다.Figure 2 is an open process diagram showing a state of forming a capacitor on a printed circuit board according to the present invention, Figure 3 is a view showing a capacitor stacked state of the package substrate according to the present invention, Figure 4 according to the present invention The present invention relates to a plurality of CCL 120 in which the copper foil layer 110 is formed on the upper and lower sides of the insulating layer 100. When the power supply VCC and the ground power supply GND are supplied to the CCL 120 through the dielectric layer 130 including fibers and resins, capacitance is formed.
상기 CCL(120)의 상측에는 적어도 일부에 페이스트(P)를 도포한후, 그 상측면의 적어도 일측에 도전성 페이스트로 이루어진 전극층(140) 인쇄하여 캐패시턴스를 형성시킨다.After the paste P is applied to at least a portion of the CCL 120, an electrode layer 140 made of a conductive paste is printed on at least one side of the upper surface to form capacitance.
또한, 상기 전극층(140)과 페이스트(P)의 외측에 레진이나, RCC및 PREPREG등으로 이루어진 절연물질을 도포하여 절연층(150)을 형성한다.In addition, the insulating layer 150 is formed by coating an insulating material made of resin, RCC, and PREPREG on the outside of the electrode layer 140 and the paste P. FIG.
또한, 상기 절연층(150)을 레이져 또는 기계적 드릴가공 또는 에칭에 의해 관통하여 동박층(110)및 과 전극층(140)을 개방토록 개방부(160)를 형성한다.In addition, the insulating layer 150 is penetrated by laser or mechanical drill processing or etching to form the opening 160 to open the copper foil layer 110 and the over electrode layer 140.
이때, 상기 전극층(140)및 동박층(110)을 전기적으로 연결토록 개방부(160)에 도전성 물질을 도포하여 전기적으로 도통시킴으로써 다른 회로와 상호 연결하는 구성으로 이루어 진다.In this case, the electrode layer 140 and the copper foil layer 110 is electrically connected by applying a conductive material to the opening 160 to be electrically connected to each other to be configured to interconnect with other circuits.
이와같은 구성으로 이루어진 본 발명의 작용을 설명하면 다음과 같다.Referring to the operation of the present invention made of such a configuration as follows.
도2 내지 도4에 도시한 바와같이, 절연층(100)의 상하측에 동박층(110)이 적층되어 형성되는 CCL(120)이 파이버와 레진으로 이루어지는 유전체층(130)에 의해적층될때 각각의 CCL(120)에 접지전원(GND)과 입력전원(VCC)이 연결되어 공급되면 캐패시턴스가 형성토록 된다.2 to 4, when the CCL 120 formed by laminating the copper foil layer 110 on the upper and lower sides of the insulating layer 100 is laminated by the dielectric layer 130 made of fiber and resin, respectively. When the ground power supply GND and the input power supply VCC are connected and supplied to the CCL 120, a capacitance is formed.
이때, 상기 동박층(110)의 상측에는 별도의 캐패시턴스를 형성토록 페이스트(P)를 도포하여 그 상측의 적어도 일부분에 도전성 페이스트로 이루어진 전극층(140) 인쇄하여 동박층(110) 사이에 캐패시턴가 형성되고, 상기 전극층(140)의 조절에 의해 정전용량 값이 임의로 조절토록 된다.At this time, the paste (P) is applied to form a separate capacitance on the upper side of the copper foil layer 110, the electrode layer 140 made of a conductive paste is printed on at least a portion of the upper side of the copper foil layer 110 between the capacitor The capacitance value is arbitrarily adjusted by adjusting the electrode layer 140.
이어서, 상기 전극층(140)에 형성되는 캐패시턴스의 상측에 레진이나, RCC및 PREPREG등으로 이루어진 절연물질을 도포하여 절연층(150)을 형성한다.Subsequently, an insulating layer 150 is formed by applying an insulating material made of resin, RCC, or PREPREG to the upper side of the capacitance formed on the electrode layer 140.
계속해서, 상기 절연층(150)을 레이져 또는 기계적 드릴의 가공, 에칭등에 의해 동박층(110)과 전극층(140) 까지 이르도록 관통하는 개방부(160)를 형성하여 동박층(110)및 과 전극층(140)을 개방토록 한다.Subsequently, an opening portion 160 penetrating the insulating layer 150 to reach the copper foil layer 110 and the electrode layer 140 by processing or etching a laser or mechanical drill is formed to form the copper foil layer 110 and the The electrode layer 140 is opened.
그리고, 상기 전극층(140)및 동박층(110)을 전기적으로 연결토록 개방부(160)에 도전성 물질을 도포하여 전기적으로 도통시킴으로써 다른 회로간의 연결이 가능토록 되고, 상기 도전성 물질이 도포되는 개방부(160)에 부품을 곧바로 실장할수 있도록 되어 별도의 실장용 패드가 불필요 하게 된다.In addition, an electrically conductive material is applied to the open part 160 to electrically connect the electrode layer 140 and the copper foil layer 110 to be electrically connected to each other, thereby enabling connection between other circuits, and an open part to which the conductive material is applied. The parts can be immediately mounted on 160 so that a separate mounting pad is unnecessary.
또한, 고유전율 자재로 구성되는 CCL(120)과 유전체층(130)에 의해 캐패시턴스를 형성하고, 상기 동박층(110) 상측에 저유전율 자재로 구성되는 페이스트(P)와 전극층(140)에 의해 또다른 캐패시턴스를 형성하게 되는 것이다.In addition, a capacitance is formed by the CCL 120 and the dielectric layer 130 made of a high dielectric constant material, and is formed by the paste P and the electrode layer 140 made of a low dielectric constant material on the copper foil layer 110. It will form another capacitance.
이상과 같이 본 발명에 따른 캐패시터 내장형 인쇄회로기판 제조방법에 의하면, 다양한 정전용량값의 구현이 가능하여 사용자가 필요한 정전용량값을 구현이 용이하며, 부품의 실장을 위한 별도의 실장용패드가 필요하지 않게 되고, 이에따라 PCB의 실장 밀도가 향상되며, 실장을 위한 별도의 부품이 불필요하여 외부환경으로 부터의 신뢰성이 향상되고, 저유전율의 자재와 혼합사용토록 되어 자재 선택의 자유도를 향상시키는 등의 우수한 효과가 있다.As described above, according to the method of manufacturing a capacitor-embedded printed circuit board, it is possible to implement various capacitance values so that a user can easily implement capacitance values, and a separate mounting pad is required for mounting parts. As a result, the mounting density of the PCB is improved, and a separate part for mounting is not required, so that reliability from the external environment is improved, and the material can be mixed with a low dielectric constant material, thereby improving the freedom of material selection. Excellent effect.
본 발명은 특정한 실시예에 관련하여 도시하고 설명 하였지만, 이하의 특허청구범위에 의해 제공되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개량 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀 두고자 한다.While the invention has been shown and described with respect to specific embodiments thereof, it will be apparent to those skilled in the art that various changes and modifications can be made without departing from the spirit or scope of the invention as provided by the following claims. I would like to clarify that those who have knowledge of this can easily know.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0058791A KR100376482B1 (en) | 1999-12-17 | 1999-12-17 | Manufacturing method for buried capacitor pcb |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0058791A KR100376482B1 (en) | 1999-12-17 | 1999-12-17 | Manufacturing method for buried capacitor pcb |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010057047A KR20010057047A (en) | 2001-07-04 |
KR100376482B1 true KR100376482B1 (en) | 2003-03-17 |
Family
ID=19626766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0058791A KR100376482B1 (en) | 1999-12-17 | 1999-12-17 | Manufacturing method for buried capacitor pcb |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100376482B1 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100482822B1 (en) * | 2002-10-24 | 2005-04-14 | 대덕전자 주식회사 | Method of manufacturing capacitor-embedded printed circuit board |
KR100645613B1 (en) * | 2004-08-16 | 2006-11-15 | 삼성전기주식회사 | A printed circuit board with embedded capacitors, and a manufacturing process thereof |
KR100619367B1 (en) * | 2004-08-26 | 2006-09-08 | 삼성전기주식회사 | A printed circuit board with embedded capacitors of high dielectric constant, and a manufacturing process thereof |
US20060120015A1 (en) * | 2004-12-02 | 2006-06-08 | Borland William J | Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards |
KR100878414B1 (en) * | 2006-10-27 | 2009-01-13 | 삼성전기주식회사 | Capacitor embedded printed circuit borad and manufacturing method of the same |
KR100735339B1 (en) * | 2006-12-29 | 2007-07-04 | 삼성전기주식회사 | Method for manufacturing circuit board embedding thin film capacitor |
KR100851067B1 (en) * | 2007-04-18 | 2008-08-12 | 삼성전기주식회사 | Capacitor and manufacturing method thereof |
KR100879375B1 (en) * | 2007-09-28 | 2009-01-20 | 삼성전기주식회사 | Printed circuit board with embedded cavity capacitor |
CN113997802A (en) * | 2021-10-22 | 2022-02-01 | 苏州诺雅电动车有限公司 | Electric vehicle bottom double-door type automatic electric coupler charging device and method |
-
1999
- 1999-12-17 KR KR10-1999-0058791A patent/KR100376482B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010057047A (en) | 2001-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100754714B1 (en) | Power core devices and methods of making thereof | |
US7742276B2 (en) | Wiring structure of laminated capacitors | |
US7889509B2 (en) | Ceramic capacitor | |
KR100754713B1 (en) | Power core devices and methods of making thereof | |
KR100247717B1 (en) | Pcb with embedded decoupling capacitor and method of producing the same | |
US6395996B1 (en) | Multi-layered substrate with a built-in capacitor design | |
KR100754712B1 (en) | Power core devices and methods of making thereof | |
KR100812515B1 (en) | Capacitive/resistive devices and printed wiring boards incorporating such devices, and methods of making thereof | |
US7701052B2 (en) | Power core devices | |
EP1360721B1 (en) | Electronic package having embedded capacitors and method of fabrication therefor | |
KR100816623B1 (en) | Power core devices and methods of making thereof | |
KR100729703B1 (en) | Capacitive/resistive devices, high dielectric constant organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof | |
KR100376482B1 (en) | Manufacturing method for buried capacitor pcb | |
EP1777714B1 (en) | Design of low inductance embedded capacitor layer connections | |
US6756628B2 (en) | Capacitor sheet with built in capacitors | |
US7919804B2 (en) | Power distribution for high-speed integrated circuits | |
US7573721B2 (en) | Embedded passive device structure and manufacturing method thereof | |
KR100669963B1 (en) | Multilayer PCB and the manufacturing method thereof | |
EP2670212B1 (en) | A half bridge induction heating generator and a capacitor assembly for a half bridge induction heating generator | |
KR100704930B1 (en) | Printed Circuit Board Having Embedded Capacitor and Fabricating Method thereof | |
KR20010076476A (en) | Manufacturing method for build up substrate | |
KR100601484B1 (en) | Hybrid flip-chip package substrate and manufacturing method thereof | |
CN117223210A (en) | Capacitor substrate unit and power conversion device | |
JP2000188449A (en) | Wiring substrate and its manufacture | |
JPS62264698A (en) | Multilayer printed board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |