KR20040035850A - 쓰기 금지 선택을 구비한 자기 메모리 및 그 자기메모리의 쓰기 방법 - Google Patents
쓰기 금지 선택을 구비한 자기 메모리 및 그 자기메모리의 쓰기 방법 Download PDFInfo
- Publication number
- KR20040035850A KR20040035850A KR10-2004-7004101A KR20047004101A KR20040035850A KR 20040035850 A KR20040035850 A KR 20040035850A KR 20047004101 A KR20047004101 A KR 20047004101A KR 20040035850 A KR20040035850 A KR 20040035850A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- magnetic
- layer
- memory point
- magnetization
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 185
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000005415 magnetization Effects 0.000 claims abstract description 65
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 23
- 239000000956 alloy Substances 0.000 claims abstract description 23
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 19
- 150000003624 transition metals Chemical class 0.000 claims abstract description 16
- 230000005293 ferrimagnetic effect Effects 0.000 claims abstract description 9
- 239000004020 conductor Substances 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 20
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 8
- 150000002910 rare earth metals Chemical class 0.000 claims description 8
- 229910000808 amorphous metal alloy Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910000531 Co alloy Inorganic materials 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 230000005294 ferromagnetic effect Effects 0.000 claims description 3
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 2
- 229910052772 Samarium Inorganic materials 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 238000006467 substitution reaction Methods 0.000 claims 2
- 230000007704 transition Effects 0.000 claims 2
- 229910000748 Gd alloy Inorganic materials 0.000 claims 1
- 230000005764 inhibitory process Effects 0.000 claims 1
- 230000002441 reversible effect Effects 0.000 abstract description 4
- 230000008859 change Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000005290 antiferromagnetic effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005315 distribution function Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 229910000612 Sm alloy Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 239000002902 ferrimagnetic material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/3204—Exchange coupling of amorphous multilayers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Magnetic Recording (AREA)
- Digital Computer Display Output (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 쓰기 금지 선택이 있는 자기 메모리 및 그 자기 메모리의 쓰기 방법에 관한 것이다. 본 발명의 각각의 메모리 요소는 고정 자화를 가지고 있으며 잠금층(71)으로 알려진 자기층과, 반전 가능한 자화를 가지고 있으며 자유층(73)으로 알려진 자기층과, 상기 두층에 접속되어 있으며 상기 잠금층(71)과 자유층(73) 사이에 놓여있는 절연층(72)를 포함하고 있는 자기 터널 접합(70)으로 이루어져 있다. 상기 자유층(73)은 희토류와 전이금속에 기반한 비결정질 또는 나노결정 합금으로 형성되어 있으며, 자기 정렬이 페리자성체 타입이다. 본 발명에 따른 선택된 동작 온도는 상기 합금의 보상 온도에 근접해 있다.
Description
커패시터의 충전 상태에 기반한 메모리들(DRAM, SRAM, FLASH)은 구성 트랜지스터들의 크기가 작아짐에 따라 이온화한 방사선들(일예로 우주선과 같은) 더욱더 민감하게 된다. 더욱이 강유전체 기반(ferro-electroic based) 메모리들(FRAM)은 심각한 노화 문제들을 보여준다. 전자기장에서의 최근의 발달은 자기접합의 자기 저항에 근거한 새로운 유형의 메모리를 설계가능하게 하였다. 다른말로, 메모리들의 작동 원리가 더이상 전기 부하의 저장에 의존하지 않으며 그것을 형성하는 요소들의 상대적인 자화 방향에 의존한다. 그러한 자기 랜덤 엑세스 메모리들(MRAM)은 메모리들의 속도(쓰기 또는 읽기 시간이 거의 나노세컨드인), 메모리들의 비휘발성, 메모리들의 읽기와 쓰기의 피로 결핍, 이온화한 방사선들에 대한 둔감도등에서 많은 이점이 있다. 자기 랜덤 엑세스 메모리들은 처음에는 플래쉬 메모리들을 대처하는 것같으며, 조금 더 있으면 DRAMs 및 SRAMs들을 대처하여 일반적인 메모리가 될 것이다.
처음의 자기 메모리들에 있어서 메모리 포인트는 소위 큰 자기저항 요소에 의해 형성되며, 자기 금속층과 비자기 금속층의 여러번의 교번하는 적층에 의해 형성된다. 이러한 타입의 구조에 대하여 US-A-4949039와 US-A-5159513의 명세서에 기본 구조가 상세하게 설명되어 있으며, US-A-5343422의 명세서에 그러한 기본 구조로부터 형성된 RAM에 대해 상세한 설명이 되어 있다. 이러한 메모리 타입은 그 구조로 인해 간단한 기술로 비휘발성 메모리를 형성하는 것을 가능하게 하지만, 용량에 있어서 한계가 있다. 실제로, 각각의 라인을 따라 메모리 소자들이 직렬로 연결된다는 사실은 집적 가능성을 제한하는데, 왜냐하면 구성요소의 숫자가 증가할 수록 더욱더 신호는 작아지기 때문이다.
각각의 메모리 포인트를 위해 사용할 수 있는 가장 신뢰할 만한 구조는 얇은 절연층으로 분리되며 다른 보자력을 갖는 두개의 자성층으로 아주 간단하게 형성된 자기 터널 접합이다. 그러한 구조의 설명은 공표된 Physic Letters의 54A권(1975)의 225페이지에 있으며, 더욱 최근에 공표된 Journal of Magnetism and Magnetic Materials의 139권(1995), L139페이지에 있으며, Physical Review Letters의74권(1995) 3273페이지에 있다. MRAM의 제조를 위하여 이러한 구조의 사용은 US-A-5640343에 최초로 설명되어 있다.
현재에는, 가장 신뢰할만한 구조는 US-A-6021065와 공표된 Joural of Applied Physics의 81권(1997)의 3758페이지에 설명되어 있으며 가장 바람직한 구조의 원리는 도 1이 개략적으로 보여준다. 도 1에서 볼 수 있듯이 각각의 요소 또는 메모리 포인트(10)는 CMOS 트랜지스터(12)와 MTJ 접합의 결합에 의해 형성된다. 상기 접합(11)은 적어도 자유층으로 불리는 하나의 자기층(20), 얇은 절연층(21), 잠금층으로 불리는 하나의 자기층(22)을 구비하고 있다. 바람직하게 그러나 비제한적으로 두개의 자기층은 3d 금속(Fe, Co, Ni)과 그들의 합금을 기반으로 하여 형성되며, 절연층은 알루미나(Al2O3)에 의해 형성된다. 바람직하게 자기층(22)은 금지층(22)의 기능을 가지고 있는 반강자성층(23)과 커플링되어 있으며, 그리하여 그것의 자화는 쓰기에서 스위칭이 안된다. 더욱더 바람직하게 층(22)는 US-A-5583725에 일예로 묘사된 바와 같이 소위 합성 반강자성층을 형성하기 위하여 그자체 여러층으로 형성될 수 있다. 다른 모든 교번 뿐만 아니라 모든 이러한 교번은 이분야의 종래 기술에서 잘 알려져 있다.
그 구조는 세개의 라인 레벨을 더 포함하고 있다. 서로 대응하여 90°각도로 배열되어 있는 두개의 라인 레벨(14)(워드 라인)과 (15)(비트 라인)은 쓰기 과정에서 층(20)의 자화를 스위칭할 수 있는 자기장을 생성할 수 있는 전기 펄스를 전송할 수 있다. 그 장 펄스는 10mA와 비슷한 강도를 갖는 짧은 전류 펄스(일반적으로 2내지 5 나노세컨드를 갖는)를 라인(14)와 (15)를 따라 전송할 때 생성된다. 이러한 펄스의 강도와 이러한 펄스의 동기는 이러한 두개의 라인이 교차하는 지점에 놓여 있는 메모리 포인트만의 자화가 스위칭될 수 있도록 조절된다. 추가적인 라인 레벨(16)(제어 라인)은 개별적으로 각각의 메모리 요소의 어드레스를 지정할 수 있도록 트랜지스터(12)의 채널의 오픈과 클로우즈를 제어할 수 있도록 한다. 트랜지스터(12)는 스위치로서 사용된다.
쓰기 모드에서 선택된 트랜지스터(12)는 폐쇄 또는 오프 모드에 있으며 그것을 통하여 전류가 흐르지 않는다. 전류 펄스 I는 선택된 메모리 포인트(10)에 해당하는 두개의 라인(14)와 (15)로 보내진다. 두 라인의 결합된 기여에 의해 메모리 포인트의 층(20)의 자화가 충분히 스위칭이되는 상기 두 라인(14)와 (15)의 교차점을 제외하고는 전류 펄스 I의 크기는 라인(14)와 (15)에 위치한 메모리 포인트를 스위칭하기에 충분하지 않다.
읽기 모드에서, 트랜지스터(12)는 양의 전류 펄스를 제어 라인(16)에 흘려보냄으로 포화 또는 온 모드에 있게 되며 트랜지스터(12)를 통한 전류 흐름은 최대가 된다. 측정 전류가 라인(14)으로 보내지면 메모리 포인트의 트랜지스터(12)가 온 위치에 있을 때 메모리 포인트를 가로지를 수 있다. 이 전류를 가지고, 선택된 메모리 포인트(10)의 접합 저항의 측정을 수행할 수 있다. 여기에서 묘사되지 않은 참조 메모리 포인트와 비교하여 메모리 포인트(10)의 대응되는 상태(1 또는 0)이 결정된다.
이러한 메모리 포인트들에 대한 쓰기 공정을 설명함에 따라 그러한 구조의한계는 명확하게 이해될 수 있다.
쓰기가 외부 자기장에 의해 발생됨에 따라, 각각의 메모리 포인트의 개개의 스위칭 장 값이 필요로 한다. 모든 메모리 포인트에 대한 스위칭 장의 분배 기능이 넓으면(참으로, 구조적 한계 때문에 균일하지 않다), 선택된 메모리 포인트의 자기장은 분배된 스위칭 장중 가장 큰 장보다 더 커야 하며, 라인 및/또는 컬럼에 대응하여 위치하고 분배의 낮은 부분에 위치하는 어떤 메모리 포인트의 우발적인 스위칭의 위험은 라인 또는 컬럼의 하나에 의해 발생하는 자기장보다 작다. 반대로, 라인 또는 컬럼에 의해 메모리 포인트가 쓰여지지 않는다는 것이 보장되면, 쓰기 전류는 이러한 메모리 포인트들을 위해 분배의 낮은 부분에 대응하는 자기장을 초과하지 않도록 한계지어지며, 그것의 스위칭장이 분배의 높은 부분에 있다면 상기 라인들과 컬럼들의 교차하는 곳에 위치한 선택된 메모리에 쓰여지지 않을 위험이 있다. 다른 말로, 도체 라인과 컬럼에 의한 자기장이 선택되는 이러한 구조는 쉽게 어드레스 할당 에러를 발생시킨다. 살펴본바와 같이 메모리 포인트들의 크기가 작을 때에 메모리 포인트의 스위칭장의 분배 기능은 충분히 넓게 되는데, 왜냐하면 메모리 포인트들의 결합구조(형상, 불균일, 결함)는 자화 스위칭을 지배하며, 이러한 영향은 미래의 제품군에서 더욱더 나빠질 수 있기 때문이다.
더욱이, 이러한 쓰기 모드는 단지 단일 메모리 포인트에 어드레스 할당 에러의 위험을 최소화하기 위하여 즉시 쓰기가 가능하도록 한다.
본 발명의 목적은 이러한 한계를 극복하도록 특별히 이루어져 있다.
본 발명은 자기 메모리들(magnetic memories)에 관한 것으로, 특히 전자 시스템으로부터 및 전자시스템으로 데이터를 저장 및 읽기가 가능하도록 하는 비휘발성 랜덤 엑세스 자기 메모리들(non-volatile random access memories)에 관한 것이다. 더욱 상세하게는 본 발명은 자성 터널 접합(magnetic tunnel junction)으로 형성된 소위 M-RAMs라고 불리는 자기 랜덤 엑세스 메모리들에 관한 것이다.
도 1은 종래 기술에 따른 MTJ에 의해 형성된 메모리 포인트를 가지는 마그네틱 메모리의 구조를 간략하게 보여준다.
도 2a는 본 발명의 일실시예에 따른 FAA의 자화를 간략하게 보여준다.
도 2b는 온도에 따른 FAA의 자화 변화를 보여주는 곡선이다.
도 3은 본 발명의 일실시예에 따른 자기 메모리를 간략하게 보여준다.
도 4는 본 발명에 따른 온도에 의한 메모리의 MTJ의 자유 FAA 층의 자기 스위칭 장의 변화 곡선을 보여준다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 마그네틱 메모리의 운용 모드를 보여주는 도면이다.
도 6a 내지 도 6c는 도 5d에 묘사된 것에 대응하는 메모리 포인트의 금지 운용 모드를 보여주는 도면이다.
본 발명은 목적은 MTJ 타입의 자기 메모리에 있어서 쓰여지지 않아야 하는 메모리 포인트의 쓰기 금지를 통하여 주소 할당 에러를 최소화하는 것이다. 이러한 목적을 달성하기 위하여, 도 1에 관련하여 언급된 타입에서 3d 금속(Fe, Co, Ni)과 그 합금에 기반한 통상적인 강자성체층(20, 22)을 페리자성체 비결정질 합금(FAA)으로 대체한다.
본 발명에 따른 자기 터널 접합에 의해 형성된 각각의 메모리 포인트를 가지는 자기 메모리는 고정된 자화를 가지고 있는 이른바 잠금 자기 층, 변화될 수 있는 자화를 가지고 있는 이른바 자유 자기층, 자유층과 금지층 사이에 위치하여 이 두층과 접촉되어 있는 절연층을 포함한다.
본 발명에 따르면 상기 자유층은 희토류와 전이 금속, 비결정질 또는 나노결정 합금으로 구성되어 있으며, 상기 합금의 자기 준위는 페리자성체 타입이 되며, 상기 메모리의 동작 온도는 상기 합금의 보정 온도에 가깝게 선택된다.
상기 보상 온도는 FAA를 형성하는 희토류 원소 부격자와 전이 금속 부격자의 개별적인 자화가 완전히 보상되도록 하는 온도로 정의되는데, 즉, 그들은 동일한 크기와 반대 신호를 가지고 있어 그 결과 거시적인 자화가 0이된다.
각각의 메모리 포인트는 전도체 격자의 교차점에 위치하고, 커넥터들을 가로지르며, 통과하는 트랜지스터의 베이스에 연결되어 있으며, 상기 가로지르는 커넥터의 상부 부분에 접속되어 있다.
본 발명에 따른 제1 형상에 있어서, 쓰기는 쓰여져야 하는 메모리 포인트에쓰기를 위한 자기장을 일으키기 위하여 동시에 전기 전류 펄스를 상기 가로지르는 커넥터에 전송하고, 열전류를 상기 트랜지스터를 경유하도록 함으로 수행된다.
본 발명의 다른 실시예에 따르면, 쓰기가 요구되는 상기 메모리 포인트에 대응하는 교차하는 도체로 전류 펄스를 전송하여 수행되며, 대응하는 트랜지스터를 경유하는 쓰기가 피해지기를 원하는 메모리 포인트들(금지된 메모리 포인트들)을 가열함으로 수행되며, 상기 가열전류는 상기 메모리 포인트의 온도가 자유층의 페리자성체 합금 구조의 보상 온도보다 크게되도록 선택되며, 쓰기 금지된 상기 메모리 포인트는 이미 쓰여진 메모리 포인트의 자유층의 자화 방향과 같은 방향을 향하도록 자유층이 자화되도록 한다.
본 발명의 언급한 목적들, 특징들, 이익들은 도면과 관련하여 설명되는 상세한 실시예에 비한정적으로 상세하게 설명된다.
이후로 간략하게 기술한바와 같이, 본 발명에 따른 메모리의 동작은 메모리를 형성하는 메모리 포인트의 MTJ의 자유 FAA층의 가열 단계의 실시에 의존한다. 이러한 온도 상승의 기준은 소위 보상 온도이다. 이러한 현상은 이하 첫번째로 빠르게 상세히 설명된다.
도 2a를 참조하면, FAA 층(55)의 거시적인 자화(50)는 희토류 원소 부격자에 의한 성분(51)과 전이 금속 원소 부격자에 의한 성분(52)의 두개의 성분으로 분해된다. 개략적으로 거시적인 자화(50)는 두개의 부격자(51)과(52)의 벡터합에 의해 얻어진다.
더욱이, 희토류 격자의 자화(51)와 전이 금속 부격자의 자화(52)는 강하게 결합될 수 있으며, 공동으로 행동하여 거시적인 자화(50)을 스위칭하거나 부격자(51)와 (52)중 하나를 선택적으로 여기하여 재정렬한다.
더욱이, 화학적 성질과 희규 토류와 전이 금속의 상대적인 구성이 적절하게 선택되면, 자기 형태는 페리자성체 즉 희규 원소 부격자의 자화(51)는 하나의 방향을 가르키고, 전이 금속 부격자의 자화(52)는 다른 방향을 가르키게 된다. 도 2a에 도시된 바와 같이 두 부격자의 자화(51)(52) 절대값이 같지 않으면 FAA의 거시적인 자기 모멘트(50)는 0이되지 않는다.
더욱이, 도 2b에 도시된 바와 같이, 희토류 부격자의 자화(51)의 온도변화와 전이 금속 부격자의 자화(52)의 온도변화는 서로 상이하며, 온도 변화는 거시적인 자화에 미치는 두 부격자 성분의 상대적인 중요성에 영향을 준다. 일반적으로, 희토류 부격자의 자화(51)은 전이 금속 부격자의 자화(52)보다 더 빨리 감소한다. 두 부격자의 자화(51)과 (52)가 반대로 평형을 이루도록 화학적인 성질과 희규 토류와 전이 금속의 상대적인 구성이 적절하게 선택되면, 소위 보상 온도(53)라고 부르는 온도가 존재하며, 그 온도에서 두개의 자화는 완전히 보상되는 즉 두개의 부격자 자화가 크기가 같고 방향이 서로 반대가 되어 거시적인 자화가 0이되는 온도가 존재한다. 보상 온도 아래에서 희토류 부격자(51)가 주도적이며 거시적인 자화(50)의 방향을 지배한다. 보상 온도 이상에서는, 전이 금속 부격자(52)가 거시적인 자화(50)의 방향을 지배하며 결정한다.
더욱이, 보상 온도(53)에서, 항자성 장(coercitive field)은 발산하며 무한대가 된다(도 4를 참조). 보상온도의 양쪽 사이드에서 항자성 장은 온도가 보상온도(53)에 근접하는 것보다 훨씬 빠르게 감소한다.
더욱이, 전이 금속 부격자의 자화(52)에 기여하는 전자는 주로 전도 전자(3d 전자) 즉, 전기 전류 전송에 참여하는 전자이다. 그러나, 희토류 부격자의 자화(51)를 담당하는 전자는 다른 전자 시스템으로 강하게 차폐되며 분권화된 코어 레벨 전자(4f 전자)이다.
최종적으로, 이러한 FAAs의 본질적인 성질(거시적인 자화, 자기적 비등방성, 항자성 장)은 관련된 요소의 화학적 성질과 그들 상대 농도에 의해 쉽게 제어된다. 적은 양의 대체 물질, 일반적인 전이 금속, 용해하기 어려운 금속, 또는 희토류, 예를 들면 제한적이지는 않지만 Ta, Mo, Nb, Zr, Pt, Dy, Sm 등이 사용될 수 있다.
본 발명에서 고려하고 있는 FAAs중 하나는 가돌리늄의 비결정질 합금과 코발트에서 찾아볼 수 있으며, FAAs가 페리자성체 정렬, 자기결정 이방성과 결합하고, 성분들이 적절하게 선택되면, 보상 온도는 메모리 운용 온도에 근접하며, 예를 들면 Gd25Co75이다.
도 3에 볼 수 있는 바와 같이, 본 발명에 따른 자기 메모리의 메모리 포인트는 잠금 자화를 가지고 있는 자기층(71)과 알루미늄으로 만들어진 절연층(72), FAA 합금층(73)으로 이루어진 FAA 타입의 MTJ로 형성되어 있으며, MTJ의 자화는 메모리 포인트(70)의 쓰기가 가능하도록 스위치를 할 수 있다. 두개의 전류 전도 라인(74)(75)는 메모리 포인트의 레벨을 가로지른다. 상부 전도 라인(74)는 MTJ와 접속되어 있다. 작은 전도 라인(75)는 상기 MTJ로부터 전기적으로 절연되어 있다. 제어 트랜지스터(76) 및 그 제어 라인(77)은 메모리 포인트(70)의 아래에 접촉되어 있다. 층(71)과 (73)의 화학적 성질을 제외하고 종래 기술의 상태와 같다.
유익하게, 강한 항자성 층 예를 들면 Co 기반 합금 또는 반강자성층, 예를 들면 PtMn 정렬 합금, 그것의 자화를 방지하기 위하여 층(71)에 위치하고 있다.
유익하게는, 자기층(71)은 층(73)과 동일하거나 다른 FAA 합금에의해 형성되며, 스위치장은 크며, 예를 들면 사마륨과 코발트 기반 합금, 또는 테브륨과 코발트 기반의 비결정질 합금이다.
본 발명에 따른 메모리 포인트은 도 4와 관련하여 뒤따르는 방법에 따라 작동한다.
메모리의 동작 온도(56)는 층(73)의 보상 온도에 가깝게 선택되며, 보상 온도(53)에서 발산하기 때문에 현저한 메모리 포인트 스위치장을 보장한다. 유익하게, 층(73)의 보상 온도는 메모리의 동작 온도보다 약간 작다.
쓰기에 있어서, 라인(77)에 있는 펄스에 의해 선택된 메모리 포인트(70)에 대응하는 제어 트랜지스터(76)는 턴오프된다. 메모리 포인트를 흘러가는 전류는 상기 포인트를 보상 온도(53)보다 큰 온도(57)로 가열하기에 충분하도록 선택되며, 가열은 층(73)에 사용되는 FAA 합금의 높은 저항에 의해 쉽게 달성된다. 메모리 포인트(70)을 가열하는 것은 층(73)의 스위칭 장의 급작스런 하락과 관련이 있는데, 그 이유는 상기 장이 보상 온도 근처에서 매우 빨리 변하기 때문이다. 층(73)의 자화를 스위칭할 수 있는 신호를 가진 전류 펄스는 여기 도체(74)(75)로 전송된다. 일단 라인(74)(75)의 전류 펄스에 의해 층(73)의 자화가 스위칭되면, 라인(77)의 가열 전류는 컷오프되며, 메모리 포인트(70)의 온도는 보상 온도(53)보다 작아지며, 도체(74)(75)의 전류 펄스는 억제된다. 메모리 포인트는 쓰여진다.
읽기에 있어서, 공정은 종래 기술에서 언급된 것과 구별되며, 즉 라인(77)의 작은 크기의 전류에 의한 메모리 포인트의 저항을 읽고, 그것을 도 3에 도시되지 않은 참조 셀의 저항과 비교한다.
이 구조의 이점은 보상 온도(53) 근처에서 스위칭 장이 매우 크게 변화하는것을 고려하여 이해될 수 있다. 따라서, 선택된 메모리 포인트의 스위칭 장을 네트워크의 다른 메모리 포인트의 스위칭 장보다 작은 값을 갖도록 낮추는 것도 가능하다. 특별히, 선택된 메모리 포인트의 스위칭장은 메모리에 분배된 스위칭장의 낮은 한계보다 작다. 전류 펄스 크기는 메모리 포인트의 자화를 역전시키기에 충분하지만, 비선택된 메모리 포인트의 자화를 역전시키지 않으며, 비선택된 메모리 포인트의 동작 온도의 가까이에 남아 있으며, 모든 네트워크 메모리 포인트들의 상기 스위칭장의 분배에서 스위칭장의 값일 때마다 메모리 포인트의 온도는 동작 온도에 근접하게 남는다. 따라서, 쓰기 선택은 크게 증가되며, 상기 종래 기술에서 살펴본 어드레스 할당 에러를 제거한다.
메모리 포인트의 선택을 위한 가열은 종래 기술에 따라 3d 금속 합금에 기반한 MTJs에 사용가능하지만 그러한 합금에서 온도와 관련하여 스위칭 장이 매우 느리게 변화하기 때문에 더 높은 온도로 가열한 필요가 있으며 그 결과 큰 전력 사용과 리드 타임을 요구한다.
유익하게, 가열 전류는 도 3에 도시되지 않은 외부 가열 요소에 의해 얻어진다.
유익하게, 이러한 주소할당 기법은 다수의 메모리 포인트의 동시 가열을 선택함으로 다수의 메모리 포인트에 동시에 쓰기가 가능하도록 한다. 이러한 접근은 메모리의 쓰기 속도를 증가시킬 수 있다.
본 발명의 개선된 변경에 의하면, 이미 실시예에서 설명된 포인트를 선택하기 위하여 사용한 것과 다르게 가열함으로써 쓰기가 원해지지 않은 메모리 포인트를 금지함으로 얻어진다. 이 경우에, 도 5a에 도시된 바와 같이 메모리가 아이들한 상태에 있을 때 작동 온도에서 희토류 원소 부격자의 자기모멘트(81)가 전이 금속 원소 부격자(82)의 자기모우멘트보다 크도록 층(73)의 구성과 화학적 성질이 선택된다. 따라서, 층(73)의 거시적인 자화(80)는 부격자(81)의 자화 방향과 같은 방향을 향한다. 더욱이 메모리가 아이들한 상태에 있을 때 동작 온도는 층(73)의 보상 온도(53)보다 작은 값으로 선택된다. 뒤따르는 설명에 따라 쓰기 동작이 행해진다.
쓰기를 원하는 메모리 포인트의 해당하는 상기 도체의 교차점에 쓰기를 원하는 메모리 포인트의 아이들 상태에 있는 자화와 반대되는 도 5b에 도시된 바와 같이 층(73)만을 역전시키는 자기장을 형성하는 전류는 도체(74)와(75)를 경유하여 전송된다. 망의 메모리 포인트의 스위칭 장 분배가 어떠하든지간에 생성된 쓰기 자기장(88)의 크기가 선택된 메모리 포인트(90)의 스위치장보다 크면 결함없는 쓰기를 보장한다.
동시에, 쓰기 금지가 요구되는 다른 메모리 포인트는 뒤따르는 프로세서에 의해 쓰기가 금지된다. 만약 도 5c에 층(73)이 도시되어 있으며 쓰기 금지의 요구되는 메모리 포인트중에 하나인 메모리 포인트(90)가 쓰기가 요구되는 메모리 포인트(90)의 자화와 반대 방향의 거시 자화를 가지고 있으면, 자기장(88)은 상기 메모리 포인트(91)의 자화(80)과 동일한 방향을 가져야할 필요가 있으며, 그것은 안정장이 된다. 따라서, 적용된 자기장(88)의 크기가 어떠하든지 간에 메모리 포인트(90)의 상태는 영향을 받지 않는다.
또한, 도 5d에 층(73)이 도시되어 있으며 쓰기 금지가 요구되는 메모리 포인트중에 하나인 메모리 포인트(92)가 쓰기가 요구되는 메모리 포인트(90)와 같은 방향의 거시적인 자화(80)을 가지고 있으면, 자기장(88)은 아이들 상태의 자화(80)과 반대이며, 따라서 오류 쓰기의 위험이 있다. 따라서, 뒤따르는 과정에 의해 메모리 포인트(92)에 쓰기가 금지된다. 메모리 포인트(92)의 층(73)만이 도시된 도 6a를 참조하면 전류 펄스를 라인(74)와 (75)에 보내기 전에, 제어에 의해 보상 온도(83) 아래에 있는 메모리 포인트(92)의 아이들 온도(83)에서 시작하여, 메모리 포인트(92)의 해당 라인(77)에 전류 펄스를 보내에 메모리 포인트(92)에 대응하는 트랜지스터(76)을 턴 오프시켜 메모리 포인트(92)를 해당 층(73)의 보상 온도(83)보다 높은 온도(101)로 가열한다. FAA 합금의 특별한 성질때문에, 희토류 원소 부격자(81)의 자화와 전이 금속 원소 부격자(82)의 자화의 상대적인 기여가 반대가 되기 때문에 보상 온도(83)를 지나갈 때 메모리 포인트(92)의 거시적 자화(80)는 스위칭 된다. 이러한 가열 공정을 통해, 쓰기 금지된 메모리 포인트(92)의 거시적 자화(80)는 가열되기 전의 거시적 자화와 반대 방향을 가지며, 도체(74)와(75)에 의해 발생하는 쓰기 자기장(88)은 안정장이 된다. 메모리 포인트의 자화는 스위치되지 않는다. 선택된 메모리 포인트(90)에 쓰기가 완료되었을 때, 쓰기장(88)은 도체(74)와 (75)의 전류를 컷오프 함으로 먼저 정지가 되며, 이후에 쓰기 금지 메모리의 가열도 컷오프된다. 도 6c에 도시된 바와 같이 해당 층(73)은 보상 온도 이하로 냉각되며 보상 온도(83)보다 낮은 온도(102)의 처음 자화 상태로 돌아간다. 따라서, 이러한 공정을 통하여 비록 쓰기 장(88)의 크기와 방향이 쓰기 장에 해당메모리 포인트(92)의 쓰기는 금지된다.
이러한 금지 기술의 이점은 평균적인 스위칭장보다 쓰기장이 더크게 되는 선택된 메모리 포인트를제외하고, 모든 메모리 포인트가 아이들한 상태에 있는한 쓰기장이 모든 메모리 포인트에서 안정장이 되기 때문에 어떤 잠재적인 어드레스 할당 오류도 제거된다. 어드레스 할당 에러는 따라서 불가능하다.
유익하게는, 금지에 의한 어드레스를 할당하는 기술은 다른 메모리 포인트의 금지를 통하여 선택이 수행되기 때문에 동시에 여러개의 메모리 포인트에 쓰기를 수행할 수 있다. 쓰기 과정은 유익하게 두개의 단계로 축소될 수있다. 대응하는 도체를 포화시키고 반대 방향의 메모리 포인트들을 가열하여 지정된 방향의 모든 메모리 포인트에 대한 동시 쓰기 과정과, 쓰기를 반대로 하고(쓰기 전류 방향 또한) 선택적으로 가열하며 다른 방향에 있는 모든 메모리 포인트에 대한 쓰기 과정으로 이루어진다. 일반적인 메모리 쓰기 속도는 이러한 접근을 통하여 최대로된다.
유익하게, 도 3에 도시되어 있지 않지만 가열 전류는 외부의 가열 요소에 의해 얻어진다.
유익하게, 쓰기 장(88)의 크기가 쓰여져야 할 메모리 포인트를 선택하는 기준이 될 수 없고, 교차에 의해 쓰여져야 할 메모리 포인트를 선택하기 위해 두개의 교차하는 도체가 사용될 필요가 더이상 없기 때문에 메모리 구조는 단일 여기 도체를 사용한다. 이 경우에 단일 장 여기 도체(74)와 낮은 가열 트랜지스터 제어 도체(77)로 형성되며, 이러한 구조는 낮은 전류 라인(75)의 활성을 가능하도록 하기위해 제어 트랜지스터 라인(77)은 더이상 메모리 포인트(70)에 대한 오프셋이 필요하기 않기 때문에 낮은 여기 라인(75)를 억제하며 구성 셀 치수를 최소화할 수 있게 해준다. 그것에 의해 집적 가능성은 증가하고 제조 공정은 단순화된다.
Claims (18)
- 각각의 메모리 포인트가 고정 자화를 가지고 있는 소위 잠금 자기층(71); 반전될 수 있는 자화를 가지고 있는 소위 자유 자기층(73); 상기 자유층(73)과 상기 금지층(71) 사이에 위치하며 상기 두층의 각각의 면과 접해있는 절연층(72)을 포함하며 이루어진 자기 터널 접합으로 이루어진 자기 메모리에 있어서,상기 자유층(73)은 희도류와 전이금속에 기반한 비결정질 또는 나노결정 합금이며, 상기 합금의 자기 정렬이 페리자성체 타입이고, 상기 메모리의 동작온도가 상기 합금의 보상 온도에 근접하도록 선택되는 것을 특징으로 하는 각각의 메모리 포인트가 자기 터널 접합으로 이루어진 자기 메모리.
- 제 1항에 있어서, 상기 자유층(73)은 가돌리늄과 코발트의 합금으로 형성되어 있는 것을 특징으로 하는 자기 메모리.
- 제1 항 또는 제2항에 있어서, 자유층(73)은 적은 양의 하나 또는 여러개의 치환 원소들을 포함하고 있는 것을 특징으로 하는 자기 메모리.
- 제 3 항에 있어서,상기 치환 원소들은 일예로 Zr, Ta, Mo, Nb, Dy, Sm, Pt를 포함하는 그룹에서 선택된 것을 특징으로 하는 자기 메모리.
- 제 1 항 내지 제 4항중 어느 한 항에 있어서,상기 금지층(71)은 상기 자유층(73)을 구성하는 희토류 또는 전이원소와 같거나 다른 희토류 또는 전이원소에 기반한 비결정질 합금으로 형성되며, 자기 정렬이 페리자성체 타입인 것을 특징으로 하는 자기 메모리.
- 제 5 항에 있어서,상기 잠금층(71)은 테브륨과 코발트에 기반한 비결정질 합금인 것을 특징으로 하는 자기 메모리.
- 제 1 항 내지 제 4 항중 어느 한 항에 있어서,상기 잠금층(71)은 희토류와 전이 금속에 기반한 비결정질 합금이며, 상기 합금의 자기 정렬은 페리자성체 타입인 것을 특징으로 하는 자기 메모리.
- 제 7 항에 있어서,상기 잠금층(71)은 사마리윰과 코발트 합금으로 형성된 것을 특징으로 하는 자기 메모리.
- 제 1 항 내지 제 8 항중 어느 한 항에 있어서,각각의 메모리 포인트는 전도체들(74, 75)의 격자와 상기 메모리 포인트와전기적으로 절연된 낮은 도체(75)의 교차점에 위치하고, 각각의 메모리 포인트는 통과 트랜지스터(76)의 베이스와 연결되어 있으며, 고려하고 있는 메모리 포인트에서 쓰기는 전기 전류 펄스를 상기 도체들(74, 75)에 전송하고 동시에 상기 트랜지스터(76)에 가열 전류가 전송하여 수행되는 것을 특징으로 하는 자기 메모리.
- 제 1항 내지 제 9 항중 어느 한 항에 있어서,쓰기에 있어서 상기 메모리 포인트의 온도는 상기 메모리 포인트를 형성하는 상기 자유층(73)의 보상 온도(53)보다 큰 값을 갖도록 하는 것을 특징으로 하는 자기 메모리.
- 제 1 항 내지 제 10항 중 어느 한 항에 따른 랜덤 엑세스 자기 메모리.
- 각각의 메모리 포인트는 전도체들(74, 75)의 격자와 상기 메모리 포인트와 전기적으로 절연된 낮은 도체(75)의 교차점에 위치하고, 각각의 메모리 포인트는 통과 트랜지스터(76)의 베이스와 연결되어 있으며, 고정 자화를 가지고 있는 소위 잠금 자기층(71); 반전될 수 있는 자화를 가지고 있는 소위 자유 자기층(73); 상기 자유층(73)과 상기 금지층(71) 사이에 위치하며 상기 두층의 각각의 면과 접해있는 절연층(72)을 포함하여 이루어진 자기터널 접합에 의해 형성된 메모리 포인트로 구성된 자기 메모리에 있어서,자기 정렬이 페리자성체 타입이며 상기 메모리 포인트의 동작 온도가 보상온도에 근접하게 선택된 희토류와 전이 금속에 기반한 비결정질 또는 나노결정 합금으로부터 자유층(73)을 형성하는 과정;쓰기를 원하는 상기 메모리 포인트의 해당 도체들(74, 75)에 전기 전류 펄스와 상기 관련된 트랜지스터(76)에 가열 전류를 동시에 전송하는 과정을 포함하여 이루어진 자기 메모리에 쓰기 방법.
- 각각의 메모리 포인트는 전도체들(74, 75)의 격자와 상기 메모리 포인트와 전기적으로 절연된 낮은 도체(75)의 교차점에 위치하고, 각각의 메모리 포인트는 통과 트랜지스터(76)의 베이스와 연결되어 있으며, 고정 자화를 가지고 있는 소위 잠금 자기층(71); 반전될 수 있는 자화를 가지고 있는 소위 자유 자기층(73); 상기 자유층(73)과 상기 금지층(71) 사이에 위치하며 상기 두층의 각각의 면과 접해있는 절연층(72)을 포함하여 이루어진 자기터널 접합에 의해 형성된 메모리 포인트로 구성된 자기 메모리에 있어서,자기 정렬이 페리자성체 타입이며 상기 메모리 포인트의 동작 온도가 보상 온도에 근접하게 선택된 희토류와 전이 금속에 기반한 비결정질 또는 나노결정 합금으로부터 자유층(73)을 형성하는 과정;쓰기를 원하는 상기 메모리 포인트의 해당 도체들(74, 75)에 전기 전류 펄스와, 쓰기를 원하는 상기 메모리 포인트의 상기 자유층의 자화와 같은 방향의 자화를 나타내는 쓰기 금지를 원하는 상기 메모리 포인트에 있어서 접속된 해당 트랜지스터(76)을 턴 오프하여 상기 메모리 포인트의 온도가 상기 메모리 포인트를 구성하는 상기 페리자성체 합금의 보상 온도보다 크도록 하는 가열 전류를 동시에 전송하는 과정을 포함하여 이루어진 자기 메모리의 쓰기 방법.
- 제 13 항에 있어서,상기 전도체들(74, 75)에 전기 전류 펄스를 전송하여 형성되는 쓰기가 요구되는 상기 메모리 포인트에 적용되는 자기장은 쓰기가 요구되는 상기 메모리 포인트의 자유층(73)의 자화의 개개의 블릭-오버(brick-over) 자기장보다 크기가 아주 큰 것을 특징으로 하는 자기 메모리의 쓰기 방법.
- 제 13 항 또는 제 14 항에 있어서,다수의 메모리 포인트가 동시에 쓰기가 수행되는 것을 특징으로 하는 자기 메모리의 쓰기 방법.
- 제 13 항 내지 제 15항중 어느 한 항에 있어서,두 메모리 상태(방향)중 어느 하나를 모든 메모리에 동시에 쓰기를 수행하는 것을 특징으로 하는 어레이 형상의 자기 메모리의 쓰기 방법.
- 제 16 항에 있어서,모든 메모리에 쓰기를 수행하는 과정은상기 메모리 포인트들을 지정된 방향으로 쓰기를 수행하는 제 1 단계;상기 메모리들을 다른 방향으로 쓰기를 수행하는 제 2 단계를 포함하여 이루어진 자기 메모리의 쓰기 방법.
- 제 13 항에 있어서,단일 도체에 의해 전송되는 전기 전류 펄스에 의해 각각의 상기 메모리 포인트들에 쓰기가 수행되는 것을 특징으로 하는 자기 메모리의 쓰기 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0112123A FR2829867B1 (fr) | 2001-09-20 | 2001-09-20 | Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture |
| FR01/12123 | 2001-09-20 | ||
| PCT/FR2002/003209 WO2003025946A1 (fr) | 2001-09-20 | 2002-09-19 | Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040035850A true KR20040035850A (ko) | 2004-04-29 |
| KR100908512B1 KR100908512B1 (ko) | 2009-07-20 |
Family
ID=8867444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020047004101A KR100908512B1 (ko) | 2001-09-20 | 2002-09-19 | 쓰기 금지 선택을 구비한 자기 메모리 및 그 자기메모리의 쓰기 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7129555B2 (ko) |
| EP (1) | EP1438722B1 (ko) |
| JP (1) | JP2005503670A (ko) |
| KR (1) | KR100908512B1 (ko) |
| CN (1) | CN100431043C (ko) |
| AT (1) | ATE378682T1 (ko) |
| DE (1) | DE60223583T2 (ko) |
| FR (1) | FR2829867B1 (ko) |
| WO (1) | WO2003025946A1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833080B1 (ko) * | 2006-12-27 | 2008-05-27 | 동부일렉트로닉스 주식회사 | 자기 메모리 장치 및 그 제조방법 |
| KR20150127371A (ko) | 2014-05-07 | 2015-11-17 | 한양대학교 산학협력단 | 저전력으로 쓰기 동작이 가능한 자기 저항 메모리 장치 및 이에 있어서 쓰기 동작 제어 방법 |
| KR20150144208A (ko) | 2014-06-16 | 2015-12-24 | 한양대학교 산학협력단 | 부성 저항을 이용한 자기 저항 메모리 장치 |
| KR20160004221A (ko) * | 2014-07-02 | 2016-01-12 | 삼성전자주식회사 | 희토류-전이 금속층을 갖는 자기 접합부를 제공하기 위한 장치 및 그 방법 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2832542B1 (fr) * | 2001-11-16 | 2005-05-06 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif |
| FR2860910B1 (fr) * | 2003-10-10 | 2006-02-10 | Commissariat Energie Atomique | Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif |
| US7110287B2 (en) * | 2004-02-13 | 2006-09-19 | Grandis, Inc. | Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer |
| FR2866750B1 (fr) | 2004-02-23 | 2006-04-21 | Centre Nat Rech Scient | Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture |
| FR2870978B1 (fr) * | 2004-05-28 | 2007-02-02 | Commissariat Energie Atomique | Dispositif d'enregistrement a barriere thermique poreuse |
| TWI449040B (zh) | 2006-10-06 | 2014-08-11 | Crocus Technology Sa | 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法 |
| WO2009074411A1 (en) * | 2007-12-13 | 2009-06-18 | Crocus Technology | Magnetic memory with a thermally assisted writing procedure |
| KR101550080B1 (ko) * | 2008-02-08 | 2015-09-03 | 아이아이아이 홀딩스 3, 엘엘씨 | 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억 장치 |
| ATE538474T1 (de) | 2008-04-07 | 2012-01-15 | Crocus Technology Sa | System und verfahren zum schreiben von daten auf magnetoresistive direktzugriffsspeicherzellen |
| TWI412035B (zh) * | 2008-04-17 | 2013-10-11 | Sony Corp | Recording method of magnetic memory element |
| EP2124228B1 (en) | 2008-05-20 | 2014-03-05 | Crocus Technology | Magnetic random access memory with an elliptical junction |
| US8031519B2 (en) | 2008-06-18 | 2011-10-04 | Crocus Technology S.A. | Shared line magnetic random access memory cells |
| WO2010064476A1 (ja) * | 2008-12-02 | 2010-06-10 | 富士電機ホールディングス株式会社 | 磁気メモリー素子及び不揮発性記憶装置 |
| JP5321991B2 (ja) * | 2009-07-03 | 2013-10-23 | 富士電機株式会社 | 磁気メモリー素子及びその駆動方法 |
| EP2276034B1 (en) | 2009-07-13 | 2016-04-27 | Crocus Technology S.A. | Self-referenced magnetic random access memory cell |
| US8472240B2 (en) | 2011-05-16 | 2013-06-25 | Micron Technology, Inc. | Spin torque transfer memory cell structures and methods |
| EP2575136B1 (en) * | 2011-09-30 | 2014-12-24 | Crocus Technology S.A. | Self-reference magnetic random access memory (MRAM) cell comprising ferromagnetic layers |
| WO2013103132A1 (ja) * | 2012-01-04 | 2013-07-11 | トヨタ自動車株式会社 | 希土類ナノコンポジット磁石 |
| KR101474665B1 (ko) | 2013-09-04 | 2014-12-19 | 한양대학교 산학협력단 | 스핀 전달 토크 자기터널접합 소자, 그 동작 방법 및 그를 채용하는 자기저항 메모리 소자 |
| NZ725495A (en) | 2014-04-02 | 2020-05-29 | Franck Natali | Doped rare earth nitride materials and devices comprising same |
| WO2015152736A2 (en) | 2014-04-02 | 2015-10-08 | Granville Simon Edward | Magnetic materials and devices comprising rare earth nitrides |
| FR3031622B1 (fr) * | 2015-01-14 | 2018-02-16 | Centre National De La Recherche Scientifique | Point memoire magnetique |
| CN106297870A (zh) * | 2015-06-05 | 2017-01-04 | 华北电力大学 | 带斜面切口环形自由层的磁存储器翻转单元 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0695404B2 (ja) * | 1985-12-27 | 1994-11-24 | ソニー株式会社 | 光磁気記録方法 |
| JPH0423293A (ja) * | 1990-05-18 | 1992-01-27 | Toshiba Corp | 磁気メモリセル及び磁性薄膜 |
| JP2933056B2 (ja) * | 1997-04-30 | 1999-08-09 | 日本電気株式会社 | 磁気抵抗効果素子並びにこれを用いた磁気抵抗効果センサ、磁気抵抗検出システム及び磁気記憶システム |
| WO2000079540A1 (en) * | 1999-06-18 | 2000-12-28 | Nve Corporation | Magnetic memory coincident thermal pulse data storage |
| US6134139A (en) * | 1999-07-28 | 2000-10-17 | Hewlett-Packard | Magnetic memory structure with improved half-select margin |
| JP3910372B2 (ja) * | 2000-03-03 | 2007-04-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ストレージ・システム及び書き込み方法 |
| US6385082B1 (en) * | 2000-11-08 | 2002-05-07 | International Business Machines Corp. | Thermally-assisted magnetic random access memory (MRAM) |
| US6603678B2 (en) * | 2001-01-11 | 2003-08-05 | Hewlett-Packard Development Company, L.P. | Thermally-assisted switching of magnetic memory elements |
| US7001680B2 (en) * | 2003-07-29 | 2006-02-21 | Hitachi Global Storage Tech Nl | Low resistance magnetic tunnel junction structure |
-
2001
- 2001-09-20 FR FR0112123A patent/FR2829867B1/fr not_active Expired - Fee Related
-
2002
- 2002-09-19 EP EP02785509A patent/EP1438722B1/fr not_active Expired - Lifetime
- 2002-09-19 US US10/490,490 patent/US7129555B2/en not_active Expired - Lifetime
- 2002-09-19 WO PCT/FR2002/003209 patent/WO2003025946A1/fr active IP Right Grant
- 2002-09-19 AT AT02785509T patent/ATE378682T1/de not_active IP Right Cessation
- 2002-09-19 DE DE60223583T patent/DE60223583T2/de not_active Expired - Lifetime
- 2002-09-19 CN CNB028183614A patent/CN100431043C/zh not_active Expired - Lifetime
- 2002-09-19 KR KR1020047004101A patent/KR100908512B1/ko active IP Right Grant
- 2002-09-19 JP JP2003529477A patent/JP2005503670A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833080B1 (ko) * | 2006-12-27 | 2008-05-27 | 동부일렉트로닉스 주식회사 | 자기 메모리 장치 및 그 제조방법 |
| KR20150127371A (ko) | 2014-05-07 | 2015-11-17 | 한양대학교 산학협력단 | 저전력으로 쓰기 동작이 가능한 자기 저항 메모리 장치 및 이에 있어서 쓰기 동작 제어 방법 |
| KR20150144208A (ko) | 2014-06-16 | 2015-12-24 | 한양대학교 산학협력단 | 부성 저항을 이용한 자기 저항 메모리 장치 |
| KR20160004221A (ko) * | 2014-07-02 | 2016-01-12 | 삼성전자주식회사 | 희토류-전이 금속층을 갖는 자기 접합부를 제공하기 위한 장치 및 그 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005503670A (ja) | 2005-02-03 |
| FR2829867A1 (fr) | 2003-03-21 |
| DE60223583T2 (de) | 2008-09-18 |
| CN100431043C (zh) | 2008-11-05 |
| FR2829867B1 (fr) | 2003-12-19 |
| DE60223583D1 (de) | 2007-12-27 |
| ATE378682T1 (de) | 2007-11-15 |
| CN1556997A (zh) | 2004-12-22 |
| EP1438722B1 (fr) | 2007-11-14 |
| EP1438722A1 (fr) | 2004-07-21 |
| KR100908512B1 (ko) | 2009-07-20 |
| US7129555B2 (en) | 2006-10-31 |
| WO2003025946A1 (fr) | 2003-03-27 |
| US20050047206A1 (en) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100908512B1 (ko) | 쓰기 금지 선택을 구비한 자기 메모리 및 그 자기메모리의 쓰기 방법 | |
| US7477567B2 (en) | Memory storage device with heating element | |
| Slaughter et al. | Fundamentals of MRAM technology | |
| JP4954445B2 (ja) | 非晶質フェリ磁性合金を使用してスピン偏極電流で書き込みを行なう磁気メモリ及びその書き込み方法 | |
| US6385082B1 (en) | Thermally-assisted magnetic random access memory (MRAM) | |
| US6236590B1 (en) | Optimal write conductors layout for improved performance in MRAM | |
| US6172904B1 (en) | Magnetic memory cell with symmetric switching characteristics | |
| WO2018190964A1 (en) | Spin orbit torque mram memory cell with enhanced thermal stability | |
| CN101060011B (zh) | 数据写入方法 | |
| US7697322B2 (en) | Integrated circuits; method for manufacturing an integrated circuit; method for decreasing the influence of magnetic fields; memory module | |
| EP1248265A2 (en) | Magnetic memory cell | |
| US7602637B2 (en) | Integrated circuits; methods for operating an integrating circuit; memory modules | |
| US11158672B2 (en) | Magnetic tunnel junction elements and magnetic resistance memory devices including the same | |
| CN101093721A (zh) | 磁阻元件和磁性存储器 | |
| KR102633125B1 (ko) | 자기 터널 접합 소자 및 자기저항 메모리 장치 | |
| CN110880343B (zh) | 磁存储装置 | |
| US20060067115A1 (en) | MRAM with improved storage and read out characteristics | |
| CN113451355B (zh) | 基于自旋轨道矩的磁性存储器件 | |
| EP1437747B1 (en) | Magnetoresistive random access memory with high selectivity | |
| US20230189662A1 (en) | Magnetic memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170710 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190625 Year of fee payment: 11 |