KR20040031061A

KR20040031061A - 라인 드라이버 장치 및 방법

Info

Publication number: KR20040031061A
Application number: KR10-2004-7003362A
Authority: KR
Inventors: 하트시에그프라이드; 팔라크샤세티
Original assignee: 인피네온 테크놀로지스 아게
Priority date: 2001-09-07
Filing date: 2002-08-30
Publication date: 2004-04-09
Also published as: JP3769281B2; JP2005503073A; CN1631014A; CN100592722C; US6504397B1; EP1423951A1; DE60211718T2; EP1423951B1; DE60211718D1; WO2003024040A1; KR100618716B1

Abstract

집적된 출력 종단 저항을 구비한 차동 라인 드라이버가 개시되어 있다. 종단 저항은 제어식 트랜지스터와 낮은 정밀도의 저항의 결합이다. 트랜지스터는 정밀한 전기적인 기준값을 기초로 하여 저항의 부정확성을 계측한다. 바람직한 실시예에서, 트랜지스터는 CMOS 트랜지스터이고, 저항은 CMOS 저항이다. CMOS 트랜지스터와 CMOS 저항의 결합은 CMOS 트랜지스터 양단의 보다 작은 실효 드레인-소스 전압으로 인해 CMOS 트랜지스터 단독보다도 높은 선형성 및 정밀도를 갖는다. 또한, 본 발명은 집적된 출력 종단 저항, 출력 공통 모드 전압, 및 출력 진폭의 독립적인 프로그램가능성을 개시한다. 출력 종단 저항의 값, 출력 공통 모드 전압의 값, 및 출력 진폭의 값은 독립적으로 제어되고 정밀한 전기적인 기준에 따라서 계속해서 유지된다. 결과적으로, 출력 종단 저항의 값, 출력 공통 모드 전압의 값, 및 출력 진폭의 값은 제조 프로세스 허용값과 온도 및 공급 전압의 편차에 민감하지 않다.

Description

라인 드라이버 장치 및 방법{DIFFERENTIAL LINE DRIVER WITH ON-CHIP TERMINATION}

전형적으로, CMOS 시그널링 애플리케이션에 사용되는 전송 드라이버는 출력 단자용으로 이산의 오프 칩(off-chip)을 이용한다. 오프 칩 구성 요소는 다른 시스템 비용을 증가시키고, 일반적으로 칩 제조업자에 의해 제어되지 않아서, 시스템 성능의 저하를 초래할 수 있다. 일반적으로, 오프 칩 종단은 패키지 와류 및 내부 회로로 구성된 비종단 회로 부분(unterminated circuit portions)으로 된다. 이들 비종단 회로 부분은 신호선에 큰 반사(reflection)를 발생시킬 수 있다.

집적된 개방형 드레인 출력 드라이버와 내부의 고정된 또는 외부의 고정된 종단 저항을 가진 종래 기술의 장치 및 방법은, 고정된 출력 전압 스윙(swing) 및 고정된 공통 모드 전압 레벨만을 제공하여, 제한적이다. 또한, 집적된 개방형 드레인 드라이버의 출력 전류는 본드 와이어와 패키지 인덕턴스를 관통하여 외부 종단 저항의 양단에 전압 신호를 생성한다. 이들 인덕턴스 양단의 전압 강하는 보다 높은 스위칭 속도에서 문제점을 발생시킨다. 종래 기술의 시스템 및 방법은 출력 드라이버의 소스 임피던스의 충분한 전기 제어를 제공하지 않는다.

따라서, 이산의 오프 칩 저항을 이용하기 보다는 칩 상에 종단 저항을 구축하는 것이 바람직하다. 그러나, CMOS 애플리케이션 프로세스는, 정확하고 온도에 민감하지 않은 저항이 제조될 수 있는 물질을 제공하지 않는다. 또한, DC 결합형 시스템은 라인 드라이버의 출력에서의 제어된 공통 모드 전압 레벨을 필요로 한다. 라인 길이와 그에 따른 라인 감쇠를 알고 있지 않은 애플리케이션의 경우에, 또한, 칩이 애플리케이션내에 내장된 후에 그 전송된 신호의 출력 진폭을 변경하고자 한다.

따라서, 정밀한 온 칩 종단 저항을 제공하여 시스템 성능, 호환성, 및 비용 절감을 향상시키는 신규의 개선된 라인 드라이버 장치 및 방법이 필요하다. 이러한 신규의 개선된 라인 드라이버 장치는 서로 독립적으로 내부의 출력 종단 저항의 값과, 출력 공통 모드 전압의 값과, 출력 신호 진폭의 값을 정확하게 설정할 수 있어야 한다. 또한, 라인 드라이버 장치는 제조 프로세스 허용값, 온도 및 공급 전압 편차와는 무관하게 이들 3개의 파라미터를 유지하여야 한다. 본 발명은 종래 기술에서는 주목하지 않은 이들 문제 및 다른 문제에 대한 해결 방안을 제공한다.

발명의 개요

본 발명은 고속의 CMOS 시그널링 및 전송 라인 드라이버에 온 칩 종단 저항을 제공하는 장치 및 방법을 제공한다. 또한, 본 발명은 내부의 출력 종단 저항, 출력 공통 모드 전압 레벨의 값, 및 출력 신호 진폭의 값에 대한 개별적인 제어로 완전 집적된 차동 라인 드라이버를 제공한다. 바람직하게는, 내부의 출력 단자 저항, 출력 공통 모드 전압 레벨, 및 출력 신호 진폭의 값은 정밀한 전기적인 기준값을 기초로 하여 자동적으로 계측된다.

따라서, 본 발명은 종래 기술에 비해 여러 장점 및 잇점을 가지고 있다. 예를 들어, 본 발명은 외부의 종단 구성 요소의 필요성을 제거함으로써 비용 절감을 제공할 수 있다. 또한, 본 발명은 전송 라인 드라이버의 우수한 전기적인 소스 임피던스 종단을 제공할 수 있다. 즉, 본 발명의 시스템 및 방법은 라인 드라이버의 출력을 종단시키고, 제조 프로세스 허용값, 온도 및 공급 전압 편차에 민감하지 않은 시스템을 생성한다. 또한, 본 발명의 시스템 및 방법은 칩 안쪽에 드라이버를 종단시키기 때문에, 라인 드라이버의 출력에서, 신호 라인 상의 신호 반사를 최소값으로 유지하게 된다. 바람직하게, 출력 전압 스윙, 출력 공통 모드 전압 레벨, 및 출력 종단 저항 값의 사전 제조 계측이 독립적으로 실행될 수 있다.

따라서, 본 발명은 집적된 라인 드라이버, 집적된 출력 버퍼, 고속의 디지털 시그널링 및 시리얼 링크로 제한되는 것이 아니라, 이들에 이용될 수 있다.

본 발명의 다른 목적, 특징 및 잇점은 첨부한 도면과 결부시켜 다음의 상세한 설명 및 첨부한 청구 범위로부터 알 수 있을 것이다.

본 발명은 CMOS 시그널링 및 전송 드라이버에 관한 것이며, 보다 상세하게는 이러한 드라이버를 종단시키기 위한 장치 및 방법에 관한 것이다.

도 1은 차동의 개방형 드레인 출력 드라이버의 외부 종단을 위한 종래 기술의 시스템을 도시하는 개략도,

도 2는 본 발명의 일실시예에 따라서, 온 칩 종단 저항을 이용하는 라인 드라이버의 일실시예의 개략도,

도 3은 본 발명에 따라서, 온 칩 종단 저항을 이용하는 출력 라인 드라이버의 제 2 실시예의 개략도이다.

도 1은 집적 회로(IC)(10)를 종단시키는 종래 기술의 시스템 및 방법을 도시한다. 전형적으로, IC(10)는 저항(12, 14) 등과 같은 외부 종단 저항을 이용하여 종단된다. IC(10)는 예를 들어, 입력 트랜지스터(20, 22)를 외부 종단 저항(12, 14)에 접속시키는 적어도 2개의 본딩 패드(16, 18)를 포함한다. 실질적으로, 본딩 패드(16, 18)는 와이어 본드(24, 26)를 이용하여 외부 종단 저항(12, 14)에 와이어 본딩된다.

입력 트랜지스터(20, 22)는 전류 소스(28)를 통해 음(-)의 공급 전압에 연결되어 있고, 외부 종단 저항(12, 14)은 양(+)의 전원 공급 전압(30)에 연결되어 있다. 이러한 방식으로, 칩 종단이 이루어질 수 있다.

전형적으로, IC(10)는 외부 종단 저항(12, 14)을 구비한 차동의 개방형 드레인 출력 드라이버이다. 이러한 라인 드라이버는, 그들이 고정된 출력 전압 스윙및 고정된 공통 모드 레벨만을 제공한다는 점에서 제한된 호환성을 가진다. 또한, 집적된 개방형 드레인 드라이버의 출력 전류는 본드 와이어(24, 26) 및 패키지 인덕턴스를 관통하여 외부 종단 저항(12, 14)의 양단에 전압 신호를 발생시킨다. 이들 인덕턴스에 의해 발생된 전압 강하는 보다 높은 스위칭 속도에서 문제점을 야기한다. 추가로, 도 1에 도시된 라인 드라이버 구조는 소스 임피던스의 충분한 전기적인 제어를 제공하지 않는다.

도 2를 참조하면, 조정가능한 온 칩 종단, 조정가능한 공통 모드 전압 제어, 및 조정가능한 출력 전압 스윙 제어를 제공하는 본 발명의 일실시예가 예시되어 있다. 본 발명은 외부 출력 종단 저항을 통상적으로 필요로 하는 집적 회로에 포함될 수 있다.

본 발명의 일실시예에서, 2개의 독립적인 제어 루프가 제공된다. 제 1 제어 루프, 즉, 출력 종단 루프(50)는 출력 종단 저항(Output Termination Resistance : OTR)을 제어하고, 제 2 제어 루프, 즉 공통 모드 전압 제어 루프(51)는 출력 공통 모드 전압을 제어한다.

출력 종단 루프(50)는 임피던스 종단 에러 증폭기(52) 또는 유사 장치, 종단 저항 레플리카(replica)(54), 바람직하게 2개의 출력 종단 저항(56, 58), 및 라인(68, 72) 상에 전류 "i_REXT" 및 "i_REP"를 각각 제공하는 전류 미러(66) 또는 유사 장치를 포함한다.

에러 증폭기(52)의 네가티브 단자(59)는 본드 패드(60)와 통신한다. 본드패드(60)는 외부 기준 저항(62)에 연결되어 있다. 또한, 네가티브 단자(59)는 전류(i_REXT)를 수전하는 라인(68)을 통해 전류 미러(66)와 통신한다. 에러 증폭기(52)의 포지티브 단자(70)는 전류(i_REP)를 수전하는 전류 미러(66)의 라인(72)에 연결되어 있고, 종단 저항 레플리카(54)의 고전압측에 연결되어 있다.

종단 저항 레플리카(54)는 저항 "RREP"를 가진 레플리카 저항(76)과, 레플리카 저항(76)과 직렬로 연결된 레플리카 트랜지스터(78)를 포함한다. 출력 종단 저항(56, 58)은 저항 "RTERM1"과 "RTERM2"를 가진 출력 저항(80, 80')과, 종단 저항(56, 58)에 직렬로 또한 연결된 출력 트랜지스터(82, 82')를 일반적으로 포함한다. 그러나, 본 발명은 레플리카 트랜지스터(78) 또는 유사 장치 등의 트랜지스터만을 포함하는 종단 저항 레플리카(54)를 고려하고 있다. 또한, 출력 트랜지스터(82, 82') 또는 유사 장치 등과 같은 트랜지스터만을 포함하는 출력 종단 저항(56, 58)이 고려된다. 레플리카 트랜지스터(78)와 출력 트랜지스터(82, 82')는 바람직하게 CMOS 트랜지스터이고, 저항(76, 80, 80')은 바람직하게 CMOS 저항이다. PMOS와 같은 다른 프로세스 기술이 레플리카 트랜지스터(78) 및 출력 트랜지스터(82, 82')에 사용될 수 있다.

도 2를 계속해서 참조하면, 출력 종단 루프(50)의 동작이 이제 재고될 것이다. 설명을 위해서 다음의 가정이 단지 이루어질 것이다.

1) 종단 저항 레플리카(54)는, 트랜지스터뿐만 아니라 저항이 대략 동일 사이즈이도록, 출력 종단 저항(56, 58)의 카피이며, RTERM1 = RTERM2 = RREP, 및NTERM1 = NTERM2 = NREP,

2) 승산 인자 A(전류 IREXT와 전류 IREF2의 비율)와 승산 인자 B(전류 IREP와 전류 IREF2의 비율)는 동일하거나 대략 1.0이고,

3) 승산 인자 D(전류 ITAIL과 전류 IREF의 비율)는 대략 1.0으로 설정된다.

따라서, 아래에 추가로 설명되는 바와 같이, 전류 i_REXT= i_REF및 i_REF= i_TAIL로 된다.

출력 종단 루프(50)는, 포지티브 단자(70)의 입력 전압 vsense_rep와 네가티브 단자(59)의 vsense_rext가 동일할 때까지 에러 증폭기(52)의 출력 전압 vterm_ctrl를 조정한다. 따라서, 전류 i_REXT× 외부 기준 저항(62)은 종단 저항 레플리카(54)의 전류 i_REP× 레플리카 저항(76)의 저항 RREP와 레플리카 트랜지스터(78)의 NREP의 합과 같다. 따라서, 다음의 관계, 즉, vsense_rext = vsense_rep = (rext * i_REXT) = [R(NREP) + RREP] * i_REP이 존재한다.

레플리카 트랜지스터(78)는 3극관(triode) 영역에서 동작하고, 따라서, 트랜지스터의 값이 트랜지스터의 게이트 전압에 의해, 및 일부 확대하여 트랜지스터의 드레인-소스 전압에 의해 제어되는 전압 제어식 저항과 같이 동작한다.

종단 저항 레플리카(54)는 출력 종단 저항(56, 58)의 카피이기 때문에, 출력 종단 저항의 저항값은 외부 저항(62)의 값에 의해 결정된다. 저항(76)의 이상적인 값과의 편차는 외부 저항(62)을 기준으로 연속적으로 계측되기 때문에, 내부 CMOS 저항(76)은 프로세스 허용값 또는 온도 의존도와 무관한 물질로 구성될 수 있다.내부 합성 저항뿐만 아니라 외부 저항(62)은 동일한 네가티브 공급 전압에 연결되어 있기 때문에, VSS 공급 노이즈의 효과는 상당히 감소되고, 이러한 노이즈는 출력 단자 루프(50)에서 비교적 공통이다.

도 2를 계속해서 참조하면, 공통 모드 전압 제어 루프(51)가 이하에 설명될 것이다. 공통 모드 에러 증폭기(90)를 이용하여 공통 모드 전압을 감지함으로써, 그 다음, 공통 모드 전압을 가변 기준 전압(92)에 의해 생성되는 전압(VCM)과 비교함으로써, 공통 모드 전압 제어가 제공된다. 공통 모드 전압은 감지 저항(96, 98)을 통해 감지된다. 라인(91) 상에서 감지된 공통 모드 전압이 가변 기준 전압(92)에 의해 생성된 전압(VCM)과 상이하면, 증폭기(90)는 공통 모드 제어 라인(100) 상에 공통 모드 에러 신호 VCM_CTRL를 출력한다. 공통 모드 제어 라인(100)은 전압-전류 컨버터(102)와 통신한다. 전압-전류 컨버터(102)는 라인(100) 상에서 수신된 에러 신호에 비례하여 라인(104, 106) 상에 공통 모드 전류 i_CM를 출력한다. 이러한 방식으로, 전류는, 라인(91) 상에 감지된 공통 모드 전압이 가변 기준 전압(92)과 실질적으로 동일할 때까지 전압-전류 컨버터(102)에 의해 라인 드라이버의 출력 종단 저항(84, 84')으로 소싱된다. 공통 모드 전압 제어 루프(51)가 평행 상태에 도달하면, 다음의 수학식이 단자 VOUT1 및 VOUT2 상의 출력 전압을 나타낸다.

VOUT1 = VOUT2 = VSENSE = VCM = [RTERM1 + R(NTERM1)] * (ICM + ITAIL/2)

따라서, 출력 공통 모드 전압은 에러 증폭기(90)의 네가티브 단자(93)에 가변 기준 전압(VCM)을 인가함으로써 가변될 수 있다. 서보 루프(servo-loop)(즉,제어 루프)로 인해, VSENSE 및 그에 따른 VOUT1과 VOUT2는 가변 기준 전압(92)에 존재하는 전압을 계속해서 변하게 한다.

계속해서 도 2를 기준으로, 라인 드라이버 장치의 출력 진폭을 얻는데 사용되는 시스템 및 방법이 본 명세서에 설명되어 있다. 제 2 프로그램가능 전류 미러(110)가 제공되어 라인(118) 상에 출력 전류 "ITAIL"를 소싱한다. 출력 진폭은 기준 전류 "IREF"를 발생시키는 가변 기준 전류 발생기(12)를 선형적으로 가변시킴으로써 선형적으로 증가 또는 감소될 수 있다. 기준 전류 IREF를 선형적으로 증가 또는 감소시킴으로써, 출력 전류 ITAIL이 가변될 수 있다. 따라서, 출력 진폭이 가변된다면, ITAIL은 따라서 가변된다. 이러한 변화로 인해서, 공통 모드 루프는 그 루프가 평행 상태에 도달할 때까지 전류 ICM를 변경시킬 것이다.

IC(10)의 출력단(53)은 IC(10)의 출력 진폭과 공통 모드 전압을 분배하도록 제공된다. 출력단(53)은 한 쌍의 감지 저항(96, 98)과 통신하는 한 쌍의 스위치(120, 122)를 포함한다. 스위치(120, 122)는 전류 미러(110)와 전기적으로 연결되어 있고, 전류 스위치로서 동작한다. 따라서, 전류는 스위치(120) 또는 스위치(122) 중 하나를 통해 흐른다.

도 3을 참조하면, 다른 실시예는 조정가능한 온 칩 종단, 조정가능한 공통 모드 전압 제어, 및 조정가능한 출력 전압 스윙 제어를 제공한다. 이전 실시예와 같이, 본 실시예는 외부 출력 종단 저항을 통상적으로 필요로 하는 집적 회로내에 포함될 수 있다. 예를 들어, 본 실시예는 라인 드라이버에 포함될 수 있다.

본 실시예는 하나의 제어 루프를 포함한다. 출력 종단 루프(200)는 출력 종단 저항을 제어한다. 이전 실시예에 존재하는 공통 모드 전압 제어 루프는 바람직하게 제거된다.

출력 종단 모드(200)는 임피던스 종단 에러 증폭기(202), 종단 저항 레플리카(204), 및 2개의 출력 종단 저항(206, 208)을 포함한다. 에러 증폭기(202)의 네가티브 단자(210)는 기준 전압 "VREF"을 소싱하는 기준 전압 발생기(212)에 전기적으로 연결되어 있다. 고정된 전류 미러(216)는 라인(218) 상에 소스 전류 "I"를 제공한다. 에러 증폭기(202)의 포지티브 단자(214)는 고정된 전류 미러(216)와 종단 저항 레플리카(204)의 고전압측에 전기적으로 연결되어 있다.

종단 저항 레플리카(204)는 레플리카 저항(220) 및 직렬로 연결된 레플리카 트랜지스터(222)를 포함한다. 출력 종단 저항(206, 208)은 출력 저항(224, 224') 및 직렬로 연결된 출력 트랜지스터(226, 226')를 일반적으로 포함한다. 레플리카 트랜지스터(222)와 출력 트랜지스터(226, 226')는 CMOS 트랜지스터이며, 저항(220, 224, 224')은 바람직하게 CMOS 저항이다. PMOS와 같은 다른 프로세스 기술이 레플리카 트랜지스터(78)와 출력 트랜지스터(82, 82')에 사용될 수 있다. 본 실시예는 라인(232) 상에 전류 "I"를 소싱하기 위해서 고정된 전류 미러(216)와 통신하는 프로그램가능 전류 미러(230)를 추가로 제공한다. 또한, 전류 미러(230)는 라인(236) 상에 기준 전류 "I_REF"를 소싱하는 기준 전류 발생기(234)와 전기적으로 연결된다. 동작시에, 전류 "I"는 수학식 1과 같이, 기준 전류 "I_REF"에 입력라인(238) 상에 수신된 인자 P를 승산함으로써 전류 미러(230)에 의해 전개된다.

출력 종단 루프(또는 서보 루프)(200)가 설정되면, 종단 저항 레플리카(204)는 다음의 수학식에 의해 표현될 수 있는 등가의 저항을 가진다.

여기서, R_RR= 종단 저항 레플리카(204)의 등가 저항

V_SENSE= 라인(214) 상의 에러 증폭기(202)에 의해 감지된 전압

I = 고정된 전류 미러(216)에 의해 소싱된 전류

V_REF= 전압 발생기(212)로부터의 정밀한 기준 전압

P = 전류 승산 인자

I_REF= 기준 전류 발생기(234)에 기초한 기준 전류

전류 가정은, 출력 종단 저항(206, 208)과 비교하여, 종단 저항 레플리카(204)의 사이즈를 축소함으로써 서보 루프에서 한정된다. 즉, 출력 트랜지스터(226, 226')는 레플리카 트랜지스터(222)와 유사한 사이즈, 물리적인 특성 및 물질 혼합물을 가진 동일한 유형의 트랜지스터이다. 예를 들어, 레플리카 트랜지스터(222)가 W_RT의 폭과 L_RT의 길이를 가지고 출력 트랜지스터(226, 226')가 W_OT와 W_OT'의 폭과 L_OT와 L_OT'의 길이를 가지고 있다면, 레플리카 트랜지스터(222)의 폭 대 길이 비율과 출력 트랜지스터(226, 226')의 폭 대 길이 비율과의 관계를 다음의 수학식으로 표현한다.

따라서, 레플리카 저항(220)은 다음의 수학식으로 되는 출력 저항(224, 224')의 스케일 버전이다.

여기서, R₃= 레플리카 저항(220)의 저항

R₂= 출력 저항(224')의 저항

R₁= 출력 저항(224)의 저항

따라서, 상수 인자 "K"만큼 저항 레플리카(204)의 등가 저항을 증가시킴으로써, 바이어스 전류 "I"는 동일한 인자만큼 감소되어 상당한 전력 감소를 가져올 수 있다.

또한, V_REF와 I_REF둘다는 정밀한 전기 기준값으로부터 유도되기 때문에, 라인 드라이버의 출력 종단 저항(OTR)은 프로세스 파라미터, 온도 및 공급 전압 편차와는 무관하다. 따라서, OTR은

이며, 파라미터 P를 가변함으로써 원하는 값으로 프로그래밍될 수 있다.

본 실시예의 라인 드라이버 장치의 출력 진폭을 달성하는데 사용되는 시스템 및 방법이 계속해서 도 3을 참조하여 설명될 것이다. 제 2 프로그램가능 전류 미러(250)는 라인(252) 상의 출력 전류 "I_TAIL"를 소싱하도록 제공된다. 출력 전류 I_TAIL은,

으로 되도록, 프로그램 입력 단자(254)에서 수신된 인자 "M"을 전류 "I"에 승산함으로써 전류 미러(250)에 의해 전개된다.

라인 드라이버의 출력단(260)은 라인 드라이버의 출력 진폭 및 공통 모드 전압을 분배하도록 제공된다. 출력단(260)은 한 쌍의 스위치(262, 264)를 포함한다. 스위치(262, 264)는 전류 미러(250)와 평행하게 접속되어 있으며 전류 스위치로서 작용한다. 따라서, 전류는 스위치(262) 또는 스위치(264) 중 어느 하나를 통해 흐른다. 따라서, 출력 전압은 아래의 수학식에서 계산한다.

수학식 (1)과 (5)를 대입하면,

이것은:

로 간단해진다.

인자 K가 고정되어 있기 때문에, 출력 진폭은 파라미터 M에만 단지 의존하고, 정밀한 전기 기준 V_REF에 응답한다. 따라서, 출력 전압은 프로세스 변동에 민감하지 않으며, M을 통해 프로그램되는 바와 같이 온도 및 공급 전압 편차에 걸쳐 정밀하게 유지된다. 출력 전압은 선택된 출력 종단 저항과는 무관하게 프로그래밍될 수 있다는 것이 중요하다는 것을 알아야 한다.

계속해서 도 3을 참조하면, 공통 모드 전압 제어가 설명될 것이다. 공통 모드 전압 제어는 라인(266, 268) 상에 공통 모드 전류 "I_CM"을 소싱하는 프로그램가능 전류 미러(250)를 이용하여 제공된다. 즉, 공통 모드 전류 "I_CM"이 다음과 같이 표현될 수 있도록, 프로그램가능 전류 미러(250)는 전류 "I"에 인자 "L"을 승산한다.

여기서, L'는 파라미터 L로부터 유도되고, 이것은 전류 미러(250)의 입력 단자(254)에서 수신된 파라미터 M을 이용하여 보정된다. 간략하게, 이러한 구성은 설정하는 출력 공통 모드 전압을 출력 진폭으로부터 분리시킨다.

따라서, 예를 들어, 출력 공통 모드 전압은 다음과 같이 될 수 있으며,

적절히 치환하여,

또한, 추가로 치환하여, 공통 모드 전압은 파라미터 P와는 무관하며,

간략하게,

이다.

공통 모드 진폭과는 무관하게 공통 모드 전압을 제어하기 위해서는 다음의 관계를 만족하게 된다.

여기서, L = 공통 모드 레벨에 대한 제어 파라미터

입력 단자(255)상에 수신된 제어 파라미터 L은, 공통 모드 전압 V_CM을 변경할 수 있는 M의 값에서의 변화가 최종 미러 비율 L'에 반영되도록, M의 값을 이용하여 보정된다. 미러 비율 L'은 논리 보정 블록(270)에서 디지털 로직을 이용하여 생성된다. 따라서, 결과는 공통 모드 전압이 프로그램된 출력 진폭과는 무관하다는 것이다.

따라서, 출력 공통 모드 전압은 독립적인 고정 저항 비율(K)에 따라 다르며, 정밀한 전기 기준값 V_REF에 응답한다. 그러므로, 공통 모드 전압은 프로세스 변동에 민감하지 않으며, 온도 및 공급 전압 편차에 걸쳐 정밀하게 유지된다.

본 발명은 종래 기술에 비해 몇가지 장점 및 잇점을 가질 수 있다. 예를 들어, 일실시예에서, 집적된 출력 종단 저항은 제어식 MOS 트랜지스터와 낮은 정밀도의 CMOS 저항의 결합을 이용하여 제공된다. MOS 트랜지스터는 전기적인 기준값에 기초하여 CMOS 저항의 부정확도를 계측한다. MOS 트랜지스터와 CMOS 저항의 결합은, MOS 트랜지스터 양단의 보다 작은 실효 드레인-소스 전압으로 인해 MOS 트랜지스터 단독보다 높은 선형성 및 정밀도를 가진다. 다른 실시예에서, MOS 저항은 출력 종단 저항에서 뿐만 아니라 레플리카 출력 저항으로부터 생략되며, 출력 저항은 3극관 영역에서 동작하는 MOS 트랜지스터로 제어된다. 또한, 집적된 출력 종단 저항, 출력 공통 모드 전압 및 출력 진폭의 독립적인 프로그램가능성이 제공된다. 출력 종단 저항의 값, 출력 공통 모드 전압의 값, 출력 진폭의 값은 개별적으로 제어되고 정밀한 전기적인 기준값에 따라서 계속해서 유지된다. 결과적으로, 출력 종단 저항의 값, 출력 공통 모드 전압의 값, 출력 진폭의 값은 프로세스 허용값과 온도 및 공급 전압의 변동에 민감하지 않다.

상술한 설명은 본 발명의 바람직한 실시예를 개시 및 설명하고 있다. 당업자라면, 이러한 설명 및 첨부한 도면과 청구 범위로부터, 다음의 청구 범위에 정의된 바와 같이, 본 발명의 사상과 범위에서 벗어나지 않고 본 발명을 변경 및 수정할 수 있다는 것을 쉽게 알 것이다.

Claims

독립적으로 제어가능한 출력 종단 저항, 출력 진폭 및 출력 공통 모드를 제공하는 라인 드라이버 장치에 있어서,

고정된 기준 전류를 승산하여 제 1의 소정의 전류를 얻는 제 1 프로그램가능 전류 미러와,

상기 제 1의 소정의 전류를 소싱하는(sourcing) 고정된 전류 미러와,

상기 고정된 전류 미러에 연결되어 상기 제 1의 소정의 전류를 수신하는 조정가능한 종단 저항과,

상기 조정가능한 종단 저항과 통신하며, 상기 종단 저항 양단의 종단 저항 전압을 감지하여 상기 저항 전압을 고정된 기준 전압과 비교함으로써, 증폭기 출력 신호를 상기 종단 저항에 제공하여 상기 저항 전압이 상기 고정된 기준 전압과 일치하도록 하는 에러 증폭기와,

상기 증폭기 출력 신호와 통신하는 적어도 하나의 조정가능한 출력 종단 저항과,

공통 모드 전압과 출력 전압 진폭을 정의하기 위해서, 상기 제 1의 소정의 전류를 승산하여 제 2의 소정의 전류를 얻는 제 2 프로그램가능 전류 미러와,

상기 제 2 프로그램가능 전류 미러와 상기 적어도 하나의 조정가능한 출력 종단 저항과 통신하며, 상기 라인 드라이버의 출력 극성과 출력 전압 진폭을 정의하기 위해서 복수의 전압 제어식 스위치를 구비한 출력단

을 포함하는 라인 드라이버 장치.
제 1 항에 있어서,

상기 제 1 프로그램가능 전류 미러는 입력 전류의 n배(n는 변수)인 출력 전류를 생성할 수 있는 라인 드라이버 장치.
제 1 항에 있어서,

상기 고정된 전류 미러는 입력 전류를 수신하고, 상기 입력 전류와 동일한 출력 전류를 출력하는 라인 드라이버 장치.
제 1 항에 있어서,

상기 제 2 프로그램가능 전류 미러는 입력 전류의 n배(n는 변수)인 출력 전류를 생성할 수 있는 라인 드라이버 장치.
제 1 항에 있어서,

상기 출력단은 2개의 전압 제어식 스위치를 가진 라인 드라이버 장치.
제 1 항에 있어서,

2개의 조정가능한 출력 종단 저항을 더 포함하는 라인 드라이버 장치.
제 1 항에 있어서,

조정가능한 종단 저항 레플리카는 트랜지스터를 더 포함하는 라인 드라이버 장치.
제 7 항에 있어서,

상기 트랜지스터는 CMOS 트랜지스터인 라인 드라이버 장치.
제 1 항에 있어서,

조정가능한 종단 저항 레플리카는 저항 및 직렬로 접속된 트랜지스터를 더 포함하는 라인 드라이버 장치.
제 9 항에 있어서,

상기 트랜지스터는 CMOS 트랜지스터이고, 상기 저항은 CMOS 저항인 라인 드라이버 장치.
라인 드라이버에 독립적으로 제어가능한 출력 종단 저항, 출력 진폭 및 출력 공통 모드 전압을 제공하는 방법에 있어서,

제 1 프로그램가능 전류 미러를 이용하여, 고정된 기준 전류를 승산하고 제 1의 소정의 전류를 얻는 단계와,

고정된 전류 미러를 이용하여 상기 제 1의 소정의 전류를 소싱하는 단계와,

상기 고정된 전류 미러에 접속된 조정가능한 종단 저항에서 상기 제 1의 소정의 전류를 수신하는 단계와,

상기 조정가능한 종단 저항과 통신하는 에러 증폭기를 이용하여 상기 종단 저항 양단의 종단 저항 전압을 감지하는 단계와,

상기 저항 전압을 고정된 기준 전압과 비교함으로써, 상기 증폭기가 증폭기 출력 신호를 상기 종단 저항에 제공하여 상기 저항 전압을 상기 고정된 기준 전압와 일치하도록 하는 단계와,

제 2 프로그램가능 전류 미러를 이용하여 공통 모드 전압과 출력 전압 진폭을 정의하기 위해서, 상기 제 1의 소정의 전류를 승산하여 제 2의 소정의 전류를 얻는 단계와,

상기 제 2 프로그램가능 전류 미러와 통신하는 출력단과, 상기 증폭기 출력신호와 통신하는 적어도 하나의 조정가능한 출력 종단 저항을 이용하여, 상기 라인 드라이버의 출력 극성과 출력 전압 진폭을 제공하는 단계 - 상기 출력단은 복수의 전압 제어식 스위치를 구비함 -

를 포함하는 방법.
제 11 항에 있어서,

고정된 기준 전류를 승산하는 단계는 상기 제 1 프로그램가능 전류 미러를 이용하여 입력 전류의 n배(n은 변수)인 출력 전류를 생성하는 단계를 더 포함하는 방법.
제 11 항에 있어서,

상기 제 1의 소정의 전류를 소싱하는 단계는, 상기 고정된 전류 미러를 이용하여 입력 전류를 수신하고 상기 입력 전류와 동일한 출력 전류를 출력하는 단계를 더 포함하는 방법.
제 11 항에 있어서,

상기 제 1의 소정의 전류를 승산하는 단계는, 상기 제 2 프로그램가능 전류미러를 이용하여 입력 전류의 n배(n은 변수)인 출력 전류를 생성하는 단계를 더 포함하는 방법.
제 11 항에 있어서,

상기 출력단에 2개의 전압 제어식 스위치를 제공하는 단계를 더 포함하는 방법.
제 11 항에 있어서,

2개의 조정가능한 출력 종단 저항을 제공하는 단계를 더 포함하는 방법.
제 11 항에 있어서,

저항 및 직렬로 접속된 트랜지스터를 조정가능한 종단 저항 레플리카에 제공하는 단계를 더 포함하는 방법.
제 17 항에 있어서,

저항 및 트랜지스터를 제공하는 단계는 CMOS 트랜지스터와 CMOS 저항을 제공하는 단계를 더 포함하는 방법.