DE60211718T2

DE60211718T2 - Differenzieller leitungstreiber mit on-chip abschluss

Info

Publication number: DE60211718T2
Application number: DE60211718T
Authority: DE
Inventors: Siegfried Santa Cruz HART; Setty Sunnyvale PALAKSHA
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-09-07
Filing date: 2002-08-30
Publication date: 2007-05-16
Anticipated expiration: 2022-08-31
Also published as: JP3769281B2; KR20040031061A; CN1631014A; CN100592722C; KR100618716B1; WO2003024040A1; EP1423951A1; EP1423951B1; DE60211718D1; JP2005503073A; US6504397B1

Description

ERFINDUNGSGEBIET
Die vorliegende Erfindung betrifft CMOS-Signalisierungs- und Sendetreiber und insbesondere Einrichtungen und Verfahren zum Abschließen solcher Treiber.
ALLGEMEINER STAND DER TECHNIK
Bei CMOS-Signalisierungsanwendungen verwendete Sendetreiber verwenden in der Regel für den Ausgangsabschluß diskrete Off-Chip-Widerstände. Off-Chip-Komponenten erhöhen zusätzlich die Systemkosten und liegen im allgemeinen außerhalb der Kontrolle des Chipherstellers, was zu einer Verschlechterung der Systemleistung führen kann. Ein Off-Chip-Abschluß führt im allgemeinen zu nicht abgeschlossenen Schaltungsabschnitten, die aus parasitären Gehäuseeffekten und internen Schaltungen bestehen. Diese nicht abgeschlossenen Schaltungsabschnitte können auf der Signalleitung große Reflexionen verursachen.
Einrichtungen und Verfahren nach dem Stand der Technik mit integrierten offenen Drainausgangstreibern und internen festen oder externen festen Abschlußwiderständen sind begrenzt und stellen nur feste Ausgangsspannungshub- und feste Gleichtaktspannungspegel bereit. Zudem fließt der Ausgangsstrom der integrierten offenen Draintreiber durch eine Induktanz aus Bonddraht und Gehäuse und erzeugt ein Spannungssignal an den externen Abschlußwiderständen. Der Spannungsabfall an diesen Induktanzen führt bei höheren Schaltgeschwindigkeiten zu Problemen. Systeme und Verfahren nach dem Stand der Technik stellen keine ausreichende elektrische Steuerung der Sourceimpedanz des Ausgabetreibers zur Verfügung.
Es wäre deshalb vorteilhaft, Abschlußwiderstände auf dem Chip zu bauen, als diskrete Off-Chip-Widerstände zu verwenden. Ein derartiger Treiber wird beschrieben in Mahadevan R. et al.: „A differential 160 MHz selfterminating adaptive CMOS line driver", 2000 IEEE International Solid-State Circuits Conference, Bd. 35, Nr. 12, 7.–9. Februar 2000, Seiten 1889–1894, XP002227025 IEEE Journal of Solid-State Ciruits. CMOS-Anwendungsprozesse stellen jedoch kein Material bereit, aus dem genaue und temperaturunempfindliche Widerstände hergestellt werden könnten. Zudem erfordern gleichstromgekoppelte Systeme einen gesteuerten Gleichtaktspannungspegel am Ausgang des Leitungstreibers. Bei Anwendungen, bei denen die Leitungslänge und deshalb die Leitungsdämpfung unbekannt sind, wäre es weiterhin wünschenswert, wenn die Ausgangamplitude des gesendeten Signals geändert werden könnte, nachdem der Chip in die Anwendung eingebettet worden ist.
Es besteht deshalb ein Bedarf an einer neuen und verbesserten Leitungstreibereinrichtung und einem neuen und verbesserten Leitungstreiberverfahren, um zur Verbesserung der Leistung und Vielseitigkeit des Systems und zum Reduzieren von Kosten präzise On-Chip-Abschlußwiderstände bereitzustellen. Eine derartige neue und verbesserte Leitungstreibereinrichtung sollte den Wert der internen Ausgangsabschlußwiderstände, den Wert der Ausgangsgleichtaktspannung und den Wert der Ausgangssignalamplitude unabhängig voneinander präzise einstellen können. Zudem sollte die Leitungstreibereinrichtung diese drei Parameter unabhängig von Herstellungsprozeßtoleranzen, Temperatur- und Versorgungsspannungsvariationen aufrechterhalten können. Die vorliegende Erfindung stellt Lösungen für diese und andere Probleme bereit, die vom Stand der Technik nicht behandelt werden.
KURZE DARSTELLUNG
Die vorliegende Erfindung stellt eine Einrichtung und ein Verfahren bereit, um On-Chip-Abschlußwiderstände für die Hochgeschwindigkeits-CMOS-Signalisierung und Sendeleitungstreiber bereitzustellen. Zudem stellt die vorliegende Erfindung einen vollständig integrierten Differentialleitungstreiber mit einer unabhängigen Kontrolle über den internen Ausgabeabschlußwiderstand, den Wert des Ausgangsgleichtaktspannungspegels und den Wert der Ausgangssignalamplitude bereit. Vorteilhafterweise werden der interne Ausgangsabschlußwiderstand, der Ausgangsgleichtaktspannungspegel und der Wert der Ausgangssignalamplitude auf der Basis einer präzisen elektrischen Referenz automatisch kalibriert.
Somit weist die vorliegende Erfindung im Vergleich zum Stand der Technik viele Vorteile und Vorzüge auf. Beispielsweise könnte die vorliegende Erfindung Kosteneinsparungen bieten, indem sie die Notwendigkeit für externe Abschlußkomponenten eliminiert. Zusätzlich könnte die vorliegende Erfindung einen hervorragenden elektrischen Quellenimpedanzabschluß des Sendeleitungstreibers bereitstellen. Das heißt, das System und das Verfahren der vorliegenden Erfindung schließen den Ausgang des Leitungstreibers ab und erzeugen dadurch ein System, das gegenüber Herstellungsprozeßtoleranzen, Temperatur- und Versorgungsvariationen unempfindlich ist. Da das vorliegende System und Verfahren den Treiber innerhalb des Chips abschließen, werden zudem am Ausgang des Leitungstreibers Signalreflexionen auf der Signalleitung auf einem Minimum gehalten. Nützlicherweise kann eine Kalibrierung des Ausgangsspannungshubs, des Ausgangsgleichtaktspannungspegels und des Ausgangsabschlußwiderstandswerts nach der Herstellung unabhängig vorgenommen werden.
Somit kann die vorliegende Erfindung in integrierten Leitungstreibern, integrierten Ausgangspuffern, digitalen Hochgeschwindigkeitssignalisierungs- und seriellen Verbindungen eingesetzt werden, ist jedoch nicht darauf beschränkt.
Weitere Aufgaben, Merkmale und Vorteile der Erfindung ergeben sich aus der Betrachtung der folgenden Beschreibung und der beigefügten Ansprüche in Verbindung mit den beiliegenden Zeichnungen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Schemadiagramm, das ein System nach dem Stand der Technik für den externen Abschluß eines Differentialausgangstreibers mit offenem Drain darstellt;
2 ist ein Schemadiagramm eines Leitungstreibers unter Verwendung von On-Chip-Abschlußwiderständen und
3 ist ein Schemadiagramm einer Ausführungsform eines Ausgangsleitungstreibers unter Verwendung von On-Chip-Abschlußwiderständen gemäß der vorliegenden Erfindung.
AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN DER ERFINDUNG
1 veranschaulicht ein System und Verfahren nach dem Stand der Technik zum Abschließen einer integrierten Schaltung (IC) 10. In der Regel wird der IC 10 unter Verwendung von externen Abschlußwiderständen wie etwa den Widerständen 12 und 14 abgeschlossen. Der IC 10 enthält mindestens zwei Bondpads 16 und 18 zum Anschließen beispielsweise von Eingangstransistoren 20 und 22 an externe Abschlußwiderstände 14, 12. In der Praxis sind Bondpads 18 und 16 unter Verwendung von Drahtbonds 24 und 26 an die externen Abschlußwiderstände 12 und 14 drahtgebondet.
Eingangstransistoren 20 und 22 sind über die Stromquelle 28 an eine negative Versorgungsspannung angeschlossen, und die externen Abschlußwiderstände 12 und 14 sind an eine positive Stromversorgungsspannung 30 angeschlossen. Auf diese Weise kann ein Chipabschluß erzielt werden.
In der Regel ist der IC 10 ein Differentialausgangstreiber mit offenem Drain mit externen Abschlußwiderständen 12, 14. Solche Leitungstreiber weisen begrenzte Vielseitigkeit auf, weil sie nur einen festen Ausgangsspannungshub und feste Gleichtaktpegel bereitstellen. Zudem fließt der Ausgangsstrom des Treibers mit offenem Drain durch Bonddrähte 24, 26 und Gehäuseinduktanz und erzeugt ein Spannungssignal an den externen Abschlußwiderständen 12, 14. Der durch diese Induktanzen hervorgerufene Spannungsabfall führt bei höheren Schaltgeschwindigkeiten zu Problemen. Außerdem stellt die in 1 gezeigte Leitungstreiberkonfiguration keine ausreichende elektrische Kontrolle der Quellenimpedanz bereit.
Nunmehr unter Bezugnahme auf 2 wird eine Anordnung dargestellt, die einen einstellbaren On-Chip-Abschluß, eine einstellbare Gleichtaktspannungssteuerung und eine einstellbare Ausgangsspannungshubsteuerung bereitstellt. Die Anordnung kann in integrierte Schaltungen aufgenommen werden, die normalerweise externe Ausgangsabschlußwiderstände erfordern. Die Anordnung kann beispielsweise in einen Leitungstreiber eingebaut werden.
In der Anordnung werden zwei unabhängige Steuerschleifen bereitgestellt. Die erste Steuerschleife, eine Ausgangsabschlußschleife 50, steuert den Ausgangsabschlußwiderstand (OTR – output termination resistance), und die zweite Schleife, eine Gleichtaktspannungssteuerschleife 51, steuert die Ausgangsgleichtaktspannung.
Die Ausgangsabschlußschleife 50 enthält einen Impedanzabschlußfehlerverstärker 52 oder eine ähnliche Einrichtung, eine Abschlußwiderstandsreplik 54, bevorzugt zwei Ausgangsabschlußwiderstände 56 und 58 und einen Stromspiegel 66 oder eine ähnliche Einrichtung, die Ströme „i_REXT" und „i_REP" auf den Leitungen 68 bzw. 72 bereitstellt.
Ein negativer Anschluß 59 des Fehlerverstärkers 52 steht mit einem Bondpad 60 in Verbindung. Das Bondpad 60 ist an einen externen Referenzwiderstand 62 angeschlossen. Weiterhin steht auch der negative Anschluß 59 über eine Leitung 68 zum Empfangen des Stroms i_REXT mit dem Stromspiegel 66 in Kommunikation. Ein positiver Anschluß 70 des Fehlerverstärkers 52 ist an Leitung 72 des Stromspiegels 66 zum Empfangen des Stroms i_REP und an die Hochspannungsseite der Abschlußwiderstandsreplik 54 angeschlossen.
Die Abschlußwiderstandsreplik 54 enthält einen Replikwiderstand 76 mit einem Widerstandswert „RREP" und einen in Reihe mit dem Replikwiderstand 76 geschalteten Repliktransistor 78. Die Ausgangsabschlußwiderstände 56 und 58 enthalten im allgemeinen Ausgangswiderstände 80 und 80' mit Widerstandswerten „RTERM1" und „RTERM2" und Ausgangstransistoren 82 und 82', ebenfalls in Reihe mit Abschlußwiderständen 56 und 58 geschaltet. Bei dieser Anordnung enthält jedoch die Abschlußwiderstandsreplik 54 nur einen Transistor wie etwa Repliktransistor 78 oder ähnliche Einrichtung. Außerdem enthalten die Ausgangsabschlußwiderstände 56 und 58 nur Transistoren wie etwa Ausgangstransistoren 82 und 82' oder ähnliche Einrichtungen. Der Repliktransistor 78 und die Ausgangstransistoren 82 und 82' sind bevorzugt CMOS-Transistoren, und die Widerstände 76, 80 und 80' sind bevorzugt CMOS-Widerstände. Für den Repliktransistor 78 und die Ausgangstransistoren 82 und 82' können andere Prozeßtechnologien wie etwa PMOS verwendet werden.
Unter weiterer Bezugnahme auf 2 wird nun die Funktionsweise der Ausgangsabschlußschleife 50 betrachtet. Zu Erläuterungszwecken werden die folgenden Annahmen getroffen:

1) die Abschlußwiderstandsreplik 54 ist eine Kopie der Ausgangsabschlußwiderstände 56 und 58, so daß die Widerstände sowie die Transistoren etwa die gleiche Größe aufweisen: RTERM1 = RTERM2 = RREP, und NTERM1 = NTERM2 = NREP;
2) der Multiplikationsfaktor A (das Verhältnis des Stroms IREXT zum Strom IREF2) und der Multiplikationsfaktor B (das Verhältnis des Stroms IREP zum Strom IREF2) sind beide etwa gleich oder etwa 1,0 und
3) der Multiplikationsfaktor D (das Verhältnis des Stroms ITAIL zum Strom IRE F) ist auf etwa 1,0 gesetzt.

Es folgt somit, daß der Strom i_REXT = i_REP und i_REF = i_TAIL, wie unten näher beschrieben wird.
Die Ausgangsabschlußschleife 50 stellt eine Ausgangsspannung vterm_ctrl des Fehlerverstärkers 52 ein, bis die Eingangsspannungen vsense_rep am positiven Anschluß 70 und vsense_rext am negativen Anschluß 59 gleich sind. Dementsprechend ist der Strom i_REXT mal dem externen Referenzwiderstand 62 gleich dem Strom i_REP durch die Abschlußwiderstandsreplik 54 mal den kombinierten Widerstandswerten RREP des Replikwiderstands 76 und NREP des Repliktransistors 78. Somit erhält man die folgende Beziehung: vsense_rext = vsense_rep = (rext·i_REXT) = [R(NREP) + RREP]·i_REP.
Der Repliktransistor 78 arbeitet im Triodengebiet und verhält sich deshalb wie ein spannungsgesteuerter Widerstand, wobei der Wert des Transistors durch die Gatespannung des Transistors und bis zu einem gewissen Grad durch die Drain-Source-Spannung des Transistors gesteuert wird.
Da die Abschlußwiderstandsreplik 54 eine Kopie der Ausgangsabschlußwiderstände 56 und 58 ist, wird der Widerstandswert der Ausgangsabschlußwiderstände durch den Wert des externen Widerstands 62 bestimmt. Da die Abweichung vom Idealwert des Widerstands 76 unter Bezugnahme auf den externen Widerstand 62 kontinuierlich kalibriert wird, kann der interne CMOS-Widerstand 76 ungeachtet einer Prozeßtoleranz oder Temperaturabhängigkeit aus einem beliebigen Material hergestellt werden. Da der externe Widerstand 62 sowie die internen zusammengesetzten Widerstände an die gleiche negative Versorgungsspannung angeschlossen sind, wird der Effekt des VSS-Versorgungsrauschens signifikant reduziert, da dieses Rauschen für den Vergleich in der Ausgangsabschlußschleife 50 üblich ist.
Unter weiterer Bezugnahme auf 2 wird nun die Gleichtaktspannungssteuerschleife 51 beschrieben. Die Gleichtaktspannungssteuerung wird bereitgestellt durch Erfassen der Gleichtaktspannung unter Verwendung eines Gleichtaktfehlerverstärkers 90 und dann Vergleichen der Gleichtaktspannung mit einer durch eine variable Referenzspannung 92 erzeugten Spannung VCM. Die Gleichtaktspannung wird erfaßt durch die Erfassungswiderstände 96 und 98. Wenn die auf der Leitung 91 erfaßte Gleichtaktspannung von der durch die variable Referenzspannung 92 erzeugten Spannung VCM verschieden ist, gibt der Verstärker 90 auf der Gleichtaktsteuerleitung 100 ein Gleichtaktfehlersignal VCM CTRL aus. Die Gleichtaktsteuerleitung 100 steht mit einem Spannung-zu-Strom-Wandler 102 in Kommunikation. Der Spannung-zu-Strom-Wandler 102 gibt auf den Leitungen 104 und 106 proportional zu dem auf Leitung 100 empfangenen Fehlersignal einen Gleichtaktstrom i_CM aus. Auf diese Weise wird Strom von Spannung-zu-Strom-Wandler 102 in die Ausgangsabschlußwiderstände 84, 84' des Leitungstreibers abgegeben, bis die auf Leitung 91 erfaßte Gleichtaktspannung im wesentlichen gleich der variablen Referenzspannung 92 ist. Nachdem die Gleichtaktspannungssteuerschleife 51 das Gleichgewicht erreicht hat, beschreibt die folgende Gleichung die Ausgangsspannung an den Anschlüssen VOUT1 und VOUT2: VOUT1 = VOUT2 = VSENSE = VCM = [RTERM1 + R(NTERM1)]·(ICM + ITAIL/2) Somit kann die Ausgangsgleichtaktspannung variabel gemacht werden, indem am negativen Anschluß 93 des Fehlerverstärkers 90 eine variable Referenzspannung VCM angelegt wird. Aufgrund der Servoschleife (oder Steuerschleife) folgen VSENSE und deshalb VOUT1 und VOUT2 ständig jeder Änderung einer Spannung, die an der variablen Referenzspannung 92 anliegt.
Das System und das Verfahren, mit denen die Ausgangsamplitude der Leitungstreibereinrichtung erzielt wird, werden hier unter weiterer Bezugnahme auf 2 beschrieben. Ein zweiter programmierbarer Stromspiegel 110 ist bereitgestellt, um einen Ausgabestrom „ITAIL" auf Leitung 118 abzugeben. Die Ausgangsamplitude kann linear erhöht oder gesenkt werden, indem ein variabler Referenzstromgenerator 112, der einen Referenzstrom „IREF" erzeugt, linear variiert. Durch lineares Erhöhen oder Senken des Referenzstroms IREF kann der Ausgangsstrom ITAIL variiert werden. Wenn einmal die Ausgangsamplitude variiert werden soll, variiert ITAIL dementsprechend. Diese Änderung bewirkt, daß die Gleichtaktschleife den Strom ICM ändert, bis die Schleife ein Gleichgewicht erreicht hat.
Eine Ausgangsstufe 53 des IC 10 ist vorgesehen, um die Ausgangsamplitude und Gleichtaktspannung des IC 10 zu liefern. Die Ausgangsstufe 53 enthält ein Paar Schalter 120 und 122 in Kommunikation mit einem Paar Erfassungswiderständen 96 und 98. Die Schalter 120 und 122 sind elektrisch mit dem Stromspiegel 110 verbunden und wirken als Stromschalter. Somit fließt Strom entweder durch Schalter 120 oder durch Schalter 122.
Nunmehr unter Bezugnahme auf 3 liefert eine Ausführungsform der vorliegenden Erfindung einen einstellbaren On-Chip-Abschluß, eine einstellbare Gleichtaktspannungssteuerung und eine einstellbare Ausgangsspannungshubsteuerung. Wie bei der in 2 gezeigten Anordnung kann die in 3 gezeigte Ausführungsform der vorliegenden Erfindung in integrierte Schaltungen eingebaut werden, die normalerweise externe Ausgangsabschlußwiderstände erfordern. Beispielsweise kann die vorliegende Ausführungsform in einen Leitungstreiber eingebaut werden.
Die vorliegende Ausführungsform enthält eine Steuerschleife. Eine Ausgangsabschlußschleife 200 steuert den Ausgangsabschlußwiderstandswert. Die in der vorausgegangenen Ausführungsform vorliegende Gleichtaktspannungssteuerschleife wurde vorteilhafterweise eliminiert.
Die Ausgangsabschlußschleife 200 enthält einen Impedanzabschlußfehlerverstärker 202, eine Abschlußwiderstandsreplik 204 und zwei Ausgangsabschlußwiderstände 206 und 208. Der negative Anschluß 210 des Fehlerverstärkers 202 ist elektrisch an einen Referenzspannungsgenerator 212 angeschlossen, der eine Referenzspannung „VREF" abgibt. Ein fester Stromspiegel 216 liefert auf Leitung 218 einen Quellenstrom „I". Der positive Anschluß 214 des Fehlerverstärkers 202 ist elektrisch mit dem festen Stromspiegel 216 und mit der Hochspannungsseite der Abschlußwiderstandsreplik 204 verbunden.
Die Abschlußwiderstandsreplik 204 enthält in Reihe geschaltet einen Replikwiderstand 220 und einen Repliktransistor 222. Die Ausgangsabschlußwiderstände 206 und 208 enthalten im allgemeinen, ebenfalls in Reihe geschaltet, die Ausgangswiderstände 224 und 224' und die Ausgangstransistoren 226 und 226'. Der Repliktransistor 222 und die Ausgangstransistoren 226 und 226' sind CMOS-Widerstände, und die Widerstände 220, 224 und 224' sind bevorzugt CMOS-Widerstände. Für den Repliktransistor 78 und die Ausgangstransistoren 82 und 82' können andere Prozeßtechnologien wie etwa PMOS verwendet werden. Die vorliegende Erfindung stellt weiterhin einen programmierbaren Stromspiegel 230 bereit, der mit dem festen Stromspiegel 216 in Kommunikation steht, um auf Leitung 232 den Strom „I" abzugeben. Zudem ist der Stromspiegel 230 elektrisch mit einem Referenzstromgenerator 234 verbunden, der auf Leitung 236 einen Referenzstrom „I_REF" abgibt. Bei Betrieb wird vom Stromspiegel 230 ein Strom „I" entwickelt durch Multiplizieren des Referenzstroms "I_REF" mit einem Faktor P, empfangen auf der Eingangsleitung 238, so daß die folgende Beziehung vorherrscht: I = P × IREF (1)
Nachdem die Ausgangsabschlußschleife (oder Servoschleife) 200 eingeschwungen ist, weist die Abschlußwiderstandsreplik 204 einen Äquivalenzwiderstandswert auf, der durch die folgende Gleichung beschrieben werden kann: RRR = VSENSE/I = VREF/I = VREF/(P × IREF), (2)wobei

R_RR: = Äquivalenzwiderstandswert der Abschlußwiderstandsreplik 204
V_SENSE: = vom Fehlerverstärker 202 auf Leitung 214 erfaßte Spannung;
I: = vom festen Stromspiegel 216 abgegebener Strom;
V_REF: = präzise Referenzspannung vom Spannungsgenerator 212;
P: = Strommultiplikatorfaktor und
I_REF: = Referenzstrom auf der Basis des Referenzstromgenerators 234.

Der Stromverbrauch wird in der Servoschleife begrenzt durch Herunterskalieren der Größe der Abschlußwider standsreplik 204 im Vergleich zu den Ausgangsabschlußwiderständen 206 und 208. Das heißt, die Ausgangstransistoren 226 und 226' sind der gleiche Typ von Transistoren mit ähnlicher Größe, physikalischen Charakteristiken und Materialzusammensetzung wie der Repliktransistor 222. Wenn beispielsweise der Repliktransistor 222 eine Breite = W_RT und eine Länge = L_RT und die Ausgangstransistoren 226 und 226' Breiten = W_OT und W_OT' und Längen = L_OT und L_OT' aufweisen, dann beschreibt die folgende Gleichung die Beziehung des Breite-zu-Länge-Verhältnisses des Repliktransistors 222 zu dem Breite-zu-Länge-Verhältnis der Ausgangstransistoren 226 und 226': WRT/LRT = 1/K × WOT/LOT = 1/K × WOT/LOT (3)
Dementsprechend ist der Replikwiderstand 220 eine skalierte Version der Ausgangswiderstände 224 und 224' derart, daß die folgende Gleichung gilt: R3 = K × R1 = K × R2, (4)wobei

R₃: = Widerstandswert des Replikwiderstands 220;
R₂: = Widerstandswert des Ausgangswiderstands 224' und
R₁: = Widerstandswert des Ausgangswiderstands 224.

Durch Erhöhen des Äquivalenzwiderstandswerts der Widerstandsreplik 204 durch einen konstanten Faktor „K" wird der Biasstrom „I" um den gleichen Faktor reduziert, was zu einer signifikanten Leistungsreduzierung führt.
Da sowohl V_REF als auch I_REF von einer präzisen elektrischen Referenz abgeleitet sind, ist zudem der Ausgangsabschlußwiderstandswert (OTR) des Leitungstreibers von Prozeßparametern, Temperatur- und Versorgungsvariationen unabhängig. Somit ist OTR: ROTR = 1/K × RRR = 1/K × VREF/(P × IREF) (5) und kann durch Variieren des Parameters P auf den gewünschten Wert programmiert werden.
Das System und das Verfahren, mit dem die Ausgangsamplitude der Leitungstreibereinrichtung der vorliegenden Erfindung erzielt wird, wird nun unter fortdauernder Bezugnahme auf 3 beschrieben. Ein zweiter programmierbarer Stromspiegel 250 ist vorgesehen, um auf Leitung 252 einen Ausgangsstrom „I_TAIL" abzugeben. Der Ausgangsstrom I_TAIL wird von dem Stromspiegel 250 entwickelt durch Multiplizieren eines Stroms „I" mit einem am Programmeingangsanschluß 254 empfangenen Faktor „M", so daß ITAIL = I × M. (6)
Eine Ausgangsstufe 260 des Leitungstreibers ist vorgesehen, um die Ausgangsamplitude und Gleichtaktspannung des Leitungstreibers zu liefern. Die Ausgangsstufe 260 enthält ein Paar Schalter 262 und 264. Die Schalter 262 und 264 sind parallel zu dem Stromspiegel 250 geschaltet und wirken als Stromschalter. Somit fließt der Strom entweder durch Schalter 262 oder durch Schalter 264. Dementsprechend läßt sich die Ausgangsspannung berechnen als: VOUT = ITAIL × ROTR = M × I × K × VREF/(P × IREF),und nach dem Substituieren der Gleichungen (1) und (5) oben VOUT = M × P × IREF × K × VREF/(P × IREF);was sich vereinfachen läßt zu: VOUT = M × K × VREF
Da der Faktor K festliegt, hängt die Ausgangsamplitude alleine von dem Parameter M ab und reagiert auf die präzise elektrische Referenz V_REF. Deshalb ist die Ausgangsspannung gegenüber Prozeßvariationen unempfindlich und wird, wie über M programmiert, über Temperatur- und Versorgungsvariationen hinweg präzise gehalten. Es ist wichtig anzumerken, daß die Ausgangsspannung unabhängig von dem ausgewählten Ausgangsabschlußwiderstandswert programmiert werden kann.
Unter weiterer Bezugnahme auf 3 wird nun die Gleichtaktspannungssteuerung beschrieben. Die Gleichtaktspannungssteuerung wird unter Verwendung des programmierbaren Stromspiegels 250 bereitgestellt, der auf den Leitungen 266 und 268 einen Gleichtaktstrom „I_CM" abgibt. Das heißt, der programmierbare Stromspiegel 250 multipliziert den Strom „I" mit einem Faktor „L'", so daß der Gleichtaktstrom „I_CM" wie folgt beschrieben werden kann: ICM = L' × I
Wobei L' von einem Parameter L abgeleitet wird, der unter Verwendung des an einem Eingangsanschluß 254 des Stromspiegels 250 empfangenen Parameters M korrigiert wird. Nützlicherweise entkoppelt diese Konfiguration die Ausgangsgleichtaktspannungseinstellung von der Ausgangsamplitude.
So wäre beispielsweise die Ausgangsgleichtaktspannung: VCM = (ICM + ½ × ITAIL) × ROTR undmit den entsprechenden Substitutionen: VCM = (L' × I × ½ × M × I) × ROTR und mit einer weiteren Substitution ist die Gleichtaktspannung von dem Parameter P unabhängig: VCM = (L' × P × IREF + ½ × M × P × IREF) × 1/K × VREF/IREF × 1/P.
Nach Vereinfachung: VCM = (L' × ½ × M) × 1/K × VREF.
Um die Gleichtaktspannung unabhängig von der Gleichtaktamplitude zu steuern, wird die folgende Beziehung erfüllt: L = L' × ½ × M,wobei:

L: = der Steuerparameter für den Gleichtaktpegel.

Der am Eingangsanschluß 255 empfangene Steuerparameter L wird unter Verwendung des Werts M so korrigiert, daß eine etwaige Änderung beim Wert von M, die ansonsten die Gleichtaktspannung V_CM abändern könnte, in dem resultierenden Spiegelverhältnis L' reflektiert wird. Das Spiegelverhältnis L' wird unter Verwendung einer digitalen Logik in einem Logikkorrekturblock 270 erzeugt. Somit ist das Ergebnis, daß die Gleichtaktspannung von der programmierten Ausgangsamplitude unabhängig ist: VCM = L × 1/K × VREF.
Dementsprechend hängt die Ausgangsgleichtaktspannung von dem unabhängigen festen Widerstandsverhältnis K ab und reagiert auf die präzise elektrische Referenz V_REF. Die Gleichtaktspannung ist deshalb gegenüber Prozeßvariationen unempfindlich und wird über Temperatur- und Versorgungsspannungsvariationen hinweg präzise gehalten.
Die vorliegende Erfindung kann im Vergleich zum Stand der Technik mehrere Vorteile und Vorzüge aufweisen. Beispielsweise wird bei einer Ausführungsform ein integrierter Ausgangsabschlußwiderstand bereitgestellt, wobei eine Kombination aus einem gesteuerten MOS-Transistor und einem CMOS-Widerstand geringer Präzision verwendet wird. Der MOS-Transistor kalibriert die Ungenauigkeit des CMOS-Widerstands auf der Basis einer elektrischen Referenz aus. Die Kombination aus MOS-Transistor und CMOS-Widerstand weist eine höhere Linearität und Präzision als ein MOS-Transistor alleine auf, und zwar aufgrund der kleineren effektiven Drain-Source-Spannung an dem MOS-Transistor. Bei einer weiteren Ausführungsform werden die MOS-Widerstände aus dem Replikausgangswiderstand sowie in den Ausgangsabschlußwiderständen weggelassen, und der Ausgangswiderstandswert wird von den im Triodengebiet arbeitenden MOS-Transistoren gesteuert. Zudem wird eine unabhängige Programmierbarkeit des integrierten Ausgangsabschlußwiderstands, der Ausgangsgleichtaktspannung und der Ausgangsamplitude bereitgestellt. Der Wert des oder der Ausgangsabschlußwiderstände, der Wert der Ausgangsgleichtaktspannung und der Wert der Ausgangsamplitude werden unabhängig gesteuert und werden bezüglich einer präzisen elektrischen Referenz kontinuierlich aufrechterhalten. Infolgedessen sind der Wert des Ausgangsabschlußwiderstandswerts, der Wert der Ausgangsgleichtaktspannung und der Wert der Ausgangsamplitude gegenüber Herstellungsprozeßtoleranzen und Variationen bei Temperatur- und Versorgungsspannung unempfindlich.
Die obige Erörterung offenbart und beschreibt bevorzugte Ausführungsformen der Erfindung. Der Fachmann erkennt aus dieser Erörterung und aus den beiliegenden Zeichnungen und Ansprüchen leicht, daß an der Erfindung Änderungen und Modifikationen vorgenommen werden können, ohne vom Schutzbereich der Erfindung, wie in den folgenden Ansprüchen definiert, abzuweichen.

Claims

Differentialleitungstreibereinrichtung zum Bereitstellen eines unabhängig steuerbaren On-Chip-Ausgangsabschlußwiderstandswerts, Ausgangsamplitude und Ausgangsgleichtaktspannung, dadurch gekennzeichnet, daß die Einrichtung folgendes umfaßt: – mindestens einen einstellbaren Ausgangsabschlußwiderstand (206, 208) für jeden der Ausgänge; – einen weiteren einstellbaren Widerstand (204); – einen ersten programmierbaren Stromspiegel (230) zum Multiplizieren eines festen Referenzstroms (IREF), um einen ersten Strom (I) zu erzielen; – einen festen Stromspiegel (216) zum Abgeben des ersten Stroms (I), wobei der weitere einstellbare Widerstand (204) an den festen Stromspiegel (216) angeschlossen ist, um den ersten Strom (I) zu erhalten; – einen Fehlerverstärker (202) in Kommunikation mit dem weiteren einstellbaren Widerstand (204) zum Erfassen der Spannung (VSENSE) an dem weiteren einstellbaren Widerstand (204) und Vergleichen der Spannung (VSENSE) mit einer festen Referenzspannung (VREF), wodurch der Verstärker (202) ein Verstärkerausgangssignal (VTERM_CTRL) an den weiteren einstellbaren Widerstand (204) liefert, um zu bewirken, daß die Spannung (VSENSE) an dem weiteren einstellbaren Widerstand der festen Referenzspannung (VREF) entspricht, und wodurch das Verstärkerausgangssignal (VTERM_CTRL) auch an jeden des mindestens einen einstellbaren Ausgangsabschlußwider stands (206, 208) angelegt wird, um den Widerstandswert davon einzustellen; – einen zweiten programmierbaren Stromspiegel (250) zum Multiplizieren des ersten Stroms (I), um einen zweiten Strom (ITAIL) zum Einstellen einer Ausgangsspannungsamplitude zu erzielen, und zum Multiplizieren des ersten Stroms (I), um einen dritten Strom (ICM) zum Einstellen einer Gleichtaktspannung zu erzielen; und – eine Ausgangsstufe (260) in Kommunikation mit dem zweiten programmierbaren Stromspiegel (250) und jedem des mindestens einen einstellbaren Ausgangsabschlußwiderstands (206, 208), wobei die Ausgangsstufe mehrere spannungsgesteuerte Schalter (262, 264) aufweist zum Definieren einer Ausgangspolarität und einer Ausgangsspannungsamplitude des Leitungstreibers und Anlegen des dritten Stroms (ICM), so daß er durch jeden des mindestens einen einstellbaren Ausgangsabschlußwiderstands (206, 208) fließt, und selektiven Anlegen des zweiten Stroms (ITAIL) über die Schalter (262, 264) an einen der Ausgänge, damit er durch den mindestens einen einstellbaren Ausgangsabschlußwiderstand (206, 208) des Ausgangs fließt.
Leitungstreiber nach Anspruch 1, wobei der feste Stromspiegel (216) einen Eingangsstrom (I) empfängt und einen Ausgangsstrom (I) gleich dem Eingangsstrom ausgibt.
Leitungstreiber nach Anspruch 1, wobei die Ausgangsstufe (260) zwei spannungsgesteuerte Schalter (262, 264) aufweist.
Leitungstreiber nach Anspruch 1, weiterhin mit zwei Ausgängen, wobei jeder Ausgang einen einstellbaren Ausgangsabschlußwiderstand (206, 208) umfaßt.
Leitungstreiber nach Anspruch 1, wobei der weitere einstellbare Widerstand (204) einen Transistor (222) umfaßt,
Leitungstreiber nach Anspruch 5, wobei der Transistor (222) ein CMOS-Transistor ist.
Leitungstreiber nach Anspruch 1, wobei der weitere einstellbare Widerstand (204) in Reihe geschaltet einen Widerstand (220) und einen Transistor (222) umfaßt.
Leitungstreiber nach Anspruch 7, wobei der Transistor (222) ein CMOS-Transistor und der Widerstand (220) ein CMOS-Widerstand ist.
Verfahren zum Bereitstellen eines unabhängig steuerbaren Ausgangsabschlußwiderstandswerts, Ausgangsamplitude und Ausgangsgleichtaktspannung in einem Differentialleitungstreiber, dadurch gekennzeichnet, daß das Verfahren folgendes umfaßt: – Bereitstellen mindestens eines einstellbaren Ausgangsabschlußwiderstands (206, 208) für jeden der Ausgänge; – Bereitstellen eines weiteren einstellbaren Widerstands (204); – Multiplizieren eines festen Referenzstroms (IREF), um unter Verwendung eines ersten programmierbaren Stromspiegels (230) einen ersten Strom (I) zu erzielen; – Abgeben des ersten Stroms (I) unter Verwendung eines festen Stromspiegels (216); – Empfangen des ersten Stroms (I) an dem an den festen Stromspiegel (216) angeschlossenen weiteren einstellbaren Widerstand (204); – Erfassen der Spannung (VSENSE) an dem weiteren einstellbaren Widerstand (204) unter Verwendung eines Fehlerverstärkers (202) in Kommunikation mit dem weiteren einstellbaren Widerstand (204); – Vergleichen der Spannung (VSENSE) mit einer festen Referenzspannung (VREF), wodurch der Verstärker (202) ein Verstärkerausgangssignal (VTERM_CTRL) an den weiteren einstellbaren Widerstand (204) liefert, um zu bewirken, daß die Spannung (VSENSE) an dem weiteren einstellbaren Widerstand der festen Referenzspannung (VREF) entspricht, und wodurch das Verstärkerausgangssignal (VTERM_CTRL) auch an jeden des mindestens einen einstellbaren Ausgangsabschlußwiderstands (206, 208) angelegt wird, um den Widerstandswert davon einzustellen; – Multiplizieren des ersten Stroms (I), um einen zweiten Strom (ITAIL) zum Einstellen einer Ausgangsspannungsamplitude unter Verwendung eines zweiten programmierbaren Stromspiegels (250) zu erzielen; – Multiplizieren des ersten Stroms (I), um einen dritten Strom (ICM) zum Einstellen einer Gleichtaktspannung unter Verwendung des zweiten programmierbaren Stromspiegels (250) zu erzielen; und – Bereitstellen einer Ausgangsstufe (260) in Kommunikation mit dem zweiten programmierbaren Stromspiegel (250) und jedem des mindestens einen einstellbaren Ausgangsabschlußwiderstands (206, 208), wobei die Ausgangsstufe mehrere spannungsgesteuerte Schalter (262, 264) aufweist zum Definieren einer Ausgangspolarität und einer Ausgangsspannungsamplitude des Leitungstreibers und Anlegen des dritten Stroms (ICM), so daß er durch jeden des mindestens einen einstell baren Ausgangsabschlußwiderstands (206, 208) fließt, und selektiven Anlegen des zweiten Stroms (ITAIL) über die Schalter (262, 264) an einen der Ausgänge, damit er durch den mindestens einen einstellbaren Ausgangsabschlußwiderstand (206, 208) des Ausgangs fließt.
Verfahren nach Anspruch 9, wobei das Abgeben des ersten Stroms (I) weiterhin das Empfangen eines Eingangsstroms (I) und Ausgeben eines Ausgangsstroms (I) gleich dem Eingangsstrom unter Verwendung des festen Stromspiegels (216) umfaßt.
Verfahren nach Anspruch 9, weiterhin mit dem Bereitstellen von zwei spannungsgesteuerten Schaltern (262, 264) in der Ausgangsstufe (260).
Verfahren nach Anspruch 9, weiterhin mit dem Bereitstellen von zwei Ausgängen, wobei jeder Ausgang einen einstellbaren Ausgangsabschlußwiderstand (206, 208) umfaßt.
Verfahren nach Anspruch 9, weiterhin mit dem Bereitstellen eines Widerstands und eines Transistors, in Reihe geschaltet, in dem weiteren einstellbaren Widerstand.
Verfahren nach Anspruch 13, wobei das Bereitstellen eines Widerstands und eines Transistors weiterhin das Bereitstellen eines CMOS-Transistors und eines CMOS-Widerstands umfaßt.