KR20040026743A - 피모스소자 안정화를 위한 바이어스 인가장치 - Google Patents
피모스소자 안정화를 위한 바이어스 인가장치 Download PDFInfo
- Publication number
- KR20040026743A KR20040026743A KR1020020058286A KR20020058286A KR20040026743A KR 20040026743 A KR20040026743 A KR 20040026743A KR 1020020058286 A KR1020020058286 A KR 1020020058286A KR 20020058286 A KR20020058286 A KR 20020058286A KR 20040026743 A KR20040026743 A KR 20040026743A
- Authority
- KR
- South Korea
- Prior art keywords
- panel
- power
- channel
- voltage
- terminal
- Prior art date
Links
- 230000006641 stabilisation Effects 0.000 title claims description 9
- 238000011105 stabilization Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 22
- 238000009434 installation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 12
- 239000010409 thin film Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 206010047571 Visual impairment Diseases 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 폴리실리콘형 TFT-LCD 제조에 있어서, PMOS 소자의 누설전류로 인한 화면 구동시의 잔상잔류 현상을 제거할 수 있도록 하는 장치에 관한 것으로서, 보다 상세하게는 PMOS소자에서 드레인과 소스측 실리콘 계면으로 전자를 강제응집하여 TFT-LCD 화면구동시 발생하는 누설전류(Ioff)를 감소시시켜 화면 잔상을 감쇠시키도록 하는 장치이다. 상기와 같은 목적은, 전원을 공급하는 전원공급부와; TFT-LCD패널용 어레이기판 또는 TFT-LCD 패널의 안착을 수행하고, 상기 안착된 패널에 전원을 인가할 다수의 전원입력단자가 형성된 패널지그를 구비한 패널장착부와; 상기 패널지그의 각 전원입력단자로 변압된 전원을 공급하기 위한 다수의 전압조정채널을 구비한 전압조절부와; 상기 각 전원조정채널을 통해 공급되는 전원의 주파수를 조정하기 위한 다수의 주파수조절부와; 전원공급 시간을 설정하기 위한 시간설정부와; 상기 각 패널지그로의 전원공급을 제어하기 위한 다수의 패널전원공급선택채널을 구비한 패널선택부와; 상기 각 패널지그로의 백라이트전원공급을 제어하기 위한 다수의 백라이트전원공급선택채널을 구비한 백라이트선택부를 포함하는 PMOS 소자의 안정화를 위한 바이어스 인가장치를 제안하여, 폴리실리콘형 TFT-LCD 제조에 있어서 PMOS 소자에서 발생되는 누설전류를 감소시키고 전자이동도를 증가시켜 안정된 PMOS소자로의 기능을 제공하도록 개선함과 동시에, 다수의 셀 또는 TFT에 동시에 적용할 수 있는 장치제공을 통해 생산성의 향상을 꾀하고, 이로 인한 제조능률의 향상을 목적으로 한다.
Description
본 발명은 폴리공정 TFT-LCD 제조에 있어서 PMOS 소자의 안정화를 위한 바이어스 인가장치에 관한 것이다.
최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display)분야가 발전하고 있다.
근대까지 브라운관(cathode-ray tube ; CRT)이 표시장치의 주류를 이루고 발전을 거듭해 오고 있으나, 최근 들어 소형화, 경량화, 저소비전력화 등의 시대상에 부응하기 위해 평판표시소자(flat panel display)의 필요성이 대두되었다. 이에 따라 색 재현성이 우수하고 박형인 박막 트랜지스터형 액정 표시소자(Thin film transistor-liquid crystal display ; 이하 TFT-LCD라 한다)가 개발되었다.
TFT-LCD의 동작을 살펴보면, 박막 트랜지스터에 의해 임의의 화소(pixel)가 스위칭 되면, 스위칭된 임의의 화소는 하부광원의 빛을 투과할 수 있게 한다.
상기 스위칭 소자는 반도체층을 비정질 실리콘으로 형성한, 비정질 실리콘 박막 트랜지스터(amorphous silicon thin film transistor ; a-Si:H TFT)가 주류를 이루고 있다. 이는 비정질 실리콘 박막이 저가의 유리기판과 같은 대형 절연기판 상에 저온에서 형성하는 것이 가능하기 때문이다.
그러나, 상기 비정질 실리콘 TFT를 사용하는 TFT-LCD는 CRT와 비교해서 저소비전력의 우위를 가지고 있으나, 가격이 높은 단점이 있다. 이는 TFT-LCD를 구동하기 위해서는 구동회로가 사용되는데, 상기 구동회로의 가격이 높기 때문이다.
즉, 다시 말해, 현재 휴대용 컴퓨터 등에 널리 사용되고 있는 TFT-LCD는 도 1의 예시와 같이, 일반적으로 비정질 실리콘으로 제작된 화소 배열(pixel array) 기판에 단결정 실리콘(single crystal silicon)으로 제작된 구동 고밀도 집적회로(Large scale integration ; 이하 LSI이라 한다)를 TAB(Tape automated bonding) 등의 방법으로 연결하여 구동한다. 그러나 이와 같은 방식은 SXGA(super extended graphic array ; 1280×1024×3의 해상도를 가짐)와 같은 고해상도의 디스플레이를 구현함에 있어서 pixel array 기판과 구동 LSI의 연결에 최소한 1280×3 + 1024 개의 리드(lead)가 필요함을 의미하고, 이는 제조 공정상의 어려움을 가져올 수 있을 뿐만 아니라, TFT-LCD의 신뢰성(reliability)과 수율을 저하시킬 수 있다.
또한, 구동 LSI의 가격이 높기 때문에, 전체적으로 TFT-LCD 가격의 상승 요인이 된다.
근래에는 상술한 문제점을 해결하기 위해 TFT-LCD에 사용되는 스위칭 소자의 반도체층을 폴리(다결정)실리콘(Poly-Si)으로 사용하는 방법이 개발되어, 다결정 실리콘 TFT-LCD의 경우 화소 배열(pixel array)기판의 박막 트랜지스터와 구동회로를 동일 기판 상에서 모두 폴리실리콘으로 제작함으로써 도 2의 예시도와 같이, 구동회로가 집적된 TFT-LCD를 제작할 수 있게 되어 비정질 실리콘 TFT-LCD와 같이 화소 배열(pixel array) 기판과 구동회로를 연결하는 별도의 과정이 불필요하게 되었다.
상기와 같은 장점을 지닌 폴리실리콘을 이용하여 제조된 박막트랜지스터는 도 3의 예시단면도와 같이 구성되는데, 투명기판(A)상에 버퍼절연막(B)과 층간절연막(C)이 형성되어 있고, 상기 층간절연막(C)과 버퍼절연막(B) 사이에 활성층(D)이 적층된다. 상기 활성층(D)상부에 게이트절연막(E)과 게이트전극(F)이 적층되고, 상기 층간절연막(C) 상에 보호막(G)을 적층하고 컨택홀을 구성하여 상기 활성층(D)과 전기적으로 연결되도록 구성된 소스전극(H)과 드레인전극(I)이 형성되어 있다. 상기 드레인전극(I)은 투명전극(J)과 전기적으로 연결되어 있다.
상기와 같은 구조를 가지는 폴리실리콘형 박막트랜지스터를 이용한 TFT-LCD의 사시구조도를 도 4에 도시하였으며, 상판과 하판으로 구분되어 도시되고 있다.
상기와 같이 상판과 하판이 결합된 셀 또는 상기 TFT는 제조상의 무결점 확보를 위해 여러 가지 공정을 거치게 된다.
상기 공정 중 하나로서 상판과 하판이 결합된 셀 또는 TFT에 대한 소자안정화공정이 있는데, 이는 오랜 시간동안 상온에서 폴리실리콘형 TFT-LCD를 구동할 경우, 상기 폴리실리콘형 TFT의 P-N접합 부분에서 이동전자에 의해 발생된 누설전류(Ioff)로 인해 TFT패널의 화상면에 잔상이 발생되고, 지속적인 잔상은 화소의 불량의 원인이 된다. 따라서, 장시간의 화면구동시 발생되는 잔상을 방지하기 위해 상기 폴리실리콘형 TFT-LCD 셀 다수의 입력단에 오프-스테이트 스트레스(Off-state stress)를 인가하여 PMOS소자의 누설전류 감소와 이동도 개선을 목적으로 하는 공정이 수행되어 진다.
상기 오프-스테이트 스트레스(Off-state stress)(이하, 오프-스트레스라 칭한다)는 바이어스(Bias)와 유사한 개념으로서, 본 발명의 설명에서는 현재 상태와 반대되거나 또는 다른 전압의 인가를 의미한다.
상기와 같은 목적을 위해 기존에 사용되던 폴리실리콘형 TFT-LCD의 잔상 방지를 위한 소자안정화 방법은 도 5의 TFT 화소등가회로도를 기본으로 참조하여 설명하면, 먼저 도 6a와 6b에서 도시하듯이, P-채널 TFT에 있어서 순방향-모드로서, 게이트전압(예를 들어, 30V를 ON시킨 다음 데이터에 -10V를 인가하여 상기 픽셀전극에 -10V의 전압을 인가한다.(단계1)
이후 상기 게이트를 OFF시킴과 동시에 데이터전압을 0V 로 인가하여 상기 드레인측에 오프-스트레스를 인가시킨다.(단계2)
상기와 같이 게이트와 드레인측에 DC전압을 인가하는 경우, 도 6c와 같이, 채널에서 생성된 전자가 전계에 의해 가속되어 드레인 근처의 실리콘 계면 및 Poly grain-boundry 트렙에 포획되어 진다. 상기와 같이 드레인근처로 포획된 전자는 드레인전계를 감소시켜 도 6d에 화살표시된 결과 비교와 같이, 소자특성을 측정할 경우 드레인과 소스측 사이에서의 누설전류 감소효과를 알 수 있다.
상기 (단계1)과 (단계2) 이후, 도 7a와 7b에 도시하였듯, 역방향-모드로서, 상기 게이트를 ON시킨 다음, 데이터에 0V를 인가하여 상기 픽셀 전극에 0V 전압을 인가한다.(단계3)
이후 상기 게이트를 OFF시킴과 동시에 데이터전압을 -10V 인가하여 소스측에오프-스트레스를 인가시킨다.(단계4)
상기와 같이 (단계3)과 (단계4)에서는 상기 (단계1)과 (단계2)에서와는 달리 소스와 드레인을 바꾸어 DC전압을 인가하게 되면, 도 7c와 같이, 채널에서 생성된 전자가 전계에 의해 가속되어 상기 소스근처의 실리콘 계면에도 역시 포획된다. 상기 도시한 바와 같이 소스와 드레인에 오프-스트레스를 인가하는 경우 누설전류는 도 7d의 특성곡선에서 보듯이, 누설전류는 감소하고 ON전류는 증가하는 특징을 화살표시로 비교하여 나타내고 있다.
상기에서 설명하였듯이, DC전압인가를 통해 누설전류를 줄여 PMOS소자의 동작특성을 개선시키기 위한 오프-스트레스 인가 방법은, 게이트와 데이터에 대한 펄스전압신호를 각각 2개 사용해야 하며, 순방향과 역방향모드로의 변환을 수행해야 함에 따라 잔상방지를 위한 오프-스트레스의 인가 방법이 다소 복잡한 것이 단점이다.
본 발명은 상기와 같은 문제점의 해결을 위해 안출된 것으로서, 폴리실리콘형 TFT-LCD 제조에 있어서 PMOS 소자에서 발생되는 누설전류를 감소시키고 전자이동도를 증가시켜 안정된 PMOS소자로의 기능을 제공하도록 개선하는 장치를 제공하는데 목적이 있다.
또한 다수의 셀 또는 TFT에 동시에 적용할 수 있는 방법을 제공하는 장치를 통해 생산성의 향상을 꾀하고, 이로 인한 제조 능률의 향상을 목적으로 한다.
도 1은 비정질 실리콘을 이용해 제작된 TFT-LCD 패널의 외형예시도
도 2는 폴리실리콘을 이용해 제작된 TFT-LCD 패널의 외형예시도
도 3은 폴리실리콘을 이용하여 제조된 박막트랜지스터의 단면예시도
도 4는 폴리실리콘형 박막트랜지스터를 이용한 TFT-LCD의 사시구조도
도 5는 폴리실리콘형 박막트랜지스터의 화소등가회로도
도 6a 및 6b는 각각 종래의 DC전압을 이용한 오프-스트레스 방법 중 순방향 모드를 설명하기 위한 화소등가회로도와 전압인가파형도
도 6c 및 6d는 각각 종래의 DC전압을 이용한 오프-스트레스 방법 중 순방향 모드를 수행한 결과를 도시한 전자이동도면과 성능개선결과도면
도 7a 및 7b는 각각 종래의 DC전압을 이용한 오프-스트레스 방법 중 역방향 모드를 설명하기 위한 화소등가회로도와 전압인가파형도
도 7c 및 7d는 각각 종래의 DC전압을 이용한 오프-스트레스 방법 중 역방향 모드를 수행한 결과를 도시한 전자이동도면과 성능개선결과도면
도 8은 본 발명에 따른 PMOS소자 안정화를 위한 바이어스 인가장치의 구성을도시한 블록도
도 9는 본 발명에 따른 바이어스인가장치의 구성 중에서 패널장착부와 패널지그를 도시한 도면
도 10a는 본 발명에 따른 바이어스 인가장치의 구성 중에서 다수의 전압조정채널을 구비한 전압조절부를 예시한 도면
도 10b는 본 발명에 따른 바이어스인가장치의 구성 중에서 전압조절부에 구비된 데이터단자접지채널을 예시한 도면
도 11은 본 발명에 따른 바이어스인가장치의 구성 중에서 패널전원선택채널과 백라이트전원공급선택채널을 예시한 도면
<도면의 주요부분에 대한 부호의 설명>
10 : 패널장착부11 : 패널지그
20 : 전원공급부30 : 전압조절부
31 : 게이트전압조정채널32 : 데이터전압조정채널
33 : 공통전극전압조정채널34 : 데이터단자접지채널
40 : 주파수조절부41 : 게이트전압주파수조정채널
42 : 데이터전압주파수조정채널43 : 공통전극전압주파수조정채널
50 : 시간설정부60 : 패널선택부
61 : 패널전원선택채널70 : 백라이트선택부
71 : 백라이트전원공급선택채널
상기와 같은 목적을 달성하기 위해, 본 발명은 전원을 공급하는 전원공급부와; TFT-LCD패널용 어레이기판 또는 TFT-LCD 패널의 안착을 수행하고, 상기 안착된 패널에 전원을 인가할 다수의 전원입력단자가 형성된 패널지그를 구비한 패널장착부와; 상기 패널지그의 각 전원입력단자로 변압된 전원을 공급하기 위한 다수의 전압조정채널을 구비한 전압조절부와; 상기 각 전압조정채널을 통해 공급되는 전원의 주파수를 조정하기 위한 다수의 주파수조절부와; 전원공급 시간을 설정하기 위한 시간설정부와; 상기 각 패널지그로의 전원공급을 제어하기 위한 다수의 패널전원공급선택채널을 구비한 패널선택부와; 상기 각 패널지그로의 백라이트전원공급을 제어하기 위한 다수의 백라이트전원공급선택채널을 구비한 백라이트선택부를 포함하는 PMOS 소자의 안정화를 위한 바이어스 인가장치를 제안한다.
여기서 상기 각 패널지그는 TFT-LCD패널용 어레이기판 또는 TFT-LCD 패널의 게이트단자로 전원인가를 위한 제1전원입력단자와, 데이터단자로의 전원입력을 위한 제2전원입력단자와, 스토리지단자와 공통전극단자로의 전원인가를 위한 제3전원입력단자를 구비한 것을 특징으로 한다.
또한 상기 전원조정채널은, 상기 각각의 패널지그에 대해, 게이트단자로의 전원인가를 위한 게이트전압조정채널과, 데이터단자로의 전원입력을 위한 데이터전압조정채널과, 스토리지단자와 공통전극단자로의 전원인가를 위한 공통전극전압조정채널과, 데이터단자의 접지를 수행할 수 있는 데이터단자접지채널을 구비한 것을특징으로 한다.
아울러 상기 주파수조절부는 게이트전압조정채널에서 공급되는 전원의 주파수를 조절하기 위한 게이트전압주파수조정채널과, 데이터전압조정채널에서 공급되는 전원의 주파수를 조절하기 위한 데이터전압주파수조정채널과, 공통전극전압조정채널에서 공급되는 전원의 주파수를 조절하기 위한 공통전극전압주파수조정채널을 구비한 것을 특징으로 한다.
이하 본 발명에 따른 PMOS 소자의 안정화를 위한 바이어스 인가장치에 대해 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 8은 본 발명에 따른 바이어스 인가장치의 구성을 간략히 도시한 구성블록도로서, 전원을 공급하는 전원공급부(20)와; TFT-LCD패널용 어레이기판 또는 TFT-LCD 패널의 안착을 수행하고, 상기 안착된 패널에 전원을 인가할 다수의 전원입력단자(11a)(11b)(11c)가 형성된 패널지그(11)를 구비한 패널장착부(10)와; 상기 패널지그(11)의 각 전원입력단자로 변압된 전원을 공급하기 위한 다수의 전압조정채널(31)(32)(33)을 구비한 전압조절부(30)와; 상기 각 전압조정채널(31)(32)(33)을 통해 공급되는 전원의 주파수를 조정하기 위한 다수의 주파수조절부(40)와; 전원공급 시간을 설정하기 위한 시간설정부(50)와; 상기 각 패널지그로의 전원공급을 제어하기 위한 다수의 패널전원공급선택채널(61)을 구비한 패널선택부(60)와; 상기 각 패널지그(11)로의 백라이트전원공급을 제어하기 위한 다수의 백라이트전원공급선택채널(71)을 구비한 백라이트선택부(70)를 포함하는 구성을 도시하고 있다.
상기 패널장착부(10)는 TFT-LCD패널용 어레이기판 또는 TFT-LCD 패널을 안착시키고, 상기 안착된 패널에 전원인가를 수행하기 위한 다수의 패널지그(11)를 구성하고 있다.
상기 패널지그(11)는 도 9에서 보듯이, 패널장착부(10)상에 다수개가 구비되어 있으며, TFT-LCD패널용 어레이기판 또는 TFT-LCD 패널을 착탈시킬 수 있는 구조를 가진다. 상기 패널지그(11)는 패널의 크기에 따라(예를 들어 3.7인치, 4인치, 4.6인치 등) 다양하게 구비하여 상기 패널장착부(10)에서 교체 가능하도록 구성하는 것이 바람직하다.
또한 상기 각 패널지그(11)는 안착된 TFT-LCD패널용 어레이기판 또는 TFT-LCD 패널의 게이트단자로의 전원인가를 위한 제1전원입력단자(11a)와, 데이터단자로의 전원입력을 위한 제2전원입력단자(11b)와, 스토리지단자와 공통전극단자로의 전원인가를 위한 제3전원입력단자(11c)를 각각 구비하고 있다.
상기 패널지그(11)의 각 전원입력단자(11a)(11b)(11c)는 셀상태의 TFT-LCD 패널 또는 박막트랜지스터(TFT) 패널을 상기 패널지그(11) 내부로 안착시킬 때 상기 패널에 구성된 게이트단자와 데이터단자, 스토리지 및 공통전극단자와 각각 연결되어 상기 안착된 패널측으로 전원인가를 수행할 수 있도록 한다. 상기 각 전원입력단자(11a)(11b)(11c)의 위치는 임의로 지정될 수 있는 바, 제조되는 각 패널의 TFT 회로에서 각 단자의 위치에 따라 변경될 수 있다.
상기 전원공급부(20)는 본 발명에 따른 소자의 안정화를 위한 바이어스 인가장치로 외부전원이 유입되는 부분이다.
상기 전압조절부(30)는 상기 패널지그(11)의 각전원입력단자(11a)(11b)(11c)로 공급될 전원의 변압을 수행할 수 있도록 하는 구성인데, 도 10a의 예시도면과 같이, 전압조절량을 표시하는 디스플레이장치를 구비하는 것이 바람직할 것이다.
상기 전압조절부(30)의 구성을 살펴보면, 상기 패널지그(11)의 제1전원입력단자(11a)를 통해 패널의 게이트단자로의 전원인가를 위한 게이트전압조정채널(31)과, 상기 제2전원입력단자(11b)를 통해 패널의 데이터단자로의 전원입력을 위한 데이터전압조정채널(32)과, 상기 제3전원입력단자(11c)를 통해 패널의 스토리지단자와 공통전극단자로의 전원인가를 위한 공통전극전압조정채널(33)을 구비하고, 도 10b와 같이, 패널의 데이터단자의 접지를 수행할 수 있는 데이터단자접지채널(34)을 구비하고 있는 구성이다. 상기 전압조절부(30)에 구성되는 전압조정채널은 상기 패널지그(11)로 공급될 전원의 필요와 응용에 따라 더욱 부가하여 구성할 수도 있음은 당연할 것인 바, 본 발명에 따른 구성설명에는 필수 요소만을 구성하여 설명하였다.
상기 주파수조절부(40)는 상기 전압조절부(30)의 각 전압조정채널(31)(32)(33)을 통해 상기 패널지그(11)의 전원입력단자(11a)(11b)(11c)로 공급되는 AC전압의 주파수를 변경할 수 있도록 하는데, 상기 게이트전압조정채널(31)에서 공급되는 전원의 주파수를 조절하기 위한 게이트전압주파수조정채널(41)과, 데이터전압조정채널(32)에서 공급되는 전원의 주파수를 조절하기 위한 데이터전압주파수조정채널(42)과, 공통전극전압조정채널(33)에서 공급되는 전원의 주파수를 조절하기 위한 공통전극전압주파수조정채널(43)을구비하고 있으며, 주파수인가를 수행한 채널은 상기 각 전원입력단자(11a)(11b)(11c)를 통해 AC전압, 즉 펄스를 인가하게 된다.
상기 시간설정부(50)는 상기 전압조절부(30)의 게이트전압조정채널(31)과, 데이터전압조정채널(32)과, 공통전극전압조정채널(33)을 통해 공급되는 전원의 공급시간을 설정할 수 있도록 하는 타이머 기능을 수행한다.
상기 패널선택부(60)는 상기 패널장착부(10)에 구성된 다수의 패널지그(11)에 대해 전원공급을 수행할 패널지그를 선택할 수 있도록 하는데, 온/오프 기능을 제공하는 다수의 패널전원선택채널(61)을 상기 각각의 패널지그(11)에 대응하여 구비한다.
상기 백라이트선택부(70)의 백라이트전원공급선택채널(71) 또한 상기 패널지그(11)에 안착된 셀상태의 TFT-LCD 패널에 백라이트 전원을 공급할 패널지그(11)를 선택할 수있도록 하는 기능을 온/오프 스위치를 통해 제공하는 바, 도 11에 상기 패널전원선택채널(61)과 백라이트전원공급선택채널(71)이 구성된 모습을 예시하고 있다.
상기와 같은 구성을 가지는 본 발명에 따른 PMOS소자 안정화를 위한 바이어스 인가장치(100)의 작동방법에 대해 간략히 설명한다.
먼저 상기 패널지그(11)에 TFT-LCD패널용 어레이기판 또는 TFT-LCD 패널을 안착시킨다. 물론 상기 패널지그(11)에 구성된 제1전원입력단자(11a), 제2전원입력단자(11b)와, 제3전원입력단자(11c)를 상기 삽입되는 패널의 게이트단자, 데이터단자, 스토리지 및 공통전극단자와 연결되도록 삽입한다.
상기 바이어스 인가장치의 전원공급부(20)를 통해 상기 본 발명에 따른 바이어스 인가장치(100) 내부로 전원을 공급한다.
이후 상기 전압조절부(30)의 게이트전압조정채널(31)과, 데이터전압조정채널(32)과, 공통전극전압조정채널(33)을 조정하여 상기 패널지그(11)의 각 단자(11a)(11b)(11c)로 공급될 전압을 조정한다. 물론 상기 데이터단자접지채널(34)을 통해 패널의 데이터단자의 접지 여부 또한 선택한다.
상기 전압조절부(30)의 조정이 완료되면, 상기 주파수조절부(40)에서 AC전압을 인가할 주파수조정채널을 선택하여 AC전압인가에 따른 주파수를 설정한다.
다음으로 바이어스인가를 통한 소자안정화 공정을 수행할 패널지그(11)를 선택하여, 상기 패널선택부(60)의 패널전원선택채널(61)을 ON 상태로 설정한다.
물론 셀상태의 TFT-LCD 패널이 삽입되었을 경우 백라이트 점등을 통한 백라이트 점등검사도 수행할 수 있으므로, 상기 백라이트선택부(70)의 백라이트전원공급선택채널(71)을 선택할 수도 있다.
상기와 같이 설정이 되면 상기 시간설정부(50)에서 전원인가 시간을 설정한 후 전원인가(즉, 바이어스인가)를 통한 소자안정화 작업을 실시한다.
상기와 같이 설명된 본 발명에 따른 PMOS소자안정화를 위한 바이어스 인가장치는 기존의 DC를 이용한 PMOS소자 안정화방법에 비해 간단한 구조의 장치만으로도 높은 안정화 효과를 도출하여 누설전류 감소로 인한 화면의 잔상제거에 큰 효과가있는 장점이 있다. 또한 상기 본 발명에 따른 장치는 패널지그의 확장을 통해 동시에 다수의 패널에 대한 안정화 공정을 진행할 수 있어 생산성 측면에서도 효율적인 장치라 하겠다.
Claims (4)
- 소자안정화를 위한 장치로서,전원을 공급하는 전원공급부와;TFT-LCD패널용 어레이기판 또는 TFT-LCD 패널의 안착을 수행하고, 상기 안착된 패널에 전원을 인가할 다수의 전원입력단자가 형성된 패널지그를 구비한 패널장착부와;상기 패널지그의 각 전원입력단자로 변압된 전원을 공급하기 위한 다수의 전압조정채널을 구비한 전압조절부와;상기 각 전원조정채널을 통해 공급되는 전원의 주파수를 조정하기 위한 다수의 주파수조절부와;전원공급 시간을 설정하기 위한 시간설정부와;상기 각 패널지그로의 전원공급을 제어하기 위한 다수의 패널전원공급선택채널을 구비한 패널선택부와;상기 각 패널지그로의 백라이트전원공급을 제어하기 위한 다수의 백라이트전원공급선택채널을 구비한 백라이트선택부를 포함하는 PMOS 소자의 안정화를 위한 바이어스 인가장치
- 청구항 제 1 항에 있어서,상기 각 패널지그는 안착된 패널에 대해, 게이트단자로의 전원인가를 위한 제1전원입력단자와, 데이터단자로의 전원입력을 위한 제2전원입력단자와, 스토리지단자와 공통전극단자로의 전원인가를 위한 제3전원입력단자를 구비한 것을 특징으로 하는 PMOS 소자의 안정화를 위한 바이어스 인가장치
- 청구항 제 1 항에 있어서,상기 전압조정채널은, 상기 각각의 패널지그에 안착된 패널에 대해, 게이트단자로의 전원인가를 수행하기 위한 게이트전압조정채널과, 데이터단자로의 전원입력을 위한 데이터전압조정채널과, 스토리지단자와 공통전극단자로의 전원인가를 위한 공통전극전압조정채널과, 데이터단자의 접지를 수행할 수 있는 데이터단자접지채널을 구비한 것을 특징으로 하는 PMOS 소자의 안정화를 위한 바이어스 인가장치
- 청구항 제 1 항과 제 3 항에 있어서, 상기 주파수조절부는 게이트전압조정채널에서 공급되는 전원의 주파수를 조절하기 위한 게이트전압주파수조절채널과, 데이터전압조정채널에서 공급되는 전원의 주파수를 조절하기 위한 데이터전압주파수조정채널과, 공통전극전압조정채널에서 공급되는 전원의 주파수를 조절하기 위한 공통전극전압주파수채널을 구비한 것을 특징으로 하는 PMOS 소자의 안정화를 위한바이어스 인가장치
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0058286A KR100499581B1 (ko) | 2002-09-26 | 2002-09-26 | 피모스소자 안정화를 위한 바이어스 인가장치 |
| US10/603,661 US7038644B2 (en) | 2002-09-26 | 2003-06-26 | Apparatus for applying OFF-state stress to P-MOS device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0058286A KR100499581B1 (ko) | 2002-09-26 | 2002-09-26 | 피모스소자 안정화를 위한 바이어스 인가장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040026743A true KR20040026743A (ko) | 2004-04-01 |
| KR100499581B1 KR100499581B1 (ko) | 2005-07-05 |
Family
ID=32026082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0058286A KR100499581B1 (ko) | 2002-09-26 | 2002-09-26 | 피모스소자 안정화를 위한 바이어스 인가장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7038644B2 (ko) |
| KR (1) | KR100499581B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506006B1 (ko) * | 2002-12-04 | 2005-08-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005017987A (ja) * | 2003-06-30 | 2005-01-20 | Sanyo Electric Co Ltd | 表示装置および半導体装置 |
| KR101029406B1 (ko) * | 2003-12-17 | 2011-04-14 | 엘지디스플레이 주식회사 | 액정표시장치의 디멀티플렉서와 그 구동방법 |
| KR101172498B1 (ko) * | 2005-06-01 | 2012-08-10 | 삼성전자주식회사 | 액정 표시 장치의 제조 방법, 액정 표시 장치 및 에이징시스템 |
| TWI413076B (zh) * | 2009-04-17 | 2013-10-21 | Chunghwa Picture Tubes Ltd | 調變液晶顯示器之共同訊號之方法 |
| KR101604490B1 (ko) | 2009-10-23 | 2016-03-17 | 엘지디스플레이 주식회사 | 능동 스위치 소자를 가지는 표시장치와 그 제어 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2948682B2 (ja) * | 1991-06-10 | 1999-09-13 | シャープ株式会社 | 表示装置の駆動回路 |
| KR100230793B1 (ko) * | 1995-07-28 | 1999-11-15 | 김영환 | 엘씨디의구동방식 |
| AU2317597A (en) * | 1996-02-27 | 1997-09-16 | Penn State Research Foundation, The | Method and system for the reduction of off-state current in field-effect transistors |
| EP0797182A1 (en) * | 1996-03-19 | 1997-09-24 | Hitachi, Ltd. | Active matrix LCD with data holding circuit in each pixel |
| JP3417514B2 (ja) * | 1996-04-09 | 2003-06-16 | 株式会社日立製作所 | 液晶表示装置 |
| EP1209955B1 (en) * | 1997-10-16 | 2004-12-22 | NEC TOKIN Corporation | Liquid crystal display back-lighting circuit |
| KR100479770B1 (ko) * | 2002-08-29 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 오프스트레스에 의한 전계효과트랜지스터의 오프전류 감소방법 및 시스템 |
-
2002
- 2002-09-26 KR KR10-2002-0058286A patent/KR100499581B1/ko active IP Right Grant
-
2003
- 2003-06-26 US US10/603,661 patent/US7038644B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506006B1 (ko) * | 2002-12-04 | 2005-08-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100499581B1 (ko) | 2005-07-05 |
| US20040061674A1 (en) | 2004-04-01 |
| US7038644B2 (en) | 2006-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2791422B2 (ja) | 電気光学装置およびその作製方法 | |
| US6633359B1 (en) | Liquid crystal display having signal lines on substrate intermittently extending and its manufacture | |
| JP2873632B2 (ja) | 半導体装置 | |
| US5218464A (en) | Electro-optical device | |
| EP2722710B1 (en) | Array substrate, LCD device and driving method | |
| US7692621B2 (en) | Liquid crystal display device and a method for driving the same | |
| KR100506006B1 (ko) | 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조 | |
| KR100499581B1 (ko) | 피모스소자 안정화를 위한 바이어스 인가장치 | |
| US7256759B2 (en) | Liquid crystal display device | |
| US5546204A (en) | TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon | |
| KR20050000162A (ko) | 피모스소자의 누설전류 저감을 위한 평판디스플레이장치및 그 신호인가방법 | |
| US5058995A (en) | Pixel electrode structure for liquid crystal display devices | |
| US20030214472A1 (en) | Display circuit structure for liquid crystal display | |
| KR100801416B1 (ko) | 액정표시장치의 게이트 라인 및 데이터 라인 공유 회로 및이의 구동방법 | |
| JP2002189428A (ja) | アレイ基板及びそれを用いた液晶表示装置 | |
| KR20030075046A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP3133248B2 (ja) | 電気光学装置 | |
| JP3297674B2 (ja) | 表示装置 | |
| Pappas et al. | Active-matrix liquid crystal displays-operation, electronics and analog circuits design | |
| JP3000177B2 (ja) | 表示装置 | |
| KR100556347B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3350528B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2742725B2 (ja) | 表示装置 | |
| KR20050068148A (ko) | 오프-스트레스신호 인가를 위한 신호 패드가 구비된액정표시장치 | |
| JP3220092B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 15 |