KR20040024671A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20040024671A
KR20040024671A KR1020020056076A KR20020056076A KR20040024671A KR 20040024671 A KR20040024671 A KR 20040024671A KR 1020020056076 A KR1020020056076 A KR 1020020056076A KR 20020056076 A KR20020056076 A KR 20020056076A KR 20040024671 A KR20040024671 A KR 20040024671A
Authority
KR
South Korea
Prior art keywords
film
tin
wiring
tungsten
tin film
Prior art date
Application number
KR1020020056076A
Other languages
English (en)
Inventor
권재순
박성환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020056076A priority Critical patent/KR20040024671A/ko
Publication of KR20040024671A publication Critical patent/KR20040024671A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법을 개시한다. 개시된 본 발명의 방법은, 실리콘산화막 재질의 층간절연막이 형성된 실리콘 기판을 제공하는 단계와, 상기 층간절연막과 베리어 금속막으로서 Ti막 및 TiN막을 차례로 증착하는 단계와, 상기 층간절연막의 Si과 Ti막의 Ti가 반응되도록 상기 기판 결과물을 어닐링하여 상기 층간절연막과 TiN막 사이에 TiSix막을 형성하는 단계와, 상기 TiN막 상에 배선용 금속막을 증착하는 단계와, 상기 배선용 금속막과 TiN막을 패터닝하여 금속배선을 형성하는 단계와, 상기 기판 결과물에 대한 과도 식각을 행하여 상기 금속배선 양측의 TiSix막 부분을 제거하는 단계와, 상기 단계까지의 기판 결과물을 HF 케미컬로 세정하여 상기 TiSix막 식각시 TiN막 측벽에 형성된 Ti 과다 TiN막 및 상기 Ti 과다 TiN막 표면에 발생된 이상 산화 물질을 제거하는 단계를 포함하며, 여기서, 상기 배선용 금속막을 바람직하게 텅스텐막이다. 본 발명에 따르면, 텅스텐 배선 형성 후에 HF 케미컬을 이용한 세정을 추가 수행함으로써 텅스텐 배선에서의 불량 요인을 용이하게 제거할 수 있으며, 이에 따라, 텅스텐 배선의 신뢰성을 확보할 수 있다.

Description

반도체 소자의 금속배선 형성방법{Method for forming metal line of semiconductor device}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는, 텅스텐 배선 형성시의 이상 산화에 의한 공정 불량을 방지하기 위한 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 디자인 룰(design rule)이 작아지면서 배선 공정, 예컨데, 비트라인에 사용되는 물질로서 금속을 사용하게 되었다. 여기서, 실리콘 기판을 사용하는 반도체 소자는 금속배선 형성시 배선용 금속막으로부터의 전자 이동 및 확산에 의한 전기적 특성 저하를 방지하기 위해 배선용 금속막 아래에 베리어 금속막을 배치시키고 있다.
이러한 베리어 금속막으로서는 Ti막을 가장 많이 사용하고 있으며, 대부분의 반도체 제조사들이 Ti막을 베리어 금속막으로 채용하여 금속배선, 예컨데, 텅스텐 배선을 형성하고 있다.
자세하게, 텅스텐 배선을 형성하기 위해 종래에는 다음과 같은 공정들을 진행한다.
먼저, 소정의 하지층을 구비한 실리콘 기판 상에 실리콘산화막 재질의 층간절연막을 증착하고, 상기 층간절연막 상에 베리어 금속막으로서 Ti막과 TiN막을 차례로 증착한다. 그런다음, 기판 결과물에 대한 어닐링을 행하여 Ti막의 Ti와 층간절연막에서의 Si이 상호 반응이 일어나도록 하고, 이 결과로서, 상기 층간절연막과 TiN막 사이에 TiSix막을 형성한다.
다음으로, TiN막 상에 배선용 금속막으로서 텅스텐막을 증착한다. 그런다음, 공지의 포토리소그라피 공정에 따라 상기 텅스텐막과 TiN막 및 TiSix막을 패터닝하여 텅스텐 배선을 형성한다.
그러나, 종래의 텅스텐 배선 형성방법에 따르면, 도 1에 도시된 바와 같이, 텅스텐 배선(6) 아래의 TiN막(4) 측벽에서 이상 산화(abnormal oxidation) 현상이 일어남으로써 공정 불량이 유발된다. 이러한 이상 산화 현상은 층간절연막 또는 후속 열공정에 의한 것으로서, 디자인 룰이 큰 소자의 경우에는 금속배선들간의 간격이 넓어 큰 문제가 되지 않지만, 디자인 룰이 작은 소자의 경우에는 금속배선들간의 간격이 좁아 필연적으로 공정 불량을 일으키게 된다. 도 1에서, 미설명된 도면부호 1은 실리콘 기판, 5는 TiSix막, 8은 식각시 변성된 Ti 과다 TiN막, 그리고, 10은 TiO 및 TiO2와 같은 이상 산화 물질을 나타낸다.
도 2는 종래 기술에 따라 형성된 텅스텐 배선에서의 이상 산화 현상을 보여주는 사진으로서, 도면부호 6은 텅스텐 배선, 그리고, 10은 이상 산화 물질을 각각 나타낸다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 이상 산화에 의한 공정 불량을 개선시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
도 1 및 도 2는 종래 기술에 따라 형성된 텅스텐 배선에서의 문제점을 설명하기 위한 단면도 및 사진.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 텅스텐 배선 형성방법을 설명하기 위한 공정 단면도.
도 4는 본 발명의 실시예에 따라 형성된 텅스텐 배선의 사진.
* 도면의 주요 부분에 대한 부호의 설명 *
31 : 실리콘 기판 32 : 층간절연막
33 : Ti막 34 : TiN막
35 : TiSix막 36 : 텅스텐막
37,37a : 텅스텐 배선 38 : Ti 과다 TiN막
40 : 이상 산화 물질
상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘산화막 재질의 층간절연막이 형성된 실리콘 기판을 제공하는 단계; 상기 층간절연막과 베리어 금속막으로서 Ti막 및 TiN막을 차례로 증착하는 단계; 상기 층간절연막의 Si과 Ti막의 Ti가 반응되도록 상기 기판 결과물을 어닐링하여 상기 층간절연막과 TiN막 사이에TiSix막을 형성하는 단계; 상기 TiN막 상에 배선용 금속막을 증착하는 단계; 상기 배선용 금속막과 TiN막을 패터닝하여 금속배선을 형성하는 단계; 상기 기판 결과물에 대한 과도 식각을 행하여 상기 금속배선 양측의 TiSix막 부분을 제거하는 단계; 및 상기 단계까지의 기판 결과물을 HF 케미컬로 세정하여 상기 TiSix막 식각시 TiN막 측벽에 형성된 Ti 과다 TiN막 및 상기 Ti 과다 TiN막 표면에 발생된 이상 산화 물질을 제거하는 단계를 포함하는 반도체 소자의 금속배선 형성방법을 제공한다.
여기서, 상기 배선용 금속막을 바람직하게 텅스텐막이다.
본 발명에 따르면, 텅스텐 배선 형성 후에 HF 케미컬을 이용한 세정을 추가 수행함으로써 텅스텐 배선에서의 불량 요인을 용이하게 제거할 수 있으며, 이에 따라, 텅스텐 배선의 신뢰성을 확보할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 3a 내지 도 3e는 본 발명의 실시에에 따른 텅스텐 배선 형성방법을 설명하기 위한 공정 단면도이다.
도 3a를 참조하면, 소정의 하지층(도시안됨)을 구비한 실리콘 기판(31) 상에 실리콘산화막 재질의 층간절연막(32)을 형성한다. 그런다음, 상기 층간절연막(32) 상에 베리어 금속막으로서 Ti막(33)과 TiN막(34)을 차례로 증착한다. 이때, 상기 Ti막(33)은 콘택 저항과 공정 재현성을 고려한 두께로 적절하게 증착한다.
도 3b를 참조하면, 상기 기판 결과물에 대한 어닐링을 수행하고, 이를 통해,층간절연막(32)에서의 Si과 Ti막(33)에서의 Ti간을 반응시켜 상기 층간절연막(32)과 TiN막(34) 사이에 TiSix막(35)을 형성한다. 그런다음, 상기 TiN막(34) 상에 배선용 금속막으로서 텅스텐막(36)을 증착한다.
도 3c를 참조하면, 공지의 포토리소그라피 공정에 따라 텅스텐막(36)과 TiN막(34)을 식각하고, 이를 통해, 텅스텐 배선(37)을 형성한다.
도 3d를 참조하면, 텅스텐 배선(37) 양측의 TiSix막 부분을 과도 식각을 통해 식각 제거한다. 이때, 상기 TiSix막(35)은 식각되면서 텅스텐 배선(37)의 측벽, 보다 정확하게는, TiN막(34)의 측벽에 일부 증착되며, 이로 인해, 상기 TiN막(34)의 측벽에 변성된 Ti 과다 TiN막(38)이 형성된다.
또한, 상기 TiN막(34)의 측벽에 형성된 식각 부산물, 즉, 상기 Ti 과다 TiN막(38)은 후속하는 열공정, 예컨데, 스페이서용 질화막 증착시에 가해지는 열로 인해 실리콘산화막 재질의 층간절연막(32)에서 외방-확산되는 H2O 및 OH에 의해서 산화되며, 이에 따라, 상기 Ti 과다 TiN막(38)의 표면에는 TiO 산화물을 만들어 돌기 형태로 돌출되는 이상 산화 물질(40)이 발생된다.
도 3e를 참조하면, 상기 기판 결과물에 대해 Ti는 식각하면서 TiN 및 텅스텐은 식각하지 못하는 HF 케미컬을 사용하여 세정 공정을 수행하여 TiN막(34) 측벽의 이상 산화 물질 및 Ti 과다 TiN막이 제거하고, 이 결과로서, 본 발명에 따른 텅스텐 배선(37a)의 형성을 완성한다.
여기서, 상기 텅스텐 배선(37a)은 HF 케미컬을 이용한 세정을 통해 불량 요인으로 작용하는 이상 산화 물질 및 Ti 과다 TiN막을 제거하였고, 또한, HF 세정을행함으로써 후속 공정에서 TiN막의 측벽에서 TiO 산화물의 발생을 억제할 수 있기 때문에, 그 신뢰성을 확보할 수 있다.
도 4는 본 발명의 실시예에 따라 형성된 텅스텐 배선을 보여주는 사진으로서, 보여지는 바와 같이, 텅스텐 배선(37a)의 측벽에 이상 산화 물질이 없으며, 따라서, 그 신뢰성이 확보되었음을 알 수 있다.
이상에서와 같이, 본 발명은 기존 공정 변경없이 텅스텐 배선의 형성 후에 HF 케미컬을 이용한 세정을 추가 수행함으로써 텅스텐 배선에서의 불량 요인을 용이하게 제거할 수 있으며, 따라서, 텅스텐 배선의 신뢰성을 확보할 수 있는 바, 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

  1. 실리콘산화막 재질의 층간절연막이 형성된 실리콘 기판을 제공하는 단계;
    상기 층간절연막과 베리어 금속막으로서 Ti막 및 TiN막을 차례로 증착하는 단계;
    상기 층간절연막의 Si과 Ti막의 Ti가 반응되도록 상기 기판 결과물을 어닐링하여 상기 층간절연막과 TiN막 사이에 TiSix막을 형성하는 단계;
    상기 TiN막 상에 배선용 금속막을 증착하는 단계;
    상기 배선용 금속막과 TiN막을 패터닝하여 금속배선을 형성하는 단계;
    상기 기판 결과물에 대한 과도 식각을 행하여 상기 금속배선 양측의 TiSix막 부분을 제거하는 단계; 및
    상기 단계까지의 기판 결과물을 HF 케미컬로 세정하여 상기 TiSix막 식각시 상기 TiN막 측벽에 형성된 Ti 과다 TiN막 및 상기 Ti 과다 TiN막 표면에 발생된 이상 산화 물질을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 배선용 금속막을 텅스텐막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020020056076A 2002-09-16 2002-09-16 반도체 소자의 금속배선 형성방법 KR20040024671A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020056076A KR20040024671A (ko) 2002-09-16 2002-09-16 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020056076A KR20040024671A (ko) 2002-09-16 2002-09-16 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20040024671A true KR20040024671A (ko) 2004-03-22

Family

ID=37327714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020056076A KR20040024671A (ko) 2002-09-16 2002-09-16 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20040024671A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10338437B2 (en) 2012-05-07 2019-07-02 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10338437B2 (en) 2012-05-07 2019-07-02 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2000077625A5 (ko)
KR100329773B1 (ko) 에프램 소자 제조 방법
KR100527673B1 (ko) 반도체 소자의 금속배선 형성방법
US20060292775A1 (en) Method of manufacturing DRAM capable of avoiding bit line leakage
KR20040024671A (ko) 반도체 소자의 금속배선 형성방법
KR100453884B1 (ko) 캐패시터 및 그의 제조 방법
KR100596899B1 (ko) 반도체 소자의 제조 방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100321733B1 (ko) 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법
KR20040093565A (ko) 반도체 소자의 제조방법
KR100275116B1 (ko) 반도체소자의커패시터형성방법
US7901976B1 (en) Method of forming borderless contacts
KR100464652B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20000027159A (ko) 반도체 소자의 금속 배선 형성방법
KR0144927B1 (ko) 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법
JPH06112157A (ja) 半導体装置及びその製造方法
KR100641994B1 (ko) 반도체 장치 및 그의 형성방법
US7550372B2 (en) Method of fabricating conductive lines with silicide layer
KR20040081971A (ko) 반도체 소자의 게이트 패턴 및 그 형성방법
KR20060038611A (ko) 반도체 메모리 소자의 비트라인 형성 방법
KR20000004364A (ko) 반도체 소자의 금속배선 형성방법
JPH06295888A (ja) 半導体装置の製造方法
JP2005057035A (ja) 半導体装置の製造方法
KR20000039795A (ko) 반도체 소자의 게이트 전극 형성방법
KR19990039102A (ko) 반도체 장치의 폴리사이드 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination