KR20040018207A - 전자 회로, 전기 광학 장치 및 전자 기기 - Google Patents

전자 회로, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20040018207A
KR20040018207A KR1020030058154A KR20030058154A KR20040018207A KR 20040018207 A KR20040018207 A KR 20040018207A KR 1020030058154 A KR1020030058154 A KR 1020030058154A KR 20030058154 A KR20030058154 A KR 20030058154A KR 20040018207 A KR20040018207 A KR 20040018207A
Authority
KR
South Korea
Prior art keywords
current
transistor
circuit
active elements
current generating
Prior art date
Application number
KR1020030058154A
Other languages
English (en)
Other versions
KR100524280B1 (ko
Inventor
가사이도시유키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040018207A publication Critical patent/KR20040018207A/ko
Application granted granted Critical
Publication of KR100524280B1 publication Critical patent/KR100524280B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Abstract

본 발명은 각 전류 생성용 트랜지스터의 임계값 전압의 편차를 억제함으로써 소정의 아날로그 전류를 양호한 정밀도로 공급할 수 있는 전자 회로, 전기 광학 장치 및 전자 기기를 제공하는 것을 과제로 한다.
제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 각 임계값 전압을 보상하는 보상 회로부(40)의 승압용 트랜지스터(Tc)를 배치 형성했다. 그리고, 보상 회로부(40)의 승압용 트랜지스터(Tc)의 소스를 디지털/아날로그 변환부(30)의 입력 포트(Pi)에 접속했다. 또한, 승압용 트랜지스터(Tc)의 드레인을 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 각 게이트에 접속했다. 그리고, 상기 입력 포트(Pi)에 전원 공급부로부터 공급된 기준 전압(Vref)을 보상 회로부(40)에서 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 임계값 전압만큼 승압하여 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 각 게이트에 공급하도록 했다.

Description

전자 회로, 전기 광학 장치 및 전자 기기{ELECTRONIC CIRCUIT, ELECTROOPTIC DEVICE AND ELECTRONIC INSTRUMENT}
본 발명은 전자 회로, 전기 광학 장치 및 전자 기기에 관한 것이다.
최근, 유기 EL 소자와 같은 전류 구동 소자를 사용한 전기 광학 장치가 주목을 받고 있다. 이러한 유기 EL 소자를 사용한 전기 광학 장치의 구동 방식의 하나로서 액티브 매트릭스 구동 방식이 있다.
액티브 매트릭스 구동 방식의 전기 광학 장치는, 유기 EL 소자를 갖는 복수의 화소 회로가 매트릭스 형상으로 배치된 표시 패널부를 갖는다. 화소 회로는, 상기 화소 회로에 공급되는 신호에 따라 유기 EL 소자의 발광 휘도의 계조를 제어한다.
상세하게 설명하면, 액티브 매트릭스 구동 방식의 전기 광학 장치에서는, 상기 표시 패널부에 데이터선이 배열 설치되어 있다. 데이터선은 각 화소 회로와 접속되어 있다. 각 화소 회로는 데이터선을 통하여 데이터선 구동 회로와 접속되어 있다. 데이터선 구동 회로는, 표시 패널부에 표시를 실행시키기 위한 화상 데이터를 출력하는 컨트롤러와 접속되어 있다.
데이터선 구동 회로는, 상기 컨트롤러로부터 출력된 화상 데이터에 대응한 구동 신호를 생성한다. 그리고, 데이터선 구동 회로에서 생성된 구동 신호는 상기 데이터선을 통하여 각 화소 회로에 공급된다. 화소 회로는 상기 구동 신호의 전류값에 대응한 전류를 생성하고, 그 생성된 전류를 유기 EL 소자에 공급함으로써 유기 EL 소자의 발광 휘도의 계조를 제어하게 되어 있다.
이와 같이 구성된 액티브 매트릭스 구동 방식의 전기 광학 장치에서의 데이터선 구동 회로에는, 상기 컨트롤러로부터 출력되는 디지털 신호인 화상 데이터를 아날로그 전류인 구동 신호로 변환하는 디지털/아날로그 변환 회로가 구비되어 있다. 도 16은 액티브 매트릭스 구동 방식의 화소 회로를 갖는 전기 광학 장치의 데이터선 구동 회로의 개략 구성도이다. 데이터선 구동 회로(70)는 복수의 단일 라인 드라이버(71)와, 각 단일 라인 드라이버(71)에 기준 전압(Vref)을 공급하는 전압 공급부(72)를 구비한다. 단일 라인 드라이버(71)는 데이터선(74)을 통하여 화소 회로(도시 생략)에 접속되어 있다. 또한, 각 단일 라인 드라이버(71)는 화상 데이터를 출력하는 컨트롤러(도시 생략)와 접속되어 있다.
전압 공급부(72)는, 각 단일 라인 드라이버(71)에 대하여 각각 전압 공급선(Q)을 통하여 각 단일 라인 드라이버(71)의 전압 공급 단자(75)와 각각 접속되어 있다. 또한, 각 전압 공급 단자(75)에 공급되는 기준 전압(Vref)은 거의 같은 전압값을 갖는 직류 전압이다.
도 17은 각 단일 라인 드라이버(71)에 설치된 디지털/아날로그 변환 회로(73)의 회로도이다. 디지털/아날로그 변환 회로(73)는, 6비트의 화상 데이터에 대응한 아날로그 전류를 생성하는 전류 출력형 디지털/아날로그 변환 회로이다. 디지털/아날로그 변환 회로(73)는 아날로그 출력 신호선(76a∼76f), 스위칭 트랜지스터(77a∼77f), 전류 공급용 트랜지스터(78a∼78f), 및 디지털 입력 신호선(79a∼79f)을 구비한다.
아날로그 출력 신호선(76a∼76f)은 서로 병렬로 접속되고, 출력 단자(81)에 접속되어 있다. 아날로그 출력 신호선(76a∼76f)은 각각 스위칭 트랜지스터(77a∼77f)에 접속되어 있다. 또한, 스위칭 트랜지스터(77a∼77f)는 각각 전류 공급용 트랜지스터(78a∼78f)에 접속되어 있다.
스위칭 트랜지스터(77a∼77f)의 각 게이트는 디지털 입력 신호선(79a∼79f)과 접속되고, 상기 디지털 입력 신호선(79a∼79f)은 6비트의 화상 데이터를 출력하는 컨트롤러(도시 생략)와 접속된다.
전류 공급용 트랜지스터(78a∼78f)는, 그 각 게이트가 상기 전압 공급 단자(75)에 접속된 전압 공급선(80)과 공유하여 접속되어 있다. 전류 공급용 트랜지스터(78a∼78f)는, 각각 소정의 전류를 출력하는 정전류원으로서 기능하는 트랜지스터이다. 전류 공급용 트랜지스터(78a∼78f)는, 그 이득 계수 β의 상대비가 차례로 1:2:4:8:16:32로 되도록 설정되어 있다. 그리고, 전류 공급용 트랜지스터(78a∼78f)의 임계값 전압이 거의 같이 Vth이고, 또한, 각각의 트랜지스터가 포화 영역에서 동작할 때에 전류(Io)는 Io=(1/2)β(Vref-Vth)2으로 된다. 여기서, β는 트랜지스터의 이득 계수이고, β=(μCW/L)로 정의된다. μ는 캐리어의 이동도, C는 게이트 용량, W는 채널 폭, L은 채널 길이이다. 또한, Vref는 상기 전압 공급 단자(75)에 공급되는 기준 전압이다. 각 전류 공급용 트랜지스터(78a∼78f)의 임계값 전압(Vth)은, 예를 들어, 그 전류 공급용 트랜지스터(78a∼78f)를 인접 위치에 배치 형성함으로써, 트랜지스터(78a∼78f)의 임계값 전압 사이의 편차를 무시할 수 있을 정도까지 억제할 수 있다. 이 경우, 각 트랜지스터(78a∼78f)를 흐르는 전류(Io)는 이득 계수 β에 비례한 값의 전류가 흐르게 된다. 즉, 전류 공급용 트랜지스터(78a∼78f)로부터 출력되는 전류의 상대비는 각각 1:2:4:8:16:32로 된다.
전류 공급용 트랜지스터(78a∼78f)의 온/오프 제어는, 상기 컨트롤러로부터 출력되는 6비트의 화상 데이터에 의거하여 실행된다. 6비트의 화상 데이터의 최하위 비트는 이득 계수 β가 가장 작은(즉, β의 상대값이 1인) 제 1 전류 공급용 트랜지스터(77a)에 공급되고, 최상위 비트는 이득 계수 β가 가장 큰(즉, β의 상대값이 32인) 제 6 전류 공급용 트랜지스터(77f)에 공급된다.
그리고, 컨트롤러로부터 출력되는 화상 데이터에 대응하여 스위칭 트랜지스터(77a∼77f)가 적절히 선택되어 온/오프 제어된다. 그 결과, 출력 단자(81)에는 전류 공급용 트랜지스터(78a∼78f)로부터 출력되는 각 전류가 합성된 아날로그 출력 전류(Im)가 구동 신호로서 출력된다. 그리고, 화소 회로는 상기 출력 단자(81)와 접속한 데이터선(74)을 통하여 데이터선 구동 회로(70)에서 생성된 구동 신호의 아날로그 출력 전류(Im)에 따라 유기 EL 소자의 발광 휘도의 계조를 제어하게 되어 있다.
그러나, 디지털/아날로그 변환 회로(73)는 단일 라인 드라이버(71)마다 그 형성 위치가 다르기 때문에, 특히 형성 위치가 멀리 떨어진 단일 라인 드라이버 사이에서는, 각각에 포함되는 전류 공급용 트랜지스터(78a∼78f)의 임계값 전압(Vth)이 제조 오차 때문에 크게 달라지는 경우가 있다. 즉, 단일 라인 드라이버(71)마다 임계값 전압(Vth)의 편차가 발생하게 된다. 한편, 각 단일 라인 드라이버(71)의 전압 공급 단자(75)에 공급되는 기준 전압(75)은, 상기한 바와 같이, 단일 라인 드라이버(71)의 형성 위치에 관계없이 거의 같은 값이다. 따라서, 각 단일 라인 드라이버(71)로부터 출력되는 구동 신호의 아날로그 출력 전류(Im)는, 동일한 화상 데이터에 의거한 것일지라도, 단일 라인 드라이버(71)마다 다르다. 그 결과, 화소회로마다 그 유기 EL 소자의 휘도 계조의 특성이 변화되기 때문에, 전기 광학 장치의 표시 품위가 양호하지 않게 된다.
본 발명은 상기 문제점을 해소하기 위해 안출된 것으로서, 각 전류 생성용 트랜지스터의 임계값 전압의 편차를 억제함으로써, 소정의 아날로그 전류를 양호한 정밀도로 공급할 수 있는 전자 회로, 전기 광학 장치 및 전자 기기를 제공하는 것을 목적으로 한다.
도 1은 본 실시예의 유기 EL 디스플레이의 회로 구성을 나타내는 블록 회로도.
도 2는 표시 패널부 및 데이터선 구동 회로의 내부 회로 구성을 나타내는 블록 회로도.
도 3은 단일 라인 드라이버의 내부 회로 구성을 나타내는 블록도.
도 4는 제 2 실시예를 설명하기 위한 모바일형 퍼스널 컴퓨터의 구성을 나타내는 사시도.
도 5는 제 2 실시예를 설명하기 위한 휴대 전화의 구성을 나타내는 사시도.
도 6은 다른 예에 기재된 단위 트랜지스터(Qp)를 병렬 접속함으로써 구성한 제 2 전류 공급용 트랜지스터(33b)의 회로 구성도.
도 7은 다른 예에 기재된 단위 트랜지스터(Qp)를 병렬 접속함으로써 구성한 제 3 전류 공급용 트랜지스터(33c)의 회로 구성도.
도 8은 다른 예에 기재된 단위 트랜지스터(Qp)를 병렬 접속함으로써 구성한 제 4 전류 공급용 트랜지스터(33d)의 회로 구성도.
도 9는 다른 예에 기재된 단위 트랜지스터(Qp)를 병렬 접속함으로써 구성한제 5 전류 공급용 트랜지스터(33e)의 회로 구성도.
도 10은 다른 예에 기재된 단위 트랜지스터(Qp)를 병렬 접속함으로써 구성한 제 6 전류 공급용 트랜지스터(33f)의 회로 구성도.
도 11은 다른 예에 기재된 단위 트랜지스터(Qs)를 직렬 접속함으로써 구성한 제 1 전류 공급용 트랜지스터(33a)의 회로 구성도.
도 12는 다른 예에 기재된 단위 트랜지스터(Qs)를 직렬 접속함으로써 구성한 제 2 전류 공급용 트랜지스터(33b)의 회로 구성도.
도 13은 다른 예에 기재된 단위 트랜지스터(Qs)를 직렬 접속함으로써 구성한 제 3 전류 공급용 트랜지스터(33c)의 회로 구성도.
도 14는 다른 예에 기재된 단위 트랜지스터(Qs)를 직렬 접속함으로써 구성한 제 4 전류 공급용 트랜지스터(33d)의 회로 구성도.
도 15는 다른 예에 기재된 단위 트랜지스터(Qs)를 직렬 접속함으로써 구성한 제 5 전류 공급용 트랜지스터(33e)의 회로 구성도.
도 16은 종래의 전기 광학 장치에서 사용되는 데이터선 구동 회로의 구조를 설명하기 위한 회로 구성도.
도 17은 종래의 전기 광학 장치에서 사용되는 디지털/아날로그 변환 회로의 회로도.
*도면의 주요 부분에 대한 부호의 설명*
C : 전압 안정화 수단으로서의 컨덴서
Im : 아날로그 구동 신호로서의 아날로그 출력 전류
S : 초기화 수단으로서의 스위치
Tc : 보상용 트랜지스터로서의 승압용 트랜지스터
Vo : 인가용 전압으로서의 구동 전압
Vref : 기준 전압
10 : 전기 광학 장치로서의 유기 EL 디스플레이
11 : 제어 회로로서의 컨트롤러
15 : 화소 회로
16 : 전기 광학 소자
25 : 전자 회로 및 구동 회로로서의 전류 출력형 디지털/아날로그 변환 회로
31a∼31f : 선택용 트랜지스터로서의 제 1 스위칭 트랜지스터
33a∼33f : 전류 생성용 능동 소자로서의 제 1∼제 6 전류 공급용 트랜지스터
40 : 변환 회로로서의 보상 회로부
50, 60 : 전자 기기
본 발명에서의 전자 회로는, 기준 전압의 값을 변압 회로에 의해 변화시켜 복수의 전류 생성용 능동 소자의 제어용 단자에 공급하고, 상기 복수의 전류 생성용 능동 소자의 도통(導通) 상태를 설정하며, 신호에 의거하여 상기 복수의 전류 생성용 능동 소자를 선택하고, 상기 복수의 전류 생성용 능동 소자 중 상기 신호에 의해 선택된 전류 생성용 능동 소자를 통과하는 전류를 중첩시킴으로써 상기 신호에 따른 전류 레벨을 갖는 전류를 생성한다.
이것에 의하면, 전류 생성용 능동 소자로부터 출력되는 전류를 신호에 따라 양호한 정밀도로 제어할 수 있다.
본 발명에서의 전자 회로는, 복수의 전류 생성용 능동 소자와, 상기 복수의 전류 생성용 능동 소자의 제어용 단자에 인가하는 인가용 전압을, 기준 전압을 변화시킴으로써 생성하는 변압 회로와, 상기 복수의 전류 생성용 능동 소자 각각에 직렬로 접속된 선택용 트랜지스터를 포함하고, 상기 선택용 트랜지스터 중 온(on) 상태가 선택된 선택용 트랜지스터와, 상기 복수의 전류 생성용 능동 소자 중 상기선택된 선택용 트랜지스터와 직렬로 접속된 전류 생성용 능동 소자를 통과하는 전류를 중첩시킴으로써 상기 신호에 따른 전류 레벨을 갖는 전류를 생성한다.
이것에 의하면, 전류 생성용 능동 소자로부터 출력되는 전류를 신호에 따라 양호한 정밀도로 제어할 수 있다.
이 전자 회로에 있어서, 상기 변압 회로는 상기 기준 전압의 값으로부터 소정 값만큼을 감하는 기능 또는 상기 기준 전압의 값에 소정 값만큼을 부가하는 기능을 갖는 보상용 트랜지스터를 포함한다.
이것에 의하면, 전류 생성용 능동 소자에 인가하는 인가용 전압을 제어할 수 있다.
이 전자 회로에 있어서, 상기 복수의 전류 생성용 능동 소자 각각은 적어도 1개의 트랜지스터를 포함한다.
이것에 의하면, 전류 생성용 능동 소자의 임계값 전압을 보상함으로써, 신호에 따른 전류를 양호한 정밀도로 출력할 수 있는 전자 회로를 용이하게 구성할 수 있다.
이 전자 회로에 있어서, 상기 복수의 전류 생성용 능동 소자 각각은 서로 병렬 접속되어 있다.
이것에 의하면, 이득 계수가 다른 전류 생성용 능동 소자를 용이하게 형성할 수 있다.
이 전자 회로에 있어서, 상기 복수의 전류 생성용 능동 소자 각각은 1개의 전류 생성용 트랜지스터로 이루어지고, 상기 전류 생성용 트랜지스터는 서로 이득계수가 다르다.
이것에 의하면, 전류 생성용 능동 소자의 소자 수를 삭감할 수 있다.
이 전자 회로에 있어서, 상기 복수의 전류 생성용 능동 소자 중 적어도 1개의 전류 생성용 능동 소자는 단위 트랜지스터의 직렬 접속을 포함한다.
이것에 의하면, 이득 계수가 다른 전류 생성용 능동 소자를 용이하게 형성할 수 있다.
이 전자 회로에 있어서, 상기 보상용 트랜지스터는 상기 단위 트랜지스터와 대략 동일한 특성을 갖는 트랜지스터이다.
이것에 의하면, 단위 트랜지스터의 임계값 전압을 보상할 수 있다.
이 전자 회로에 있어서, 상기 전류 생성용 트랜지스터 및 상기 보상용 트랜지스터는 각각 인접 위치에 형성하고, 각각의 임계값 전압이 거의 같아지도록 했다.
이것에 의하면, 단위 트랜지스터의 임계값 전압을 보상할 수 있다.
이 전자 회로에 있어서, 상기 변압 회로가 상기 보상용 트랜지스터를 온시키기 위한 초기화 수단을 갖는다.
이것에 의하면, 변압 회로를 적절히 제어할 수 있다.
이 전자 회로에 있어서, 상기 변압 회로가 전압 안정화 수단을 갖는다.
이것에 의하면, 각 정전류 생성용 트랜지스터의 임계값 전압만큼의 전압을 상기 정전류 생성용 트랜지스터에 안정되게 공급할 수 있기 때문에, 정전류 생성용 트랜지스터를 양호한 정밀도로 제어할 수 있다.
이 전자 회로에 있어서, 상기 전압 안정화 수단은 컨덴서를 포함한다.
이것에 의하면, 상기 전압 안정화 수단을 용이하게 구성할 수 있다.
본 발명의 전기 광학 장치는, 디지털 휘도 계조 데이터를 출력하는 제어 회로와, 상기 디지털 휘도 계조 데이터에 의거하여 아날로그 구동 신호를 생성하는 구동 회로와, 상기 아날로그 구동 신호에 의거하여 전기 광학 소자를 구동시키는 화소 회로를 구비한 전기 광학 장치에 있어서, 상기 구동 회로는, 기준 전압의 값을 변환 회로에 의해 변화시켜 복수의 전류 생성용 능동 소자의 제어용 단자에 공급하고, 상기 복수의 전류 생성용 능동 소자의 도통 상태를 설정하며, 상기 디지털 휘도 계조 데이터에 의거하여 상기 복수의 전류 생성용 능동 소자를 선택하고, 상기 복수의 전류 생성용 능동 소자 중 상기 디지털 휘도 계조 데이터에 의해 선택된 전류 생성용 능동 소자를 통과하는 전류를 중첩시킴으로써 상기 디지털 휘도 계조 데이터에 따른 전류 레벨을 갖는 아날로그 구동 신호를 생성한다.
이것에 의하면, 전류 생성용 능동 소자로부터 출력되는 전류를 디지털 휘도 계조 데이터에 따라 양호한 정밀도로 제어할 수 있다.
본 발명의 전기 광학 장치는, 디지털 휘도 계조 데이터를 출력하는 제어 회로와, 상기 디지털 휘도 계조 데이터에 의거하여 아날로그 구동 신호를 생성하는 구동 회로와, 상기 아날로그 구동 신호에 의거하여 전류 구동 소자를 구동시키는 화소 회로를 구비한 전기 광학 장치에 있어서, 상기 구동 회로는, 복수의 전류 생성용 능동 소자와, 상기 복수의 전류 생성용 능동 소자의 제어용 단자에 인가하는 인가용 전압을, 기준 전압을 변화시킴으로써 생성하는 변압 회로와, 상기 복수의전류 생성용 능동 소자 각각에 직렬로 접속된 선택용 트랜지스터를 포함하고, 상기 선택용 트랜지스터 중 온 상태가 선택된 선택용 트랜지스터와, 상기 복수의 전류 생성용 능동 소자 중 상기 선택된 선택용 트랜지스터와 직렬로 접속된 전류 생성용 능동 소자를 통과하는 전류를 중첩시킴으로써 상기 디지털 휘도 계조 데이터에 따른 전류 레벨을 갖는 전류를 생성한다.
이것에 의하면, 전류 생성용 능동 소자로부터 출력되는 전류를 디지털 휘도 계조 데이터에 따라 양호한 정밀도로 제어할 수 있다.
이 전기 광학 장치에 있어서, 상기 변압 회로는 상기 기준 전압의 값으로부터 소정 값만큼을 감하는 기능 또는 상기 기준 전압의 값에 소정 값만큼을 부가하는 기능을 갖는 보상용 트랜지스터를 포함한다.
이것에 의하면, 전류 생성용 능동 소자에 인가하는 인가용 전압을 제어할 수 있다.
이 전기 광학 장치에 있어서, 상기 복수의 전류 생성용 능동 소자 각각은 적어도 1개의 트랜지스터를 포함한다.
이것에 의하면, 이득 계수가 다른 전류 생성용 능동 소자를 용이하게 형성할 수 있다.
이 전기 광학 장치에 있어서, 상기 복수의 전류 생성용 능동 소자 각각은 서로 병렬 접속되어 있다.
이것에 의하면, 이득 계수가 다른 전류 생성용 능동 소자를 용이하게 형성할 수 있다.
이 전기 광학 장치에 있어서, 상기 복수의 전류 생성용 능동 소자 각각은 1개의 전류 생성용 트랜지스터로 이루어지고, 상기 전류 생성용 트랜지스터는 서로 이득 계수가 다르다.
이것에 의하면, 전류 생성용 능동 소자의 소자 수를 삭감할 수 있다.
이 전기 광학 장치에 있어서, 상기 복수의 전류 생성용 능동 소자 중 적어도 1개의 전류 생성용 능동 소자는 단위 트랜지스터의 직렬 접속을 포함한다.
이것에 의하면, 이득 계수가 다른 전류 생성용 능동 소자를 용이하게 형성할 수 있다.
이 전기 광학 장치에 있어서, 상기 보상용 트랜지스터는 상기 단위 트랜지스터와 대략 동일한 특성을 갖는 트랜지스터이다.
이것에 의하면, 단위 트랜지스터의 임계값 전압을 보상할 수 있다.
이 전기 광학 장치에 있어서, 상기 전류 생성용 트랜지스터 및 상기 보상용 트랜지스터는 각각 인접 위치에 형성하고, 각각의 임계값 전압이 거의 같아지도록 했다.
이것에 의하면, 단위 트랜지스터의 임계값 전압을 보상할 수 있다.
이 전기 광학 장치에 있어서, 상기 변압 회로가 상기 보상용 트랜지스터를 온시키기 위한 초기화 수단을 갖는다.
이것에 의하면, 변압 회로를 적절히 제어할 수 있다.
이 전기 광학 장치에 있어서, 상기 변압 회로가 전압 안정화 수단을 갖는다.
이것에 의하면, 각 정전류 생성용 트랜지스터의 임계값 전압만큼의 전압을상기 정전류 생성용 트랜지스터에 안정되게 공급할 수 있기 때문에, 정전류 생성용 트랜지스터를 양호한 정밀도로 제어할 수 있다.
이 전기 광학 장치에 있어서, 상기 전압 안정화 수단은 컨덴서를 포함한다.
이것에 의하면, 상기 전압 안정화 수단을 용이하게 구성할 수 있다.
이 전기 광학 장치에 있어서, 상기 전기 광학 소자는 EL 소자이다.
이것에 의하면, 디지털 휘도 계조 데이터에 따라 EL 소자의 휘도를 양호한 정밀도로 제어할 수 있다.
이 전기 광학 장치에 있어서, 상기 EL 소자는, 그 발광층이 유기 재료로 구성되어 있다.
이것에 의하면, 디지털 휘도 계조 데이터에 따라 유기 EL 소자의 휘도를 양호한 정밀도로 제어할 수 있다.
본 발명의 전자 기기는 청구항 1 내지 청구항 12에 기재된 전자 회로가 실장되어 있다.
이것에 의하면, 휘도 계조가 우수한 표시 유닛을 갖는 전자 기기를 제공할 수 있다.
본 발명의 전자 기기는 청구항 13 내지 청구항 26에 기재된 전기 광학 장치가 실장되어 있다.
이것에 의하면, 표시 품위가 우수한 표시 유닛을 갖는 전자 기기를 제공할 수 있다.
(제 1 실시예)
이하, 본 발명을 구체화한 제 1 실시예를 도 1 내지 도 3에 따라 설명한다. 도 1은 전기 광학 장치로서의 유기 EL 디스플레이(10)의 회로 구성을 나타내는 블록 회로도이다. 도 2는 표시 패널부 및 데이터선 구동 회로의 내부 회로 구성을 나타내는 블록 회로도이다. 도 3은 단일 라인 드라이버의 내부 회로 구성을 나타내는 회로도이다.
유기 EL 디스플레이(10)는 제어 회로로서의 컨트롤러(11), 표시 패널부(12), 주사선 구동 회로(13) 및 데이터선 구동 회로(14)를 구비한다. 또한, 본 실시예에서의 유기 EL 디스플레이(10)는 액티브 매트릭스 구동 방식의 유기 EL 디스플레이이다.
유기 EL 디스플레이(10)의 컨트롤러(11), 주사선 구동 회로(13) 및 데이터선 구동 회로(14)는 각각이 독립된 전자 부품에 의해 구성되어 있을 수도 있다. 예를 들면, 컨트롤러(11), 주사선 구동 회로(13) 및 데이터선 구동 회로(14)가 각각 1칩의 반도체 집적 회로 장치에 의해 구성되어 있을 수도 있다. 또한, 컨트롤러(11), 주사선 구동 회로(13) 및 데이터선 구동 회로(14)의 전부 또는 일부가 프로그래머블(programmable) IC 칩에 의해 구성되고, 그 기능이 IC 칩에 기입된 프로그램에 의해 소프트웨어적으로 실현될 수도 있다.
컨트롤러(11)는 주사선 구동 회로(13) 및 데이터선 구동 회로(14)를 통하여 표시 패널부(12)와 전기적으로 접속되어 있다. 컨트롤러(11)는 주사선 구동 회로(13)에 주사 신호를 출력하는 동시에, 데이터선 구동 회로(14)에 디지털 휘도 계조 데이터로서의 화상 데이터를 각각 출력한다. 또한, 본 실시예에서의 화상 데이터는 6비트의 디지털 신호이다.
표시 패널부(12)는, 도 2에 나타낸 바와 같이, 그 발광부가 유기 재료로 구성된 전류 광학 소자로서의 유기 EL 소자(16)를 갖는 복수의 화소 회로(15)가 매트릭스 형상으로 배치된 구조를 갖는다.
화소 회로(15)는, 그 행방향으로 연장되는 복수의 주사선(Yn)(n=1∼N; n은 정수)을 통하여 주사선 구동 회로(13)에 접속되어 있다. 또한, 각 화소 회로(15)는, 그 열방향으로 연장되는 복수의 데이터선(Xm)(m=1∼M; m은 정수)을 통하여 데이터선 구동 회로(14)에 접속되어 있다.
화소 회로(15)는 상기 데이터선 구동 회로(14)로부터 출력되는 아날로그 구동 신호로서의 아날로그 출력 전류(Im)에 따라 유기 EL 소자(16)의 휘도 계조를 제어한다. 상세하게 설명하면, 화소 회로(15)는 상기 아날로그 출력 전류(Im)에 대응하는 전류를 생성하는 생성 회로(도시 생략)가 설치되어 있다. 상기 각 생성 회로는 데이터선(Xm)과 접속되고, 데이터선 구동 회로(14)로부터 출력된 아날로그 출력 전류(Im)에 대응한 전류를 유기 EL 소자(16)에 공급하는 회로이다. 그리고, 유기 EL 소자(16)는, 그 아날로그 출력 전류(Im)에 따라 휘도 계조가 제어된다.
주사선 구동 회로(13)는 컨트롤러(11)로부터 출력된 주사 제어 신호에 의거하여, 표시 패널부(12)에 설치된 복수의 주사선(Yn) 중 1개의 주사선을 선택하고, 그 선택된 주사선에 주사선 신호를 출력한다.
데이터선 구동 회로(14)는, 도 2에 나타낸 바와 같이, 복수의 단일 라인 드라이버(20)와 전원 공급부(21)를 구비한다. 각 단일 라인 드라이버(20)는 각각의전원선(22)을 통하여 전원 공급부(21)와 접속되어 있다.
단일 라인 드라이버(20)는, 도 3에 나타낸 바와 같이, 전자 회로로서의 6비트의 전류 출력형 디지털/아날로그 변환 회로(25)를 구비한다. 상기 전류 출력형 디지털/아날로그 변환 회로(25)는 디지털/아날로그 변환부(30)와 보상 회로부(40)로 구성되어 있다. 디지털/아날로그 변환부(30)는 아날로그 출력 신호선(31a∼31f), 선택용 트랜지스터로서의 제 1∼제 6 스위칭 트랜지스터(32a∼32f), 전류 생성용 능동 소자로서의 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f) 및 제 1∼제 6 디지털 입력 신호선(34a∼34f)을 구비한다.
아날로그 출력 신호선(31a∼31f)은 서로 병렬로 배열되고, 아날로그 출력 단자(P)에 접속되어 있다. 아날로그 출력 단자(P)는 상기 데이터선(Xm)과 접속되어 있다. 아날로그 출력 신호선(31a∼31f)은 각각 제 1∼제 6 스위칭 트랜지스터(32a∼32f)의 각 드레인에 대응하여 접속되어 있다.
제 1∼제 6 스위칭 트랜지스터(32a∼32f)는, 그 각 소스가 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 각 드레인에 대응하여 접속되어 있다. 또한, 제 1∼제 6 스위칭 트랜지스터(32a∼32f)는, 각각 그 각 게이트에 제 1∼제 6 디지털 입력 신호선(34a∼34f)이 대응하여 접속되어 있다. 제 1∼제 6 디지털 입력 신호선(34a∼34f)는 컨트롤러(11)에 접속되어 있다.
제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)는, 그 각각이 1개의 트랜지스터로서, 그 각 제어용 단자로서의 각 게이트가 전압 공급선(35)에 공유하여 접속되어 있다. 전압 공급선(35)은 변압 회로로서의 보상 회로부(40)의 출력 포트(Po)와접속되어 있다. 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)는, 각각 소정의 전류를 출력하는 정전류원으로서 기능하는 트랜지스터로서, 모두 n채널 FET이다.
상세하게 설명하면, 전류 공급용 트랜지스터(33a∼33f)의 임계값 전압이 거의 같이 Vth이고, 또한, 각각의 트랜지스터(33a∼33f)가 포화 영역에서 동작할 때에 흐르는 전류(In)(n=a, b, …, f)는 다음과 같이 된다.
In = (1/2)βn(Vo - Vthn)2
여기서, βn(n=a, b, …, f)은 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 각각의 이득 계수이다. 본 실시예에서는, 각 전류 공급용 트랜지스터(33a∼33f)의 이득 계수 βa∼βf의 상대비는 각각 1:2:4:8:16:32로 되도록 설정되어 있다.
Vo는 각 전류 공급용 트랜지스터(33a∼33f)의 각 게이트에 인가되는 인가용 전압으로서의 구동 전압이다. 전류 공급용 트랜지스터(33a∼33f)는 구동 전압(Vo)이 인가됨으로써 각각의 도통 상태가 온 상태로 설정된다.
상기 디지털/아날로그 변환 회로(25)는 1칩 위에 형성된 것으로서, 예를 들어, 전류 공급용 트랜지스터(33a∼33f)를 서로 인접 위치에 배치 형성함으로써, 각 전류 공급용 트랜지스터(33a∼33f)의 임계값 전압(Vthn)의 편차를 무시할 수 있을 정도까지 억제할 수 있다. 이 경우, 각 임계값 전압(Vthn)은 전류 공급용 트랜지스터(33a∼33f)에 관계없이 거의 같은 값으로 된다. 또한, 본 실시예에서는 각 임계값 전압(Vthn)을 Vth1로 나타내기로 한다.
그리하면, 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)로부터 각각 출력되는 전류(In)(n=a, b, …, f)는 이하의 관계로 된다.
In = (1/2)βn(Vo - Vth1)2
제 1∼제 6 스위칭 트랜지스터(32a∼32f)의 온/오프 제어는, 컨트롤러(11)로부터 출력되는 6비트의 화상 데이터에 의해 실행된다. 6비트의 화상 데이터의 최하위 비트는 제 1 디지털 입력 신호선(34a)을 통하여 이득 계수가 가장 작은(즉, β의 상대값이 1인) 제 1 스위칭 트랜지스터(32a)에 출력되게 되어 있다. 또한, 6비트의 화상 데이터의 최상위 비트는 제 6 디지털 입력 신호선(34f)을 통하여 이득 계수가 가장 큰(즉, β의 상대값이 32인) 제 6 스위칭 트랜지스터(32f)에 출력되게 되어 있다.
따라서, 디지털/아날로그 변환부(30)는, 컨트롤러(11)로부터 출력되는 화상 데이터에 대응한 아날로그 출력 전류(Im)를 갖는 구동 신호를 아날로그 출력 단자(P)로부터 출력한다. 그리고, 아날로그 출력 단자(P)로부터 출력된 아날로그 출력 전류(Im)는 데이터선(Xm)을 통하여 상기 화소 회로(15)에 공급된다.
보상 회로부(40)는, 도 3에 나타낸 바와 같이, 보상용 트랜지스터로서의 승압용 트랜지스터(Tc), 스위치(S) 및 전압 안정화 수단으로서의 컨덴서(C)로 구성되어 있다. 승압용 트랜지스터(Tc)는 n채널 FET로서, 상기 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 인접 위치에 배치 형성되어 있다.
승압용 트랜지스터(Tc)의 소스는 상기 전원선(22)과 접속된 입력 포트(Pi)에접속되고, 전원 공급부(21)로부터 공급된 기준 전압(Vref)이 인가되게 되어 있다.
승압용 트랜지스터(Tc)의 드레인은, 그 게이트와 접속되어 있다. 승압용 트랜지스터(Tc)의 드레인은, 출력 포트(Po)를 통하여 상기 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 게이트와 공유하여 접속된 전압 공급선(35)과 접속되어 있다. 또한, 승압용 트랜지스터(Tc)의 드레인과 출력 포트(Po) 사이에는, 컨덴서(C)가 접지에 대하여 병렬로 접속된다. 이 컨덴서(C)는 승압용 트랜지스터(Tc)에 의해 승압된 구동 전압(Vo)을 출력 포트(Po)에 안정되게 공급시키기 위한 전압 안정화 수단으로서 기능하는 컨덴서이며, 원리상의 필수 요소는 아니다.
승압용 트랜지스터(Tc)의 게이트는, 스위치(S)를 통하여 초기 세트 전원(Vdd)에 접속되어 있다. 여기서, 스위치(S) 및 초기 세트 전원(Vdd)은 초기화 수단으로서 기능하고, 승압용 트랜지스터(Tc)의 임계값 전압이 Vthc일 때에, 승압용 트랜지스터(Tc)를 온시키기 때문에, Vdd≥Vref+Vthc로 설정한다. 스위치(S)의 초기 상태는 오프 상태이다. 스위치(S)는 소정의 타이밍에서 일정 기간 온 상태로 됨으로써, 승압용 트랜지스터(Tc)의 온 제어를 행하게 되어 있다.
이와 같이 구성된 보상 회로부(40)에 있어서, 전원 공급부(21)로부터 전원선(22)을 통하여 입력 포트(Pi)에 기준 전압(Vref)이 공급되는 동시에, 상기 스위치(S)가 온 상태로 되면, 승압용 트랜지스터(Tc)가 온 상태로 된다. 그리고, 승압용 트랜지스터(Tc)의 드레인에는, 입력 포트(Pi)를 통하여 공급된 기준 전압(Vref)에 더하여 승압용 트랜지스터(Tc)의 임계값 전압(Vthc)만큼 승압된 구동 전압(Vo)이 발생한다. 즉, 승압용 트랜지스터(Tc)의 드레인에 발생하는 구동전압(Vo)은 Vo=Vref+Vthc로 표시된다. 이 구동 전압(Vo)은 컨덴서(C)를 통하여 출력 포트(Po)에 출력된다. 그리고, 전류 공급용 트랜지스터(33a∼33f)의 각각에 흐르는 전류(In)는 다음 식과 같이 된다.
In = (1/2)βn(Vo - Vth1)2= (1/2)βn(Vref + Vthc - Vth1)2
여기서, 상기 승압용 트랜지스터(Tc)를 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 인접 위치에 배치 형성하거나 하여, 승압용 트랜지스터(Tc)의 임계값 전압(Vthc)이 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 임계값 전압(Vth1)과 거의 같은 값으로 되도록 제어하여 둔다. 이것에 의해, Vthc=Vth1로 된다. 그 결과, 전류 공급용 트랜지스터(33a∼33f)의 각각에 흐르는 전류(In)는 다음 식과 같이 된다.
In = (1/2)βn(Vref)2
로 된다.
이것으로부터, 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)를 흐르는 전류(In)는, 그 각 임계값 전압(Vth1)에 의존하지 않게 된다. 그 결과, 각 단일 라인 드라이버(20)로부터 출력되는 아날로그 출력 전류(Im)는, 동일한 화상 데이터에 의거한 것일지라도, 각 단일 라인 드라이버(20)의 형성 위치에 따라 다르지 않다. 즉, 화소 회로(15)마다 그 유기 EL 소자(16)의 휘도 계조의 특성이 변화되지 않는다. 그 결과, 표시 품위가 양호한 전기 광학 장치 및 전자 기기를 제공할 수 있다.
상기 실시예의 전자 회로 및 전기 광학 장치에 의하면, 이하와 같은 특징을 얻을 수 있다.
(1) 본 실시예에서는, 각 단일 라인 드라이버(20)에 있어서, 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 임계값 전압(Vth1)을 승압하는 승압용 트랜지스터(Tc)를 구비한 보상 회로부(40)를 상기 전류 공급용 트랜지스터(33a∼33f)의 게이트에 접속했다. 이와 같이 함으로써, 전류 공급용 트랜지스터(33a∼33f)의 각 게이트에 인가되는 구동 전압(Vo)는 기준 전압(Vref)으로 된다. 따라서, 전류 공급용 트랜지스터(33a∼33f)를 흐르는 전류(In)는, 그 각 임계값 전압(Vth)에 의존하지 않는다. 그 결과, 화소 회로(15)마다 그 유기 EL 소자(16)의 휘도 계조의 특성이 변화되지 않는다. 따라서, 표시 품위가 양호한 전기 광학 장치 및 전자 기기를 제공할 수 있다.
(2) 본 실시예에서는, 각 단일 라인 드라이버(20)에 있어서, 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 인접 위치에 승압용 트랜지스터(Tc)를 배치 형성했다. 따라서, 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 임계값 전압(Vth)과 거의 같은 값을 갖는 전압을 승압하는 승압용 트랜지스터(Tc)를 용이하게 형성할 수 있다.
(3) 본 실시예에서는, 승압용 트랜지스터(Tc)의 드레인과 출력 포트(Po) 사이에 컨덴서(C)를 접지에 대하여 병렬로 접속했다. 따라서, 승압용 트랜지스터(Tc)에 의해 승압된 구동 전압(Vo)을 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 게이트에 안정되게 공급할 수 있다. 그 결과, 표시 품위를 보다양호하게 할 수 있다.
(제 2 실시예)
다음으로, 제 1 실시예에서 설명한 전기 광학 장치로서의 유기 EL 디스플레이(10)의 전자 기기의 적용에 대해서 도 4 및 도 5에 따라 설명한다. 유기 EL 디스플레이(10)는 모바일형 퍼스널 컴퓨터, 휴대 전화, 디지털 카메라 등의 다양한 전자 기기에 적용할 수 있다.
도 4는 모바일형 퍼스널 컴퓨터의 구성을 나타내는 사시도이다. 도 4에서 퍼스널 컴퓨터(50)는 키보드(51)을 구비한 본체부(52)와, 상기 유기 EL 디스플레이(10)를 사용한 표시 유닛(53)을 구비한다.
이 경우에서도, 유기 EL 디스플레이(10)를 사용한 표시 유닛(53)은 상기 실시예와 동일한 효과를 발휘한다. 그 결과, 휘도 계조가 우수한 표시 유닛(53)을 갖는 모바일형 퍼스널 컴퓨터(50)를 제공할 수 있다.
도 5는 휴대 전화의 구성을 나타내는 사시도이다. 도 5에서 휴대 전화(60)는 복수의 조작 버튼(61), 수화구(62), 송화구(63), 상기 유기 EL 디스플레이(10)를 사용한 표시 유닛(64)을 구비한다. 이 경우에도, 유기 EL 디스플레이(10)를 사용한 표시 유닛(64)은 상기 실시예와 동일한 효과를 발휘한다. 그 결과, 휘도 계조가 우수한 표시 유닛(64)을 갖는 휴대 전화(60)를 제공할 수 있다.
또한, 발명의 실시예는 상기 실시예에 한정되지 않고, 이하와 같이 실시할 수도 있다.
상기 실시예에서는, 각 전류 생성용 능동 소자를 1개의 전류 공급용 트랜지스터(33a∼33f)로 구성했다. 이것을, 이득 계수 β 및 임계값 전압이 거의 같은 복수개의 단위 트랜지스터(Qp)를 서로 병렬 접속함으로써 1개의 전류 생성용 능동 소자를 구성하도록 할 수도 있다. 그리고, 이 때, 상기 복수의 단위 트랜지스터로 구성된 전류 생성용 능동 소자의 이득 계수의 비가 1:2:4:8:16:32로 되도록 한다. 또한, 상기 단위 트랜지스터(Qp)에 의해 승압용 트랜지스터(Tc)를 구성하도록 한다.
예를 들면, 상기 제 1 실시예에서의 제 2 전류 공급용 트랜지스터(33b)에 대응하는 전류 생성용 능동 소자(33bA)를, 도 6에 나타낸 바와 같이, 2개의 단위 트랜지스터(Qp)를 병렬 접속함으로써 구성한다. 마찬가지로, 제 3 전류 공급용 트랜지스터(33c)에 대응하는 전류 생성용 능동 소자(33cA)를, 도 7에 나타낸 바와 같이, 4개의 상기 단위 트랜지스터(Qp)를 각각 병렬 접속함으로써 구성한다. 마찬가지로, 제 4 전류 공급용 트랜지스터(33d)에 대응하는 전류 생성용 능동 소자(33dA)를, 도 8에 나타낸 바와 같이, 8개의 상기 트랜지스터(Qp)를 각각 병렬 접속함으로써 구성한다. 마찬가지로, 제 5 전류 공급용 트랜지스터(33e)에 대응하는 전류 생성용 능동 소자(33eA)를, 도 9에 나타낸 바와 같이, 16개의 상기 트랜지스터(Qp)를 각각 병렬 접속함으로써 구성한다. 마찬가지로, 제 6 전류 공급용 트랜지스터(33f)에 대응하는 전류 생성용 능동 소자(33fA)를, 도 10에 나타낸 바와 같이, 32개의 상기 트랜지스터(Qp)를 각각 병렬 접속함으로써 구성한다. 이와 같이 각 전류 생성용 능동 소자(33bA∼33fA)를 구성함으로써, 각 전류 생성용 능동 소자(33bA∼33eA)의 이득 계수의 비를 1:2:4:8:16:32로 설정할 수 있다.
그리고, 상기한 전류 생성용 능동 소자(33bA∼33fA)를 각각 서로 접속하는 동시에, 상기 단위 트랜지스터(Qp)에 의해 승압용 트랜지스터(Tc)를 구성한다. 따라서, 승압용 트랜지스터(Tc)를 용이하게 구성할 수 있다.
상기 실시예에서는, 각 전류 생성용 능동 소자를 1개의 전류 공급용 트랜지스터(33a∼33f)로 구성했다. 이것을, 이득 계수 β 및 임계값 전압이 거의 같은 복수개의 단위 트랜지스터(Qs)를 서로 직렬 접속함으로써 1개의 전류 생성용 능동 소자를 구성하도록 할 수도 있다. 그리고, 이 때, 상기 복수의 단위 트랜지스터에 의해 구성된 전류 생성용 능동 소자의 이득 계수의 비가 1:2:4:8:16:32로 되도록 한다. 또한, 상기 단위 트랜지스터(Qs)에 의해 승압용 트랜지스터(Tc)를 구성하도록 한다.
예를 들면, 상기 제 1 실시예에서의 제 1 전류 공급용 트랜지스터(33a)에 대응하는 전류 생성용 능동 소자(33aB)를, 도 11에 나타낸 바와 같이, 32개의 단위 트랜지스터(Qs)를 각각 직렬 접속함으로써 구성한다. 마찬가지로, 제 2 전류 공급용 트랜지스터(33b)에 대응하는 전류 생성용 능동 소자(33bB)를, 도 12에 나타낸 바와 같이, 16개의 상기 단위 트랜지스터(Qs)를 각각 직렬 접속함으로써 구성한다. 마찬가지로, 제 3 전류 공급용 트랜지스터(33c)에 대응하는 전류 생성용 능동 소자(33cB)를, 도 13에 나타낸 바와 같이, 8개의 상기 단위 트랜지스터(Qs)를 각각 직렬 접속함으로써 구성한다. 마찬가지로, 제 4 전류 공급용 트랜지스터(33d)에 대응하는 전류 생성용 능동 소자(33dB)를, 도 14에 나타낸 바와 같이, 4개의 상기 단위 트랜지스터(Qs)를 각각 서로 직렬 접속함으로써 구성한다. 마찬가지로, 제 5전류 공급용 트랜지스터(33e)에 대응하는 전류 생성용 능동 소자(33eB)를, 도 15에 나타낸 바와 같이, 2개의 상기 트랜지스터(Qs)를 각각 직렬 접속함으로써 구성한다. 이와 같이 각 전류 생성용 능동 소자(33aB∼33eB)를 구성함으로써, 각 전류 생성용 능동 소자(33aB∼33eB)의 이득 계수의 비를 1:2:4:8:16:32로 설정할 수 있다.
그리고, 상기한 전류 생성용 능동 소자(33bA∼33fA)를 각각 서로 접속하는 동시에, 승압용 트랜지스터(Tc)를 상기 단위 트랜지스터(Qp)에 의해 구성한다. 따라서, 승압용 트랜지스터(Tc)를 용이하게 구성할 수 있다.
상기 실시예에서는, 보상 회로부(40)에서 컨덴서(C)를 접속했으나, 이 컨덴서(C)를 접속하지 않는 보상 회로를 사용할 수도 있다. 이와 같이 함으로써, 보상 회로부(40)의 회로 구성을 간단히 할 수 있기 때문에, 보상 회로부(40)를 제작하는 비용을 저감시킬 수 있다.
상기 실시예에서는, 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)가 모두 n채널 FET였으나, 이것에 한정되지 않으며, p채널 FET일 수도 있다. 이 때, 승압용 트랜지스터(Tc)는, 기준 전압(Vref)으로부터 제 1∼제 6 전류 공급용 트랜지스터(33a∼33f)의 임계값 전압(Vthn)(n=a, b, …, f)만큼의 전압을 감한 전압값을 구동 전압(Vo)으로서 출력하도록 한다. 이와 같이 함으로써, 상기 실시예와 동일한 효과를 얻을 수 있다.
상기 실시예에서는, 전류 구동 소자로서 유기 EL 소자(16)를 사용했으나, 이것을 다른 전류 구동 소자에 적용할 수도 있다. 예를 들면, LED나 FED 등의 발광소자와 같은 전류 구동 소자에 적용할 수도 있다.
상기 실시예에서는, 전기 광학 장치로서, 유기 EL 소자(16)를 갖는 화소 회로(15)를 사용한 유기 EL 디스플레이(10)에 적용했으나, 이것을 발광층이 무기 재료로 구성된 무기 EL 소자를 갖는 화소 회로를 사용한 디스플레이에 적용할 수도 있다.
상술한 바와 같이 본 발명에 따르면, 전류 생성용 능동 소자로부터 출력되는 전류를 신호 또는 디지털 휘도 계조 데이터에 따라 양호한 정밀도로 제어할 수 있다.

Claims (28)

  1. 기준 전압의 값을 변압 회로에 의해 변화시켜 복수의 전류 생성용 능동 소자의 제어용 단자에 공급하고, 상기 복수의 전류 생성용 능동 소자의 도통(導通) 상태를 설정하며,
    신호에 의거하여 상기 복수의 전류 생성용 능동 소자를 선택하고, 상기 복수의 전류 생성용 능동 소자 중 상기 신호에 의해 선택된 전류 생성용 능동 소자를 통과하는 전류를 중첩시킴으로써 상기 신호에 따른 전류 레벨을 갖는 전류를 생성하는 것을 특징으로 하는 전자 회로.
  2. 복수의 전류 생성용 능동 소자와,
    상기 복수의 전류 생성용 능동 소자의 제어용 단자에 인가하는 인가용 전압을, 기준 전압을 변화시킴으로써 생성하는 변압 회로와,
    상기 복수의 전류 생성용 능동 소자 각각에 직렬로 접속된 선택용 트랜지스터를 포함하고,
    신호에 의거하여 상기 선택용 트랜지스터 중 온(on) 상태가 선택된 선택용 트랜지스터와, 상기 복수의 전류 생성용 능동 소자 중 상기 선택된 선택용 트랜지스터와 직렬로 접속된 전류 생성용 능동 소자를 통과하는 전류를 중첩시킴으로써 상기 신호에 따른 전류 레벨을 갖는 전류를 생성하는 것을 특징으로 하는 전자 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 변압 회로는 상기 기준 전압의 값으로부터 소정 값만큼을 감하는 기능 또는 상기 기준 전압의 값에 소정 값만큼을 부가하는 기능을 갖는 보상용 트랜지스터를 포함하는 것을 특징으로 하는 전자 회로.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 전류 생성용 능동 소자 각각은 적어도 1개의 트랜지스터를 포함하는 것을 특징으로 하는 전자 회로.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 전류 생성용 능동 소자 각각은 서로 병렬 접속되어 있는 것을 특징으로 하는 전자 회로.
  6. 제 3 항에 있어서,
    상기 복수의 전류 생성용 능동 소자 각각은 1개의 전류 생성용 트랜지스터로 이루어지고, 상기 전류 생성용 트랜지스터는 서로 이득 계수가 다른 것을 특징으로 하는 전자 회로.
  7. 제 3 항에 있어서,
    상기 복수의 전류 생성용 능동 소자 중 적어도 1개의 전류 생성용 능동 소자는 단위 트랜지스터의 직렬 접속을 포함하는 것인 것을 특징으로 하는 전자 회로.
  8. 제 7 항에 있어서,
    상기 보상용 트랜지스터는 상기 단위 트랜지스터와 대략 동일한 특성을 갖는 트랜지스터인 것을 특징으로 하는 전자 회로.
  9. 제 6 항에 있어서,
    상기 전류 생성용 트랜지스터 및 상기 보상용 트랜지스터는 각각 인접 위치에 형성하고, 각각의 임계값 전압이 거의 같아지도록 한 것을 특징으로 하는 전자 회로.
  10. 제 3 항에 있어서,
    상기 변압 회로가 상기 보상용 트랜지스터를 온시키기 위한 초기화 수단을 갖는 것을 특징으로 하는 전자 회로.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 변압 회로가 전압 안정화 수단을 갖는 것을 특징으로 하는 전자 회로.
  12. 제 11 항에 있어서,
    상기 전압 안정화 수단은 컨덴서를 포함하는 것을 특징으로 하는 전자 회로.
  13. 디지털 휘도 계조 데이터를 출력하는 제어 회로와,
    상기 디지털 휘도 계조 데이터에 의거하여 아날로그 구동 신호를 생성하는 구동 회로와,
    상기 아날로그 구동 신호에 의거하여 전기 광학 소자를 구동시키는 화소 회로를 구비한 전기 광학 장치에 있어서,
    상기 구동 회로는,
    기준 전압의 값을 변환 회로에 의해 변화시켜 복수의 전류 생성용 능동 소자의 제어용 단자에 공급하고, 상기 복수의 전류 생성용 능동 소자의 도통 상태를 설정하며,
    상기 디지털 휘도 계조 데이터에 의거하여 상기 복수의 전류 생성용 능동 소자를 선택하고, 상기 복수의 전류 생성용 능동 소자 중 상기 디지털 휘도 계조 데이터에 의해 선택된 전류 생성용 능동 소자를 통과하는 전류를 중첩시킴으로써 상기 디지털 휘도 계조 데이터에 따른 전류 레벨을 갖는 아날로그 구동 신호를 생성하는 것을 특징으로 하는 전기 광학 장치.
  14. 디지털 휘도 계조 데이터를 출력하는 제어 회로와,
    상기 디지털 휘도 계조 데이터에 의거하여 아날로그 구동 신호를 생성하는 구동 회로와,
    상기 아날로그 구동 신호에 의거하여 전류 구동 소자를 구동시키는 화소 회로를 구비한 전기 광학 장치에 있어서,
    상기 구동 회로는,
    복수의 전류 생성용 능동 소자와,
    상기 복수의 전류 생성용 능동 소자의 제어용 단자에 인가하는 인가용 전압을, 기준 전압을 변화시킴으로써 생성하는 변압 회로와,
    상기 복수의 전류 생성용 능동 소자 각각에 직렬로 접속된 선택용 트랜지스터를 포함하고,
    상기 선택용 트랜지스터 중 온 상태가 선택된 선택용 트랜지스터와, 상기 복수의 전류 생성용 능동 소자 중 상기 선택된 선택용 트랜지스터와 직렬로 접속된 전류 생성용 능동 소자를 통과하는 전류를 중첩시킴으로써 상기 디지털 휘도 계조 데이터에 따른 전류 레벨을 갖는 전류를 생성하는 것을 특징으로 하는 전기 광학 장치.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 변압 회로는 상기 기준 전압의 값으로부터 소정 값만큼을 감하는 기능 또는 상기 기준 전압의 값에 소정 값만큼을 부가하는 기능을 갖는 보상용 트랜지스터를 포함하는 것을 특징으로 하는 전기 광학 장치.
  16. 제 13 항 또는 제 14 항에 있어서,
    상기 복수의 전류 생성용 능동 소자 각각은 적어도 1개의 트랜지스터를 포함하는 것을 특징으로 하는 전기 광학 장치.
  17. 제 13 항 또는 제 14 항에 있어서,
    상기 복수의 전류 생성용 능동 소자 각각은 서로 병렬 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  18. 제 15 항에 있어서,
    상기 복수의 전류 생성용 능동 소자 각각은 1개의 전류 생성용 트랜지스터로 이루어지고, 상기 전류 생성용 트랜지스터는 서로 이득 계수가 다른 것을 특징으로 하는 전기 광학 장치.
  19. 제 15 항에 있어서,
    상기 복수의 전류 생성용 능동 소자 중 적어도 1개의 전류 생성용 능동 소자는 단위 트랜지스터의 직렬 접속을 포함하는 것인 것을 특징으로 하는 전기 광학 장치.
  20. 제 19 항에 있어서,
    상기 보상용 트랜지스터는 상기 단위 트랜지스터와 대략 동일한 특성을 갖는 트랜지스터인 것을 특징으로 하는 전기 광학 장치.
  21. 제 18 항에 있어서,
    상기 전류 생성용 트랜지스터 및 상기 보상용 트랜지스터는 각각 인접 위치에 형성하고, 각각의 임계값 전압이 거의 같아지도록 한 것을 특징으로 하는 전기 광학 장치.
  22. 제 15 항에 있어서,
    상기 변압 회로가 상기 보상용 트랜지스터를 온시키기 위한 초기화 수단을 갖는 것을 특징으로 하는 전기 광학 장치.
  23. 제 13 항 또는 제 14 항에 있어서,
    상기 변압 회로가 전압 안정화 수단을 갖는 것을 특징으로 하는 전기 광학 장치.
  24. 제 23 항에 있어서,
    상기 전압 안정화 수단은 컨덴서를 포함하는 것을 특징으로 하는 전기 광학 장치.
  25. 제 13 항 또는 제 14 항에 있어서,
    상기 전기 광학 소자는 EL 소자인 것을 특징으로 하는 전기 광학 장치.
  26. 제 25 항에 있어서,
    상기 EL 소자는 그 발광층이 유기 재료로 구성되어 있는 것을 특징으로 하는 전기 광학 장치.
  27. 제 1 항 또는 제 2 항에 기재된 전자 회로가 실장되어 이루어진 전자 기기.
  28. 제 13 항 또는 제 14 항에 기재된 전기 광학 장치가 실장되어 이루어진 전자 기기.
KR10-2003-0058154A 2002-08-22 2003-08-22 전자 회로, 전기 광학 장치 및 전자 기기 KR100524280B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00242473 2002-08-22
JP2002242473A JP4082134B2 (ja) 2002-08-22 2002-08-22 電子回路、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
KR20040018207A true KR20040018207A (ko) 2004-03-02
KR100524280B1 KR100524280B1 (ko) 2005-10-28

Family

ID=32051550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0058154A KR100524280B1 (ko) 2002-08-22 2003-08-22 전자 회로, 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US20040070578A1 (ko)
JP (1) JP4082134B2 (ko)
KR (1) KR100524280B1 (ko)
CN (1) CN1288615C (ko)
TW (1) TWI284874B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698699B1 (ko) * 2005-08-01 2007-03-23 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4262997B2 (ja) * 2003-02-14 2009-05-13 三菱電機株式会社 表示装置およびそれにおける表示方法
JP2005099712A (ja) * 2003-08-28 2005-04-14 Sharp Corp 表示装置の駆動回路および表示装置
JP4009238B2 (ja) * 2003-09-11 2007-11-14 松下電器産業株式会社 電流駆動装置及び表示装置
KR101060450B1 (ko) 2004-09-30 2011-08-29 엘지디스플레이 주식회사 유기발광소자 표시장치
JP4501839B2 (ja) 2005-01-17 2010-07-14 セイコーエプソン株式会社 電気光学装置、駆動回路及び電子機器
US7825843B2 (en) 2005-05-20 2010-11-02 Panasonic Corporation D/A converter and semiconductor integrated circuit including the same
CN102334293B (zh) * 2009-09-11 2014-12-10 松下电器产业株式会社 模拟/数字变换器、图像传感器系统、照相机装置
JP5651627B2 (ja) * 2012-03-22 2015-01-14 株式会社東芝 Ｄａ変換器および無線通信装置
WO2014129118A1 (ja) * 2013-02-21 2014-08-28 パナソニック株式会社 固体撮像装置
CN108648690B (zh) * 2018-04-26 2020-04-17 上海天马有机发光显示技术有限公司 一种显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52106634A (en) * 1976-03-05 1977-09-07 Hitachi Ltd Driving circuit for current drive luminous display unit
JP3039791B2 (ja) * 1990-06-08 2000-05-08 富士通株式会社 Ｄａコンバータ
JPH06314977A (ja) * 1993-04-28 1994-11-08 Nec Ic Microcomput Syst Ltd 電流出力型デジタル／アナログ変換回路
JP3629939B2 (ja) * 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
JP4138102B2 (ja) * 1998-10-13 2008-08-20 セイコーエプソン株式会社 表示装置及び電子機器
US6384817B1 (en) * 1999-12-21 2002-05-07 Philips Electronics North America Corporation Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
JP4700190B2 (ja) * 1999-12-27 2011-06-15 株式会社半導体エネルギー研究所 画像表示装置およびその駆動方法
US6750835B2 (en) * 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
US6317066B1 (en) * 2000-03-09 2001-11-13 Sunplus Technology Co., Ltd. Layout arrangement of current sources in a current-mode digital-to-analog converter
TW550530B (en) * 2000-10-27 2003-09-01 Semiconductor Energy Lab Display device and method of driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698699B1 (ko) * 2005-08-01 2007-03-23 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
US8217866B2 (en) 2005-08-01 2012-07-10 Samsung Mobile Display Co., Ltd. Data driving circuit and driving method of light emitting display using the same

Also Published As

Publication number Publication date
TWI284874B (en) 2007-08-01
US20040070578A1 (en) 2004-04-15
CN1288615C (zh) 2006-12-06
JP4082134B2 (ja) 2008-04-30
TW200415558A (en) 2004-08-16
KR100524280B1 (ko) 2005-10-28
JP2004088158A (ja) 2004-03-18
CN1484212A (zh) 2004-03-24

Similar Documents

Publication Publication Date Title
KR100668270B1 (ko) 전자 장치 및 전자 기기
KR100296113B1 (ko) 전기발광소자
KR100578911B1 (ko) 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
US8599227B2 (en) Display apparatus and display-apparatus driving method
KR100511124B1 (ko) 전자 회로, 전자 회로의 구동 방법, 전기 광학 장치, 전기광학 장치의 구동 방법 및 전자 기기
US8754912B2 (en) Display apparatus and display-apparatus driving method
US9047814B2 (en) Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit
KR100760550B1 (ko) 전기 광학 장치의 구동 방법 및 구동 회로
KR100606180B1 (ko) 디지털/아날로그 변환 회로, 전기 광학 장치 및 전자 기기
US8294737B2 (en) Display apparatus and display-apparatus driving method
US9552764B2 (en) Display device, pixel circuit, electronic apparatus, and method of driving display device
KR20040045352A (ko) 능동 매트릭스 구동회로
KR100524280B1 (ko) 전자 회로, 전기 광학 장치 및 전자 기기
EP3493191B1 (en) Pixel and display device having the same
KR100614479B1 (ko) 전자 장치, 전기 광학 장치 및 전자 기기
CN112470210A (zh) 时钟及电压生成电路和包括时钟及电压生成电路的显示装置
US7301514B2 (en) Electronic circuit, electronic device, electro-optical device, and electronic apparatus
US7348831B2 (en) Current mirror circuit, driving circuit using the same, and method of driving the circuit
JP4458084B2 (ja) 電気光学装置及び電子機器
KR20220162230A (ko) 표시 장치
CN110738963A (zh) 显示器驱动电路
CN114613333A (zh) 像素和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee