KR20040013460A

KR20040013460A - 요철형 더미 패턴이 형성된 게이트 마스크

Info

Publication number: KR20040013460A
Application number: KR1020020046389A
Authority: KR
Inventors: 안태현; 정재훈
Original assignee: 삼성전자주식회사
Priority date: 2002-08-06
Filing date: 2002-08-06
Publication date: 2004-02-14

Abstract

본 발명은 요철형 더미 패턴이 형성된 게이트 마스크에 관한 것으로, 상세하게는 반도체 기판에 형성된 활성 영역과 비활성 영역의 경계에 접촉될 게이트 패턴이 활성 영역내에 위치한 게이트 패턴의 폭(LENGTH)과 동일한 크기를 갖도록 한 요철형 더미 패턴이 형성된 게이트 마스크이다.

상기 마스크는, 반도체 기판에 형성된 활성과 비활성 영역의 경계 및 활성 영역내에 접촉되는 게이트 패턴의 폭(LENGTH)을 동일하게 하여 반도체 장치의 구동시 영역간의 경계에 생길 수 있는 폭(LENGTH)이 작은 게이트 패턴의 형성으로 기생 트랜지스터의 동작에 의한 HEIP(HOT-ELECTRON INDUCED PUNCHTHROUGH) 생성을 방지하는데 효과가 있다.

Description

요철형 더미 패턴이 형성된 게이트 마스크{ A GATE MASK HAVING A UNEVENNESS DUMMY PATTERN }

일반적으로, 반도체 장치는 트랜지스터의 구동시에 우려되는 HEIP(HOT-ELEC TRON INDUCED PUNCHTHROUGH)의 발생이 NMOS 트랜지스터에서 주로 발생이 되고, 상대적으로 전자(ELECTRON)보다도 모빌리티(MOBILITY)가 작은 홀(HOLE)을 이용하는PMOS 트랜지스터는 HEIP 발생이 미미하다고 간주되었다.

그러나, 상기 반도체 장치의 구조는, 디자인 룰 축소에 대응하여 활성과 비활성 영역을 구분하는 트랜치(TRENCH) 소자분리 방법의 적용으로 인해서, STI(SHAL LOW TRENCH ISOLATION) 계면과 활성 영역이 맞닫는 부위에 전기적인 필드 집중(FIE LD CROWDING)을 갖는다.

또한, 상기 반도체 장치는, 디자인 룰 축소로 무시할 수 없는 활성 영역내와 활성/ 비활성 영역의 경계에 형성되는 비대칭적인 폭을 갖는 게이트의 형성으로, 상대적으로 작은 게이트가 만드는 기생 트랜지스터 동작으로 인한 누설전류의 량이 크기 때문에 상기 필드 집중과 더불어서 PMOS 트랜지스터의 HEIP를 고려해야만 한다.

이하, 첨부된 도면을 참조하여 종래 기술을 설명한다.

도 1a는 종래 기술에 의한 활성영역 경계에 직사각형의 더미 패턴이 형성된 게이트가 정렬되도록 만든 게이트 마스크의 평면도이다.

도 1a와 같이, 반도체 포토용 마스크(10)를 준비하고, 반도체 기판(도면에 미 도시)의 활성 영역(20) 에지(EDGE)에 직사각형 더미 패턴(35, DUMMY PATTERN)이 정렬되도록 더미 패턴 중심이 활성 영역(20)의 폭(1W)에 대응되어 소정의 폭(2W)을 갖는 게이트 패턴(30)을 마스크(10)에 드로잉(DRAWING)한다.

상기 마스크(10)에 그린 활성 영역(20)은 이해를 돕기 위해서 상기 게이트 패턴(30)과 오버랩(OVERLAP)되도록 드로잉했으며, 실제로는 활성 영역(20)만을 드로잉한 마스크(도면에 미 도시)가 추가로 필요하다.

상기 게이트(30)는, 포토 작업(도면에 미 도시)시에 포토 광의 간섭 효과와 반도체 기판에서 활성과 비활성 영역간의 단차로 생기는 포토효과를 고려해서, 활성 영역 에지의 4 부위에 X/ Y 방향으로 소정의 길이(1L, 2L)로 된 직사각형 더미 패턴(35)을 갖는다.

도 1b는 종래 기술에 의한 게이트 마스크를 이용하여 반도체 기판에 형성된 포토레지스트 패턴의 사진이다.

도 1b와 같이, 반도체 기판(40)에 활성 영역(49)을 형성하고, 활성 영역(49)에 게이트 산화막및 순차적으로 폴리막/ WSi 막/ 질화막(도면에 미 도시)을 증착하고, 질화막에 포토레지스트를 도포한 후에 도 1a의 게이트 마스크(30)를 이용하여 선택된 부위에 게이트 패턴(30-1)을 형성한다.

상기 게이트 패턴(30-1)은 도 1a에서 활성 영역(20)의 에지 부위에서 접촉되는 더미 패턴(35)을 갖는 게이트의 일부분(37)을 확대한 사진이다.

상기 더미 패턴(35)은 반도체 기판에 형성된 활성 영역(49)의 경계(49-1)에서 포토 광의 간섭효과 및 하부 층과 상호작용으로 생기는 포토 효과로 인해서 도 1a 에서 도시한 직사각형 모양을 형성하지 못하고 반달 모양을 형성한다.

상기 반달 모양의 더미 패턴(43, 46)은 중간 지점에서 최대 CD(CRITICAL DI MENSION) 값을 갖으며, 상기 더미 패턴(43, 46)은 좌/ 우의 형상이 일정하지 않기 때문에 소정의 길이(3L, 4L)를 갖는 평평한 면이 불균일하게 생긴다.

도 1c는 도 1b의 포토레지스트 패턴에서 측정한 CD(CRITICAL DIMENSION)와 미스 얼라인(MIS-ALIGNMENT)과의 상관 관계를 나타낸 그래프이다.

도 1c를 참조하면, 상기 그래프는 도 1b의 포토레지스트 패턴(30-1)에서 좌/ 우 중에 반달 모양의 더미 패턴(43, 46)을 하나 선택하고, 선택된 더미 패턴에서 최대 CD를 나타내는 측정 포인트의 상/하를 따라서 일정한 간격으로 CD를 측정한 것이다.

상기 그래프에서 미스 얼라인(MIS-ALIGNMENT)의 수치는 더미 패턴(43, 46)에서 최대 CD점(53)을 0 이라 지칭하고, 0 의 수치를 중심으로 상/ 하 위치에 따른 일정한 측정 간격에 부호를 달리하여 산정한 값이다.

상기 그래프 선(50)은 0 을 중심(53)으로 좌/우가 유사한 기울기를 가지며, 좌/우 미스 얼라인 수치가 ±100nm 되는 특정 CD점(56)에서 도 1b의 더미 패턴 (43, 46) 에 CD는 320~330nm 의 값을 갖는다.

상기 ±100nm 되는 특정 CD점(56) 값은 최대 CD점(53) 값의 85% 수준이며 이는, 도 1b에서 반달 모양의 더미 패턴(43, 46)과 도 1c의 급격한 기울기는 도 1b 의 반도체 기판(40)에 형성된 활성 영역(49)에 대하여 게이트 패턴 (30-1)의 미스 얼라인이 심하면 도 1a의 활성 영역(20) 에지에 보강된 더미 패턴(35)이 제 구실을 못함을 암시한다.

즉, 활성영역(49)의 경계(49-1)에 접촉되는 게이트 폭과 활성 영역(49)내에 형성되는 게이트 폭이 동일하다면, 도 1b에서 활성 영역의 경계(49-1)에 접촉되는 게이트(30-1)는 활성 영역(49)과 STI 계면(도면에 미 도시)이 맞닫는 부위에 집중되는 필드(FILED)와의 상호작용으로 활성 영역(49)내에 형성된 게이트보다 빨리 턴 -온(TURN ON)되어 PMOS 트랜지스터에서 누설전류의 소오스(SOURCE)가 된다.

상기 기술적인 과제를 해결하기 위한 본 발명은 반도체 기판의 활성/ 비활성 영역 경계에 접촉될 요철형 더미 패턴이 부착된 게이트 마스크를 형성하고, 게이트 마스크를 이용하여 반도체 기판에 포토 작업으로 게이트 형성시에 활성/ 비활성 영역 경계에 접촉되는 더미 패턴을 갖는 게이트의 좌/우 형태가 안정되게 형성되게 하는 것이다.

도 1a는 종래 기술에 의한 활성영역 경계에 직사각형의 더미 패턴이 형성된 게이트가 정렬되도록 만든 게이트 마스크의 평면도.

도 1b는 종래 기술에 의한 게이트 마스크를 이용하여 반도체 기판에 형성된 포토레지스트 패턴의 사진.

도 1c는 도 1b의 포토레지스트 패턴에서 측정한 CD(CRITICAL DIMENSION)와 미스 얼라인(MIS-ALIGNMENT)과의 상관 관계를 나타낸 그래프.

도 2a는 본 발명에 의한 활성영역 경계에 요철로 된 더미 패턴이 형성된 게이트가 정렬되도록 만든 게이트 마스크의 평면도.

도 2b는 본 발명에 의한 게이트 마스크를 이용하여 반도체 기판에 형성된 포토레지스트 패턴의 사진.

도 2c는 본 발명에 의한 도 2b의 포토레지스트 패턴에서 측정한 CD(CRITICAL DIMENSION)와 미스 얼라인(MIS-ALIGNMENT)과의 상관 관계를 나타낸 그래프.

( 도면의 주요 부분에 대한 부호의 설명 )

100: 마스크200: 활성 영역(ACTIVE REGION)

300, 300-1: 게이트 패턴

350: 요철형 더미(UNEVENNESS DUMMY) 패턴

350-1: 상부 더미 패턴(UPPER DUMMY PATTERN)

350-2: 중간 더미 패턴(MIDDLE DUMMY PATTERN)

350-3: 하부 더미 패턴(LOWER DUMMY PATTERN)

370: 확대 부위3W: 활성 영역 폭

4W: 게이트 폭5L, 6L, 7L, 8L, 9L, 10L: 길이

400: 반도체 기판430, 460: 사다리꼴 더미 패턴

490: 활성 영역490-1: 경계

500: 그래프 선530: 최대 CD점(MAXIMUN CD POINT)

560: 특정 CD 점(SPECIAL CD POINT)

상기 기술적인 과제를 해결하기 위해서, 본 발명의 게이트 마스크는 게이트 패턴을 형성시킬 준비된 마스크와, 상기 마스크에 형성되고 반도체 기판에 활성/비활성 영역의 선택된 부분을 소정의 폭을 가지고 횡단하는 게이트를 포함하며, 상기 게이트는 측면에서 더미 패턴의 중심이 활성 영역의 경계에 대응되고, 소정 길이로 이격된 요철형 더미 패턴이 형성된 것이 특징이다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

도 2a는 본 발명에 의한 활성영역 경계에 요철형 더미 패턴이 형성된 게이트가 접촉되도록 한 게이트 마스크의 평면도이다.

도 2a와 같이, 반도체 포토용 마스크(100)를 준비하고, 반도체 기판(도면에 미 도시)의 활성 영역(200) 에지에 요철형 더미 패턴(350, DUMMY PATTERN)이 정렬되도록 더미 패턴 중심이 활성 영역(200)의 폭(3W)에 대응되어 소정의 폭(4W)을 갖는 게이트 패턴(300)을 마스크(100)에 드로잉(DRAWING)한다.

상기 마스크(100)에 그린 활성 영역(200)은 이해를 돕기 위해서 상기 게이트패턴(300)과 오버랩 되도록 드로잉 하였으며, 실제에는 활성 영역(200)만을 드로잉 한 마스크(도면에 미 도시)가 추가로 필요하다.

상기 게이트(300)는, 포토 작업시에 포토 광의 간섭 효과와 반도체 기판에서 활성과 비활성 영역간의 단차로 인하여 발생하는 포토효과를 고려해서, 활성 영역의 에지에 형성되는 더미 패턴(350)을 형성한다.

상기 더미 패턴(350)은 활성 영역의 에지 부위에 접촉되어 게이트 측면의 4 부분에 형성되며 또한, 더미 패턴(350)의 중심이 활성 영역의 에지에 놓이도록 게이트 패턴의 측면에 형성한다.

상기 더미 패턴(350)은 Y 축 방향에서 순서적으로 활성 영역(200) 밖에 형성된 상부 더미패턴(350-1, UPPER DUMMY PATTERN)과 활성 영역에 걸쳐 형성된 중간 더미패턴(350-2, MIDDLE DUMMY PATTERN) 및 활성 영역내에 형성되는 하부 더미패턴(350-3, LOWER DUMMY PATTERN)으로 구성된다.

상기 상부 더미패턴(350-1)은 하부 더미패턴(350-3)과 X/Y 방향으로 동일한 크기(5L, 8L)를 갖도록 형성하고, 상기 중간 더미패턴(350-2)은 X 방향의 길이(7L)는 상부/하부 더미패턴의 길이(5L)보다 작게하며 Y 방향의 길이(6L)는 상부/하부 더미패턴의 길이(8L)보다 크게 형성한다.

상기 상부/하부 더미패턴(350-1, 350-3)과 중간 더미패턴(350-2)은 X/Y 방향으로 상기 구조를 갖기 때문에 궁극적으로 요철(UNEVEN) 형태를 형성한다.

도 2b는 본 발명에 의한 게이트 마스크를 이용하여 반도체 기판에 형성된 포토레지스트 패턴의 사진이다.

도 2b와 같이, 반도체 기판(400)에 활성 영역(도면에 미 도시)을 형성하고, 활성 영역에 게이트 산화막과 순차적으로 폴리막/WSi 막/질화막(도면에 미 도시)을 증착하고, 질화막에 포토레지스트를 도포한 후에 도 1a의 게이트 마스크(100)를 이용하여 선택된 부위에 게이트 패턴(300-1)을 형성한다.

상기 게이트 패턴(300-1)은 도 2a에서 활성 영역(200)의 경계에서 접촉되는 더미 패턴(350)을 갖는 게이트의 일부분(370)을 확대한 사진이다.

상기 게이트 마스크(100)에 그려진 도 1a의 요철형 더미 패턴(350)은 반도체 기판(400)에 형성된 활성 영역(490)의 경계(490-1)에서 포토 광의 간섭효과 및 하부 층과 상호작용으로 생기는 포토 효과를 받아서 사다리꼴 더미 패턴(430, 460)으로 변환된다.

즉, 도 2a의 요철형 더미 패턴(350)은 상부/하부 더미 패턴(350-1, 350-3)이 이루는 영역으로 반도체 기판에 형성되는 포토 광의 상쇄 간섭 때문에 중간 더미패턴(350-2)을 정교하게 정의하지 못하는 구조이다.

따라서, 반도체 기판(400)에 전사된 패턴(300-1)은 도 2a의 상부/하부 더미 패턴(350-1, 350-3)의 X 방향 길이(5L)보다 중간 더미패턴(350-2)의 X 방향의 길이(7L)가 약간 크게되는 사다리꼴 형태를 형성한다.

상기 사다리꼴 형태의 더미 패턴(430, 460)은 좌/우 형상이 일정하기 때문에 소정의 길이(9L, 10L)를 갖는 평평한 면이 균일하게 생겨서 활성 영역(490)과 게이트(300-1)의 미스 얼라인을 충분히 커버할 수 있는 구조를 형성한다.

도 2c는 본 발명에 의한 도 2b의 포토레지스트 패턴에서 측정한 CD(CRITICALDIMENSION)와 미스 얼라인(MIS-ALIGNMENT)과의 상관 관계를 나타낸 그래프이다.

도 2c를 참조하면, 상기 그래프는 도 2b의 포토레지스트 패턴(300-1)에서 좌/ 우중에 사다리꼴 더미 패턴(430, 460)을 하나 선택하고, 선택된 더미 패턴에서 최대 CD를 나타내는 측정 포인트의 상/하를 따라서 일정한 간격으로 CD를 측정한 것이다.

상기 그래프에서, 미스 얼라인(MIS-ALIGNMENT)의 수치는 더미 패턴에서 최대 CD점(530)을 0 이라 지칭하고, 0 의 수치를 중심으로 상/하 위치에 따른 일정한 측정 간격에 부호를 달리하여 산정한 값이다.

상기 그래프 선(500)은 0 을 중심(530)으로 좌/우가 유사한 기울기를 가지며, 좌/우 미스 얼라인 수치가 ±100nm 되는 특정 CD점(560)에서 더미 패턴은 350~360nm 의 값을 갖는다.

상기 ±100nm 되는 특정 CD점(560) 값은 최대 CD점(530) 값의 95% 수준이며, 도 2b에서 사다리꼴 더미 패턴(430, 460)과 도 1c의 완만한 기울기는 반도체 기판에 형성된 활성 영역과 게이트의 미스 얼라인이 심해도 상기 활성 영역의 에지(EDGE)에 기생 트랜지스터가 생기지 않음을 암시한다.

즉, 도 2b에서 상기 사다리꼴 더미 패턴이 형성된 부위의 게이트(300-1)는, 활성 영역(490)의 경계(490-1)에 접촉되는 게이트 폭(LENGTH)을 크게 늘렸기 때문에, 활성 영역(490)과 STI 계면(도면에 미 도시)이 이루는 부위에서 집중되는 전기적인 필드(FIELD)와의 상호 작용으로 인해서 활성 영역(490)내에 있는 게이트 보다 빨리 턴-온(TURN ON)되지는 않는다.

따라서, 상기 현상은 PMOS 트랜지스터의 동작시에 활성 영역의 경계에서 조기(早期)에 게이트가 턴-온되어 생기는 기생 트랜지스터의 누설전류를 줄이며 또한, 트랜지스터의 구동 능력을 증가시켜서 설계 퍼포먼스를 향상시킨다.

상술한 바와 같이, 본 발명은 반도체 기판의 활성 영역의 경계에 접촉되어질 게이트의 일정 부분에 요철형 더미 패턴을 마스크에 형성하여서, 공정적으로는 안정된 게이트 패턴의 형성을 꾀하고 디바이스적으로는 활성 영역의 경계에 기생 트랜지스터의 형성을 방지하여 누설전류를 막을 수 있다.

Claims

게이트 패턴을 형성시킬 준비된 마스크와, 상기 마스크에 형성되고 반도체 기판에 활성/비활성 영역의 선택된 부분을 소정의 폭을 가지고 횡단하는 게이트를 포함하며,

상기 게이트는 측면에서 더미 패턴의 중심이 활성 영역의 경계에 대응되고, 소정 길이로 이격된 요철형 더미 패턴이 형성된 것이 특징인 요철형 더미 패턴이 형성된 게이트 마스크.