KR20040008693A - Method for forming trench type isolation layer in semiconductor device - Google Patents
Method for forming trench type isolation layer in semiconductor device Download PDFInfo
- Publication number
- KR20040008693A KR20040008693A KR1020020042364A KR20020042364A KR20040008693A KR 20040008693 A KR20040008693 A KR 20040008693A KR 1020020042364 A KR1020020042364 A KR 1020020042364A KR 20020042364 A KR20020042364 A KR 20020042364A KR 20040008693 A KR20040008693 A KR 20040008693A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- pad nitride
- etching
- forming
- nitride layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000002955 isolation Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims description 15
- 229920000642 polymer Polymers 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자분리 공정에 관한 것이며, 더 자세히는 트렌치형 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a device isolation process for electrical separation between devices, and more particularly, to a method of forming a trench type device isolation film.
전통적인 소자분리 공정인 실리콘국부산화(LOCOS) 공정은 근본적으로 버즈비크(Bird's beak)로부터 자유로울 수 없으며, 버즈비크에 의한 활성영역의 감소로 인하여 초고집적 반도체 소자에 적용하기 어렵게 되었다.The silicon isolation process (LOCOS) process, which is a traditional device isolation process, cannot fundamentally be free from Bird's beak and is difficult to apply to ultra-high density semiconductor devices due to the reduction of the active area caused by Buzzbeek.
한편, 트렌치 소자분리(shallow trench isolation, STI) 공정은 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인을 근본적으로 해결할 수 있고, 활성영역의 확보에 유리한 소자분리 공정으로 부각되고 있으며, 향후 1G DRAM 또는 4G DRAM급 이상의 초고집적 반도체 소자 제조 공정에의 적용이 유망한 기술이다.Meanwhile, the trench trench isolation (STI) process can fundamentally solve instability factors such as deterioration of the field oxide film due to the reduction of the design rule of the semiconductor device, and is advantageous for securing the active region. It is emerging as a device separation process, and it is a promising technology to be applied to an ultra-high density semiconductor device manufacturing process of 1G DRAM or 4G DRAM level in the future.
종래의 STI 공정은 실리콘 기판 상에 패드 산화막 및 패드 질화막을 형성하고, 이를 선택 식각하여 트렌치 마스크 패턴을 형성한 다음, 패터닝된 패드 질화막을 식각 베리어로 사용하여 실리콘 기판을 건식 식각함으로써 트렌치를 형성하고, 계속하여 측벽 열산화 공정을 실시하고, 고밀도플라즈마(high density plasma, HDP) 산화막을 증착하여 트렌치를 매립하고, 화학·기계적 연마(chemical mechanical polishing, CMP) 공정을 실시하여 평탄화를 이룬 다음, 패드 질화막 및 패드 산화막을 제거하여 소자분리막을 형성하고 있다.The conventional STI process forms a pad oxide film and a pad nitride film on a silicon substrate, selectively etches the trench mask pattern to form a trench mask pattern, and then forms a trench by dry etching the silicon substrate using the patterned pad nitride film as an etching barrier. Then, the sidewall thermal oxidation process is performed, a high density plasma (HDP) oxide film is deposited, the trench is buried, and a chemical mechanical polishing (CMP) process is performed to planarize the pad. The device isolation film is formed by removing the nitride film and the pad oxide film.
전술한 바와 같이 종래의 STI 공정은 포토레지스트 패턴을 사용하여 패드 질화막 및 패드 산화막을 식각하고, 포토레지스트 패턴을 제거한 후, 패터닝된 패드 질화막을 식각 베리어로 사용하여 트렌치 식각을 수행하고 있다. 이는 실리콘에 대한 포토레지스트의 식각 선택비가 떨어지는 저압 플라즈마 장비에서 트렌치 식각을 수행하는데 기인한 것이다. 이 경우, 트렌치 식각시 포토레지스트가 존재하지 않기 때문에 폴리머 형성이 어렵게 되며, 이에 따라 트렌치의 탑 코너 라운딩이 어려운 문제점이 있었다.As described above, the conventional STI process uses a photoresist pattern to etch the pad nitride layer and the pad oxide layer, removes the photoresist pattern, and then performs trench etching using the patterned pad nitride layer as an etching barrier. This is due to the trench etching in low pressure plasma equipment where the etching selectivity of the photoresist to silicon is low. In this case, since the photoresist does not exist during the trench etching, it is difficult to form a polymer, and thus, the top corner rounding of the trench is difficult.
즉, 패드 질화막을 식각 베리어로 사용하여 트렌치 식각을 수행하면, 도 1에 도시된 바와 같이 트렌치 탑 코너 부분이 첨예화되어 문턱전압 특성, 리프레시 특성 등 소자의 동작 특성이 열화되는 문제점이 있었다.That is, when the trench is etched using the pad nitride layer as an etching barrier, the trench top corner portion is sharpened as shown in FIG. 1, thereby deteriorating operating characteristics of the device, such as a threshold voltage characteristic and a refresh characteristic.
이러한 문제점을 고려하여 추가적인 탑 코너 라운딩 공정을 수행하고 있으나, 이러한 추가 공정은 공정 시간을 증가시켜 생산성을 저하시키는 요인이 되고 있다.In consideration of such a problem, an additional top corner rounding process is performed, but this additional process increases the processing time and becomes a factor of lowering productivity.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 추가 공정 없이 트렌치 탑 코너 라운딩을 이룰 수 있는 반도체 소자의 트렌치형 소자분리막 형성방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a trench type device isolation film forming method of a semiconductor device that can achieve a trench top corner rounding without additional processes.
도 1은 종래기술에 따른 STI 공정 중 트렌치 식각 후의 웨이퍼 단면을 나타낸 전자현미경(SEM) 사진.1 is a scanning electron microscope (SEM) photograph showing the cross-section of the wafer after trench etching in the STI process according to the prior art.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 STI 공정도.2A-2D are STI process diagrams in accordance with one embodiment of the present invention.
도 3은 본 발명의 일 실시예에 따른 STI 공정 중 트렌치 식각 후의 웨이퍼 단면을 나타낸 전자현미경(SEM) 사진.3 is an electron micrograph (SEM) photograph showing the cross-section of the wafer after the trench etching in the STI process according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
20 : 실리콘 기판20: silicon substrate
21 : 패드 질화막21: pad nitride film
22 : 패드 산화막22: pad oxide film
23 : 포토레지스트 패턴23 photoresist pattern
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 실리콘기판 상에 패드 질화막을 형성하는 제1 단계; 상기 패드 질화막 상에 트렌치 영역을 오픈시키는 포토레지스트 패턴을 형성하는 제2 단계; 상기 포토레지스트 패턴을 식각 베리어로 사용하여 상기 패드 질화막을 건식 식각하되, 상기 트렌치 영역에 상기 패드 질화막이 일정 두께로 잔류하도록 하는 제3 단계; 상기 포토레지스트 패턴을 식각 베리어로 사용하여 상기 트렌치 영역에 잔류하는 상기 패드 질화막을 식각하되, 상기 제3 단계에 비해 많은 폴리머가 유발되는 조건으로 식각을 진행하여 상기 트렌치 영역의 가장자리 부분에 상기 트렌치 내부로 경사진 패턴으로 상기 패드 질화막이 잔류하도록 하는 제4 단계; 상기 실리콘 기판을 건식 식각하여 트렌치를 형성하되, 상기 트렌치 영역에 경사진 패턴으로 잔류하는 상기 패드 질화막의 프로파일이 상기 트렌치의 상부 모서리 프로파일에 전사되도록 하는 제5 단계; 및 상기 트렌치 내에 산화물을 갭-필하는 제6 단계를 포함하는 반도체 소자의 트렌치형 소자분리막 형성방법이 제공된다.According to an aspect of the present invention for achieving the above technical problem, a first step of forming a pad nitride film on a silicon substrate; Forming a photoresist pattern for opening a trench region on the pad nitride film; A third step of dry etching the pad nitride layer using the photoresist pattern as an etching barrier, wherein the pad nitride layer remains in a predetermined thickness in the trench region; The pad nitride layer remaining in the trench region is etched using the photoresist pattern as an etching barrier, and the etching process is performed under a condition in which more polymers are induced than in the third step, and the inside of the trench is formed at an edge of the trench region. A fourth step of leaving the pad nitride film in a pattern inclined to Dry etching the silicon substrate to form a trench, wherein the profile of the pad nitride layer remaining in the inclined pattern in the trench region is transferred to the upper edge profile of the trench; And a sixth step of gap-filling an oxide in the trench is provided.
본 발명에서는 패드 질화막을 식각함에 있어서, 다량의 폴리머를 유발할 수 있는 단계를 포함하는 2 단계 식각을 수행하여 트렌치 영역의 가장자리 부분에 경사진 패턴의 패드 질화막을 잔류시고, 후속 트렌치 식각을 수행한다. 패드 질화막 식각을 고압 플라즈마 장비에서 수행하면 포토레지스트 패턴을 후속 트랜치 식각시에도 베리어로 사용할 수 있다.In the present invention, in etching the pad nitride film, a two-step etching including a step of inducing a large amount of polymer may be performed to leave a pad nitride film having an inclined pattern at an edge portion of the trench region and to perform subsequent trench etching. When the pad nitride layer etching is performed in a high pressure plasma apparatus, the photoresist pattern may be used as a barrier even in subsequent trench etching.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.
첨부된 도면 도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 STI 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.2A to 2D illustrate an STI process according to an embodiment of the present invention, which will be described with reference to the following.
본 실시예에 따른 STI 공정은 우선, 도 2a에 도시된 바와 같이 실리콘 기판(20) 상에 패드 산화막(21) 및 패드 질화막(22)을 각각 50∼200Å 및 500∼2500Å의 두께로 형성하고, 패드 질화막(22) 상부에 포토레지스트를 도포한 다음, 트렌치 마스크를 사용한 노광 및 현상 공정을 실시하여 포토레지스트 패턴(23)을 형성한다.In the STI process according to the present embodiment, first, as shown in FIG. 2A, a pad oxide film 21 and a pad nitride film 22 are formed on the silicon substrate 20 to a thickness of 50 to 200 kPa and 500 to 2500 kPa, respectively. After the photoresist is applied on the pad nitride layer 22, an exposure and development process using a trench mask are performed to form the photoresist pattern 23.
이어서, 도 2b에 도시된 바와 같이 포토레지스트 패턴(23)을 식각 베리어로 사용하여 패드 질화막(22)을 건식 식각한다. 이때, 소자분리 영역의 패드 질화막(22)의 90% 정도까지 식각하여 일정 두께를 잔류시킨다. 여기서, 패드 질화막(22)의 식각은 고압 플라즈마 장비(예컨대, RF 스플릿 파워 방식 장비)에서 수행하며, 1000∼1800mTorr 압력, 1000W 소오스 파워, 0.1∼0.3 CHF3/CF4유량비(바람직하게는, 23sccm CHF3, 177sccm CF4, 1500sccm Ar), 0∼30℃ 전극 온도 조건으로 수행하는 것이 바람직하다.Subsequently, as illustrated in FIG. 2B, the pad nitride layer 22 is dry-etched using the photoresist pattern 23 as an etching barrier. At this time, by etching to about 90% of the pad nitride film 22 of the device isolation region to maintain a predetermined thickness. Here, the etching of the pad nitride film 22 is performed in a high pressure plasma apparatus (eg, RF split power type equipment), and 1000 to 1800 mTorr pressure, 1000 W source power, 0.1 to 0.3 CHF 3 / CF 4 flow rate ratio (preferably, 23 sccm CHF 3 , 177 sccm CF 4 , 1500 sccm Ar), preferably at 0 to 30 ° C. electrode temperature conditions.
계속하여, 도 2c에 도시된 바와 같이 같은 장비 내에서 잔류하는 패드 질화막(22)을 식각한다. 이때, CHF3/CF4유량비를 조절하여 폴리머가 다량 발생하는 조건으로 식각을 진행하여 패드 질화막(22)이 트렌치 가장자리 부분에 경사진 패턴의 형태로 일부 잔류하도록 한다. 여기서, 1000∼1800mTorr 압력, 1200W 소오스 파워,1.5∼3.0 CHF3/CF4유량비(바람직하게는, 70sccm CHF3, 30sccm CF4, 1500sccm Ar), 0∼30℃ 전극 온도 조건으로 수행하는 것이 바람직하며, 식각 시간을 조절하여 트렌치 가장자리 부분에 잔류하는 패턴의 경사 및 폭을 조절할 수 있다. 예컨대, 식각 시간이 20초 정도면 150Å의 폭을 가지는 경사 패턴을 얻을 수 있다.Subsequently, the pad nitride film 22 remaining in the same equipment is etched as shown in FIG. 2C. At this time, by adjusting the flow rate ratio of CHF 3 / CF 4 to proceed the etching under a condition that a large amount of polymer is generated so that the pad nitride film 22 partially remains in the form of an inclined pattern in the trench edge portion. Here, 1000 to 1800 mTorr pressure, 1200 W source power, 1.5 to 3.0 CHF 3 / CF 4 flow rate ratio (preferably, 70 sccm CHF 3 , 30sccm CF 4 , 1500sccm Ar), it is preferably carried out at 0 ~ 30 ℃ electrode temperature conditions By adjusting the etching time, the slope and width of the pattern remaining at the edge of the trench can be adjusted. For example, if the etching time is about 20 seconds, an inclined pattern having a width of 150 ms can be obtained.
다음으로, 도 2d에 도시된 바와 같이 저압 플라즈마 장비(예컨대, ICP(inductively coupled plasma) 장비)에서 포토레지스트 패턴(23)을 식각 베리어로 사용하여 실리콘 기판(20)을 식각하여 트렌치를 형성한다. 이때, 트렌치 가장자리 부분에 잔류하는 패드 질화막(22)의 경사 패턴이 식각 베리어로 작용하면서 트렌치의 상부를 경사지게 형성할 수 있으며, 트렌치 영역에 잔류하는 패드 질화막(22) 및 패드 산화막(21)도 함께 제거된다. 여기서, 4∼15mTorr 압력, 1300W 소오스 파워, 275W 바이어스 파워, 0.2∼5.0 Cl2/HBr 유량비, 전체 가스의 5∼20%의 O2유량비(바람직하게는, 20sccm Cl2, 60sccm HBr, 3sccm Ar) 조건으로 수행하는 것이 바람직하며, Cl2/HBr 유량비에 따라 트렌치 전체의 경사를 조절하고, 식각 타겟에 따라 트렌치의 높이가 정해진다.Next, as illustrated in FIG. 2D, the silicon substrate 20 is etched using the photoresist pattern 23 as an etch barrier in low pressure plasma equipment (eg, inductively coupled plasma (ICP) equipment) to form trenches. At this time, the inclined pattern of the pad nitride film 22 remaining in the trench edge portion acts as an etch barrier to form an inclined upper portion of the trench, and the pad nitride film 22 and the pad oxide film 21 remaining in the trench region are also present. Removed. Where 4 to 15 mTorr pressure, 1300 W source power, 275 W bias power, 0.2 to 5.0 Cl 2 / HBr flow rate, and 5 to 20% O 2 flow rate (preferably 20 sccm Cl 2 , 60 sccm HBr, 3 sccm Ar) It is preferable to carry out under conditions, and the inclination of the entire trench is adjusted according to the Cl 2 / HBr flow rate ratio, and the height of the trench is determined according to the etching target.
이후, 통상의 공정을 통해 트렌치 갭-필을 이루고, CMP, 패드 질화막(22) 제거 등을 수행함으로써 STI 공정을 완료한다.Thereafter, the trench gap-fill is achieved through a conventional process, and the STI process is completed by performing CMP, pad nitride film 22 removal, and the like.
상기와 같이 본 발명에서는 패드 질화막(22) 식각시에 다량의 폴리머를 유발하는 스텝을 추가함으로써 패드 질화막(22) 레벨에서 이미 트렌치 탑 코너 라운딩을 이룰 수 있는 패턴 형태를 확보한다. 따라서, 본 발명을 실시하면 도 3에 도시된 바와 같이 트렌치 탑 코너가 라운딩된 프로파일을 얻을 수 있으며, 이에 따라 활성 영역의 면적이 증가하는 효과를 유발하여 문턱전압 특성, 리프레시 특성 등 소자의 동작 특성을 개선하는데 도움이 된다.As described above, in the present invention, by adding a step of inducing a large amount of polymer when the pad nitride layer 22 is etched, a pattern shape capable of forming a trench top corner rounding at the pad nitride layer 22 level is secured. Therefore, according to the present invention, as shown in FIG. 3, a rounded profile of the trench top corner may be obtained, thereby causing an effect of increasing the area of the active region, thereby operating characteristics of the device such as a threshold voltage characteristic and a refresh characteristic. It helps to improve
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
예컨대, 전술한 실시예에서는 실리콘 기판을 식각함에 있어서 포토레지스트 패턴을 식각 베리어로 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 포토레지스트 패턴을 제거하고 패드 질화막을 식각 베리어로 사용하여 트렌치 식각을 수행하는 경우에도 적용될 수 있다. 이때에도 식각 조건은 전술한 실시예에서 제시한 바와 동일하게 적용한다.For example, in the above-described embodiment, the case in which the photoresist pattern is used as an etching barrier in etching the silicon substrate has been described as an example. However, the present invention removes the photoresist pattern and uses trench pad etching as a etching barrier. It can also be applied when performing. In this case, the etching conditions are the same as those described in the above-described embodiment.
전술한 본 발명은 추가 공정 없이 트렌치 식각 과정에서 트렌치 탑 코너 라운딩을 이룰 수 있는 효과가 있으며, 이로 인하여 소자의 동작 특성 개선을 기대할 수 있다.The present invention described above has the effect of forming a trench top corner rounding in the trench etching process without an additional process, thereby improving the operating characteristics of the device can be expected.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020042364A KR20040008693A (en) | 2002-07-19 | 2002-07-19 | Method for forming trench type isolation layer in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020042364A KR20040008693A (en) | 2002-07-19 | 2002-07-19 | Method for forming trench type isolation layer in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040008693A true KR20040008693A (en) | 2004-01-31 |
Family
ID=37317722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020042364A KR20040008693A (en) | 2002-07-19 | 2002-07-19 | Method for forming trench type isolation layer in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040008693A (en) |
-
2002
- 2002-07-19 KR KR1020020042364A patent/KR20040008693A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100275730B1 (en) | Trench isolating method | |
| US20070111467A1 (en) | Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same | |
| KR100224700B1 (en) | Isolation method of semiconductor device | |
| KR100672754B1 (en) | Method for making semiconductor device having trench isolation | |
| KR20040008693A (en) | Method for forming trench type isolation layer in semiconductor device | |
| US20090197388A1 (en) | Method of manufacturing semiconductor device | |
| KR20060101947A (en) | Method for forming semiconductor device | |
| KR100894791B1 (en) | Method of forming a isolation layer in a semiconductor device | |
| KR100639198B1 (en) | Method for forming isolation layer in semiconductor device | |
| KR100507380B1 (en) | Method of forming an isolation layer in a semiconductor device | |
| KR101045548B1 (en) | Shallow Trench Isolation Method for Semiconductor Devices | |
| KR20040105980A (en) | The method for forming shallow trench isolation in semiconductor device | |
| KR100876874B1 (en) | Device Separating Method of Semiconductor Device | |
| KR19990062237A (en) | Trench type device isolation | |
| CN115360193A (en) | Semiconductor structure and manufacturing method thereof | |
| KR100623876B1 (en) | Method for forming the shallow trench isolation | |
| KR100561974B1 (en) | A Manufacturing Method of Semiconductor Element | |
| KR20050011471A (en) | Method for forming isolation layer of semiconductor device | |
| KR100984854B1 (en) | Method for forming element isolation layer of semiconductor device | |
| KR100838374B1 (en) | Method for forming isolation layer in semiconductor device | |
| KR20000075301A (en) | Method of forming trench type isolation layer in semiconductor device | |
| KR20060074693A (en) | Method for forming trench in semiconductor device | |
| KR20100032039A (en) | Method for manufacturing shallow trench isolation of semiconductor device | |
| JP2001267410A (en) | Method of manufacturing semiconductor device | |
| KR20040050112A (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |