KR100838374B1 - Method for forming isolation layer in semiconductor device - Google Patents

Method for forming isolation layer in semiconductor device Download PDF

Info

Publication number
KR100838374B1
KR100838374B1 KR1020070048094A KR20070048094A KR100838374B1 KR 100838374 B1 KR100838374 B1 KR 100838374B1 KR 1020070048094 A KR1020070048094 A KR 1020070048094A KR 20070048094 A KR20070048094 A KR 20070048094A KR 100838374 B1 KR100838374 B1 KR 100838374B1
Authority
KR
South Korea
Prior art keywords
trench
device isolation
semiconductor device
photoresist pattern
forming
Prior art date
Application number
KR1020070048094A
Other languages
Korean (ko)
Inventor
한기현
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070048094A priority Critical patent/KR100838374B1/en
Application granted granted Critical
Publication of KR100838374B1 publication Critical patent/KR100838374B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Abstract

A method for forming a device isolation layer in a semiconductor device is provided to easily remove an etched layer during an LET(Light Etch Treatment) process by preventing the etched layer from being oxidized during a photoresist pattern removing process. A pad oxide film(31) and a pad nitride film(32) are sequentially formed on a semiconductor substrate(30). A photoresist pattern for forming a device isolation trench is formed on the pad nitride film. The pad nitride film, the pad oxide film, and the semiconductor substrate are sequentially etched by using the photoresist pattern as an etching barrier, such that a trench is formed. The photoresist pattern is removed by using H2O vapors. An etched layer(34), which is formed on a surface of the trench, is removed. A device isolation film is formed in the trench.

Description

반도체 소자의 소자 분리막 형성 방법{METHOD FOR FORMING ISOLATION LAYER IN SEMICONDUCTOR DEVICE}METHODS FOR FORMING ISOLATION LAYER IN SEMICONDUCTOR DEVICE}

도1a 내지 도1c는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 도시한 공정 단면도. 1A to 1C are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to the prior art;

도2는 종래 기술에 따른 반도체 소자의 소자 분리막 형성시 문제점을 나타내는 도면.2 is a view showing a problem in forming a device isolation film of a semiconductor device according to the prior art.

도3a 내지 도3c는 본 발명의 일실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 도시한 공정 단면도. 3A to 3C are cross-sectional views illustrating a method of forming an isolation layer of a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

30 : 반도체 기판 31 : 패드 산화막30 semiconductor substrate 31 pad oxide film

32 : 패드 질화막 33 : 포토레지스트 패턴32: pad nitride film 33: photoresist pattern

34 : 식각 손상층 T : 소자분리용 트렌치34: etching damage layer T: trench for device isolation

본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 STI(Shallow Trench Isolation) 공정을 이용한 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for manufacturing a semiconductor device, and more particularly, to a method of forming a device isolation layer of a semiconductor device using a shallow trench isolation (STI) process.

도1a 내지 도1c는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 도시한 공정 단면도이다. 1A to 1C are cross-sectional views illustrating a method of forming a device isolation layer of a semiconductor device according to the prior art.

도1a에 도시된 바와 같이, 반도체 기판(10) 상에 패드 산화막(11) 및 패드 질화막(12)을 순차적으로 형성한 후, 패드 질화막(12) 상에 소자분리용 트렌치 형성을 위한 포토레지스트 패턴(13)을 형성한다.As shown in FIG. 1A, after the pad oxide film 11 and the pad nitride film 12 are sequentially formed on the semiconductor substrate 10, a photoresist pattern for forming a trench for device isolation on the pad nitride film 12 is formed. (13) is formed.

이어서, 포토레지스트 패턴(13)을 식각 마스크로 패드 질화막(12), 패드 산화막(11) 및 반도체 기판(10)을 순차적으로 식각하여 소자분리용 트렌치(t)를 형성한다. 이때, 트렌치(t) 형성을 위한 식각시 반도체 기판(10)이 손상(damage)되어 트렌치(t) 표면에 식각 손상층(14)이 형성된다.Subsequently, the pad nitride layer 12, the pad oxide layer 11, and the semiconductor substrate 10 are sequentially etched using the photoresist pattern 13 as an etch mask to form a device isolation trench t. At this time, the semiconductor substrate 10 is damaged during the etching for forming the trench t, so that the etching damage layer 14 is formed on the surface of the trench t.

도1b에 도시된 바와 같이, O2 가스를 이용한 스트립(strip) 공정으로 포토레지스트 패턴(13)을 제거한다. 이때, 포토레지스트 패턴(13)의 제거시 식각 손상층(14)의 일부가 플라즈마 산화 공정에 의하여 산화막으로 변질되는 현상이 발생한다. As shown in FIG. 1B, the photoresist pattern 13 is removed by a strip process using O 2 gas. At this time, when the photoresist pattern 13 is removed, a portion of the etching damage layer 14 is changed into an oxide film by a plasma oxidation process.

이어서, 트렌치(t) 형성을 위한 식각시 발생한 폴리머(polymer)를 제거하기 위하여 습식 세정을 수행한다.Subsequently, a wet cleaning is performed to remove the polymer generated during the etching for forming the trench t.

도1c에 도시된 바와 같이, LET(Light Etch Treatment) 공정을 수행하여 식각 손상층(14)을 제거한다. LET 공정은 식각 손상층(14)(예를 들어, 폴리실리콘막) 대비 패드 질화막(12)에 대해 낮은 선택비를 갖는 가스를 이용하여 수행된다. 이는, 패드 질화막(12)이 후속 공정으로 트렌치(t) 내부에 절연막을 매립하기 위해 수행되는 연마 공정의 연마 정지막으로 사용되기 때문에, 패드 질화막(12)의 손실을 방지하기 위함이다. As shown in FIG. 1C, the etching damage layer 14 is removed by performing a light etching treatment (LET) process. The LET process is performed using a gas having a low selectivity with respect to the pad nitride film 12 relative to the etch damage layer 14 (eg, polysilicon film). This is to prevent the loss of the pad nitride film 12 because the pad nitride film 12 is used as a polishing stop film of the polishing process performed to fill the insulating film in the trench t in a subsequent process.

이어서, 본 도면에는 도시되지 않았으나, 트렌치(t)가 형성된 결과물 상에 소자분리용 절연막을 형성한 후, 패드 질화막(12)이 드러날 때까지 연마 공정을 수행하여 트렌치(t) 내부에 매립되는 소자 분리막(미도시됨)을 형성한다.Subsequently, although not shown in the drawing, an insulating film for device isolation is formed on the resultant trench t, and a polishing process is performed until the pad nitride film 12 is exposed to fill the inside of the trench t. A separator (not shown) is formed.

그러나, 이와 같은 종래 기술에 따른 STI 공정을 이용하는 소자 분리막 형성 방법은 다음과 같은 문제점을 갖는다.However, the device isolation film forming method using the STI process according to the prior art has the following problems.

전술한 LET 공정은 패드 질화막(12)에 대해 낮은 선택비를 갖는 가스를 이용하여 수행되는데, 패드 질화막(12)에 대해 낮은 선택비를 갖는 가스는 일반적으로 산화막에 대하여도 낮은 선택비를 갖는다. 따라서, LET 공정으로 식각 손상층(14)을 제거하는 경우에 식각 손상층(14)의 일부가 변질되어 형성되는 산화막으로 인하여 일정 시간 내에 식각 손상층(14)을 모두 제거하는 것이 어려워진다. The above-described LET process is performed using a gas having a low selectivity with respect to the pad nitride film 12, and a gas having a low selectivity with respect to the pad nitride film 12 generally has a low selectivity with respect to the oxide film. Therefore, when the etching impairment layer 14 is removed by the LET process, it is difficult to remove all of the etching impairment layer 14 within a predetermined time due to an oxide film formed by deforming a part of the etching impairment layer 14.

게다가, 전술한 포토레지스트 패턴(13)의 제거 과정은 표면 식각을 막기 위하여 탑 파워(top power) 만을 인가한 상태에서 수행되므로, 식각 손상층(14)의 일부가 산화막으로 변질되는 현상은 식각 손상층(14)의 상부로 갈수록 더욱 심화된다. 다시 말하면, 식각 손상층(14)이 변질되어 형성되는 산화막의 두께가 하부에서 상부로 갈수록 더욱 두꺼워진다. 따라서, LET 공정으로 식각 손상층(14)을 제거하는 경우에 특히 식각 손상층(14)의 상부를 모두 제거하는 것이 어려워진다.In addition, since the above-described removal process of the photoresist pattern 13 is performed while only top power is applied to prevent surface etching, a phenomenon in which part of the etching damage layer 14 is changed into an oxide film is etch damage. As it goes to the top of layer 14, it gets deeper. In other words, the thickness of the oxide film formed by deterioration of the etch damage layer 14 becomes thicker from the bottom to the top. Therefore, in the case where the etch damage layer 14 is removed by the LET process, it is particularly difficult to remove all the upper portions of the etch damage layer 14.

이와 같이, LET 공정을 수행한 후에도 식각 손상층(14)이 잔류하게 되고, 특히, 트렌치(t)의 상부에 식각 손상층(14)이 잔류하게 되므로, 트렌치(t) 내부는 네가티브 슬로프(negative slope)를 갖게 된다. 그 결과, 트렌치(t)의 갭필(gap fill) 마진이 감소하여 트렌치(t) 내에 소자 분리용 절연막 증착시 절연막이 미처 매립되지 못하는 보이드(void)가 발생하게 된다(도2 참조).As such, since the etch damage layer 14 remains even after the LET process is performed, in particular, the etch damage layer 14 remains on the trench t, so that the inside of the trench t has a negative slope. slope). As a result, the gap fill margin of the trench t is reduced, and voids in which the insulating film is not buried when the insulating film for device isolation is deposited in the trench t are generated (see FIG. 2).

한편, 포토레지스트 패턴(13)의 제거시 O2 가스 대신 CF4 가스를 이용하는 스트립 공정을 수행할 수도 있다. 이 경우에는 식각 손상층(14)의 플라즈마 산화 현상을 방지할 수 있으나 패드 질화막(12)의 손실을 초래하는 문제점이 있다. Meanwhile, when removing the photoresist pattern 13, a strip process using CF 4 gas instead of O 2 gas may be performed. In this case, the plasma oxidization phenomenon of the etching damage layer 14 may be prevented, but there is a problem that causes the loss of the pad nitride layer 12.

또한, 포토레지스트 패턴(13)의 제거시 사용되는 O2 가스의 유량을 감소시키면 식각 손상층(14)의 산화 정도를 감소시킬 수 있으나, 포토레지스트 패턴(13)이 완전히 제거되지 못하고 잔류할 가능성이 있다.In addition, reducing the flow rate of the O 2 gas used to remove the photoresist pattern 13 may reduce the oxidation degree of the etch damage layer 14, but the photoresist pattern 13 may not be completely removed and may remain. There is this.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 소자분리용 트렌치 형성을 위한 반도체 기판의 식각시 발생하는 식각 손상층이 후속 포토레지스트 패턴 제거 공정에서 산화되는 것을 방지하여 후속 LET 공정에서 용이하게 제거되도록 함으로써, 소자분리용 트렌치에 소자분리용 절연막의 매립시 보이 드 발생을 억제할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above-mentioned problems of the prior art, and prevents the etching damage layer generated during the etching of the semiconductor substrate for forming the trench for device isolation to be oxidized in the subsequent photoresist pattern removal process so that the subsequent LET process It is an object of the present invention to provide a method for forming a device isolation film of a semiconductor device which can suppress the generation of voids when the device isolation insulating film is embedded in the device isolation trench by being easily removed.

상기 목적을 달성하기 위한 본 발명의 반도체 소자의 소자 분리막 형성 방법은, 반도체 기판상에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계; 상기 패드 질화막 상에 소자분리용 트렌치 형성을 위한 포토레지스트 패턴을 형성한는 단계; 상기 포토레지스트 패턴을 식각 베리어로 상기 패드 질화막, 상기 패드 산화막 및 상기 반도체 기판을 순차적으로 식각하여 트렌치를 형성하는 단계; H2O 증기를 이용하여 상기 포토레지스트 패턴을 제거하는 단계; 상기 트렌치의 표면에 형성된 식각 손상층을 제거하는 단계; 및 상기 트렌치 내부에 소자 분리막을 형성하는 단계를 포함한다.A device isolation film forming method of a semiconductor device of the present invention for achieving the above object comprises the steps of sequentially forming a pad oxide film and a pad nitride film on a semiconductor substrate; Forming a photoresist pattern for forming a trench for device isolation on the pad nitride film; Forming a trench by sequentially etching the pad nitride layer, the pad oxide layer, and the semiconductor substrate using the photoresist pattern as an etching barrier; Removing the photoresist pattern using H 2 O vapor; Removing the etch damage layer formed on the surface of the trench; And forming an isolation layer in the trench.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도3a 내지 도3c는 본 발명의 일실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 도시한 공정 단면도이다. 3A to 3C are cross-sectional views illustrating a method of forming an isolation layer of a semiconductor device in accordance with an embodiment of the present invention.

도3a에 도시된 바와 같이, 반도체 기판(30) 상에 패드 산화막(31) 및 패드 질화막(32)을 순차적으로 형성한 후, 패드 질화막(32) 상에 소자분리용 트렌치 형성을 위한 포토레지스트 패턴(33)을 형성한다.As shown in FIG. 3A, after the pad oxide film 31 and the pad nitride film 32 are sequentially formed on the semiconductor substrate 30, a photoresist pattern for forming a trench for device isolation on the pad nitride film 32 is formed. 33 is formed.

이어서, 포토레지스트 패턴(33)을 식각 마스크로 패드 질화막(32), 패드 산화막(31) 및 반도체 기판(30)을 순차적으로 식각하여 소자분리용 트렌치(T)를 형성한다. 이때, 트렌치(T) 형성을 위한 식각시 반도체 기판(30)이 손상되어 트렌치(T) 표면에 식각 손상층(34)이 형성된다.Subsequently, the pad nitride layer 32, the pad oxide layer 31, and the semiconductor substrate 30 are sequentially etched using the photoresist pattern 33 as an etching mask to form an isolation trench T. At this time, during etching for forming the trench T, the semiconductor substrate 30 is damaged to form an etch damage layer 34 on the trench T surface.

도3b에 도시된 바와 같이, 포토레지스트 패턴(33)을 제거한다. 이때, 식각 손상층(34)의 일부가 산화막으로 변질되는 현상을 방지하기 위하여 종래의 O2 가스를 이용하는 대신 H20 증기(vapor)를 이용하여 포토레지스트 패턴(33)을 제거한다. As shown in Fig. 3B, the photoresist pattern 33 is removed. In this case, the photoresist pattern 33 is removed using H 2 0 vapor instead of using a conventional O 2 gas in order to prevent a portion of the etch damage layer 34 from being deteriorated to an oxide film.

좀더 상세하게는, 예비적으로 H2O 증기를 포토레지스트 패턴(33)의 제거가 수행되는 챔버 내로 1차 플로우(flow)시킨다. 여기서, 1차 플로우시 챔버의 압력은 1500~2500mT 정도로 유지하고, H2O 증기의 유량은 2000~3000sccm 정도가 됨이 바람직하다. 이어서, 포토레지스트 패턴(33)을 제거하기 위하여 O2 및 N2 가스와 H2O 증기를 챔버 내로 2차 플로우시킨다. 여기서, 2차 플로우 과정은 4500~6000W의 탑 파워를 인가한 조건에서 수행되고, O2 가스의 유량은 5000sccm 이상이 되고, N2 가스의 유량은 500~1000sccm 정도가 되며, H2O 증기의 유량은 300~600 sccm 정도가 됨이 바람직하다.More specifically, H 2 O vapor is preliminarily flowed into the chamber where the removal of the photoresist pattern 33 is performed. Here, it is preferable that the pressure of the chamber during the first flow is maintained at about 1500 to 2500 mT, and the flow rate of the H 2 O vapor is about 2000 to 3000 sccm. Subsequently, the O 2 and N 2 gases and the H 2 O vapor are second flowed into the chamber to remove the photoresist pattern 33. Here, the secondary flow process is carried out under the condition that the top power of 4500 ~ 6000W is applied, the flow rate of O2 gas is 5000sccm or more, the flow rate of N 2 gas is about 500 ~ 1000sccm, the flow rate of H 2 O steam Is preferably about 300 to 600 sccm.

상기의 1차 플로우 및 2차 플로우 공정에 있어서, 챔버의 온도는 H2O 증기의 응결이 발생하는 것을 막기 위하여 상대적으로 고온으로 유지되며, 바람직하게는 200℃ 이상이 되어야 한다.In the above primary flow and secondary flow processes, the temperature of the chamber is maintained at a relatively high temperature to prevent condensation of H 2 O vapor from occurring, and preferably at least 200 ° C.

이와 같이 H2O 증기를 이용하여 포토레지스트 패턴(33)을 제거하는 경우, H20 증기에 의하여 식각 손상층(34)과 O2 가스의 접촉이 방지되기 때문에 식각 손상층(34)의 산화를 억제할 수 있다. When the photoresist pattern 33 is removed using the H 2 O vapor as described above, since the contact of the etching impairment layer 34 and the O 2 gas is prevented by the H 2 O vapor, the oxidation of the etching impairment layer 34 is performed. Can be suppressed.

도3c에 도시된 바와 같이, 트렌치(T) 형성을 위한 식각시 발생한 폴리머를 제거하기 위하여 습식 세정을 수행한 후, LET 공정을 수행하여 식각 손상층(34)을 제거한다. 전술한 바와 같이, 식각 손상층(34)의 산화가 억제되어 있기 때문에 질화막 및 산화막에 대해 낮은 선택비를 갖는 가스를 이용하여 LET 공정을 수행하더라도 일정 시간 내에 식각 손상층(34)의 제거를 용이하게 할 수 있다. As shown in FIG. 3C, after the wet cleaning is performed to remove the polymer generated during the etching for forming the trench T, the LET process is performed to remove the etch damage layer 34. As described above, since the oxidation of the etching damage layer 34 is suppressed, even if the LET process is performed using a gas having a low selectivity with respect to the nitride film and the oxide film, it is easy to remove the etching damage layer 34 within a predetermined time. It can be done.

이어서, 본 도면에는 도시되지 않았으나, 트렌치(T)가 형성된 결과물 상에 소자분리용 절연막을 형성한 후, 패드 질화막(12)이 드러날 때까지 연마 공정을 수행하여 트렌치(T) 내부에 매립되는 소자 분리막(미도시됨)을 형성한다. 여기서, 식각 손상층(34)이 잔류하지 않으므로 트렌치(T)는 실질적으로 수직 프로파일 또는 포지티브 슬로프(positive slope)를 갖게 되고, 그에 따라 종래 기술에 비하여 트렌치(T) 내에 소자 분리용 절연막 증착시 보이드의 발생을 감소시킬 수 있다.Subsequently, although not shown in the drawing, an insulating film for device isolation is formed on the resultant trench T formed thereon, and the device is embedded in the trench T by performing a polishing process until the pad nitride film 12 is exposed. A separator (not shown) is formed. Here, since the etch damage layer 34 does not remain, the trench T has a substantially vertical profile or a positive slope, and thus voids when depositing an insulating layer for isolation of the device in the trench T as compared to the prior art. Can reduce the occurrence of

본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상 의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been specifically recorded in accordance with the above-described preferred embodiments, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명에 의한 반도체 소자의 소자 분리막 형성 방법은, 소자분리용 트렌치 형성을 위한 반도체 기판의 식각시 발생하는 식각 손상층이 후속 포토레지스트 패턴 제거 공정에서 산화되는 것을 방지하여 후속 LET 공정에서 용이하게 제거되도록 함으로써, 소자분리용 트렌치에 소자분리용 절연막의 매립시 보이드 발생을 억제할 수 있다.The method of forming a device isolation layer of a semiconductor device according to the present invention described above can be easily performed in a subsequent LET process by preventing an etch damage layer generated during etching of a semiconductor substrate for forming a device isolation trench from being oxidized in a subsequent photoresist pattern removal process. By being removed, it is possible to suppress the generation of voids when the insulating film for device isolation is embedded in the trench for device isolation.

Claims (11)

반도체 기판상에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계;Sequentially forming a pad oxide film and a pad nitride film on the semiconductor substrate; 상기 패드 질화막 상에 소자분리용 트렌치 형성을 위한 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern for forming a trench for device isolation on the pad nitride film; 상기 포토레지스트 패턴을 식각 베리어로 상기 패드 질화막, 상기 패드 산화막 및 상기 반도체 기판을 순차적으로 식각하여 트렌치를 형성하는 단계;Forming a trench by sequentially etching the pad nitride layer, the pad oxide layer, and the semiconductor substrate using the photoresist pattern as an etching barrier; H2O 증기를 이용하여 상기 포토레지스트 패턴을 제거하는 단계; Removing the photoresist pattern using H 2 O vapor; 상기 트렌치의 표면에 형성된 식각 손상층을 제거하는 단계; 및Removing the etch damage layer formed on the surface of the trench; And 상기 트렌치 내부에 소자 분리막을 형성하는 단계Forming an isolation layer in the trench 를 포함하는 반도체 소자의 소자 분리막 형성 방법.Device isolation film forming method of a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 포토레지스트 패턴 제거 단계는,The photoresist pattern removing step, H2O 증기를 1차 플로우시키는 단계; 및First flowing H 2 O vapor; And O2 및 N2 가스와 H2O 증기를 2차 플로우시키는 단계를 포함하는Secondly flowing O 2 and N 2 gas and H 2 O vapor; 반도체 소자의 소자 분리막 형성 방법.A device isolation film formation method of a semiconductor device. 삭제delete 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 포토레지스트 패턴 제거 단계는,The photoresist pattern removing step, 200℃ 이상의 온도를 유지하는 챔버 내에서 수행되는Performed in a chamber maintaining a temperature of 200 ° C. or higher 반도체 소자의 소자 분리막 형성 방법.A device isolation film formation method of a semiconductor device. 제2항에 있어서,The method of claim 2, 상기 H2O 증기를 1차 플로우시키는 단계는,The first flow of the H 2 O steam, 1500~2500mT의 압력을 유지하는 챔버 내에서 수행되는Performed in a chamber maintaining a pressure of 1500 to 2500 mT 반도체 소자의 소자 분리막 형성 방법.A device isolation film formation method of a semiconductor device. 제2항 또는 제5항에 있어서,The method according to claim 2 or 5, 상기 H2O 증기를 1차 플로우시키는 단계는,The first flow of the H 2 O steam, 2000~3000sccm 유량의 H2O 증기를 사용하여 수행되는Performed using H 2 O steam at a flow rate of 2000 to 3000 sccm 반도체 소자의 소자 분리막 형성 방법.A device isolation film formation method of a semiconductor device. 제2항에 있어서,The method of claim 2, 상기 O2 및 N2 가스와 H2O 증기를 2차 플로우시키는 단계는,The secondary flow of the O 2 and N 2 gas and H 2 O steam, 4500~6000W의 탑 파워를 인가한 조건에서 수행되는Performed under the condition of applying the top power of 4500 ~ 6000W 반도체 소자의 소자 분리막 형성 방법.A device isolation film formation method of a semiconductor device. 제2항 또는 제7항에 있어서,The method according to claim 2 or 7, 상기 O2 및 N2 가스와 H2O 증기를 2차 플로우시키는 단계는,The secondary flow of the O 2 and N 2 gas and H 2 O steam, 5000sccm 이상의 유량의 O2 가스, 500~1000sccm 유량의 N2 가스 및 300~600 sccm 유량의 H2O 증기를 사용하여 수행되는Carried out using O 2 gas at a flow rate of 5000 sccm or higher, N 2 gas at a flow rate of 500 to 1000 sccm and H 2 O steam at a flow rate of 300 to 600 sccm. 반도체 소자의 소자 분리막 형성 방법.A device isolation film formation method of a semiconductor device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 식각 손상층 제거 단계는,The etching damage layer removing step, LET 공정으로 수행되는Performed by LET process 반도체 소자의 소자 분리막 형성 방법.A device isolation film formation method of a semiconductor device. 제9항에 있어서,The method of claim 9, 상기 식각 손상층 제거 단계는,The etching damage layer removing step, 질화막 및 산화막에 대해 낮은 선택비를 갖는 가스를 이용하여 수행되는Carried out using a gas having a low selectivity for the nitride film and the oxide film 반도체 소자의 소자 분리막 형성 방법.A device isolation film formation method of a semiconductor device. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 포토레지스트 패턴 제거 단계 후에,After removing the photoresist pattern, 상기 트렌치 형성시 발생하는 폴리머 제거를 위하여 습식 세정을 수행하는 단계Performing a wet cleaning to remove the polymer generated during the trench formation 를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.A device isolation film forming method of a semiconductor device further comprising.
KR1020070048094A 2007-05-17 2007-05-17 Method for forming isolation layer in semiconductor device KR100838374B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070048094A KR100838374B1 (en) 2007-05-17 2007-05-17 Method for forming isolation layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070048094A KR100838374B1 (en) 2007-05-17 2007-05-17 Method for forming isolation layer in semiconductor device

Publications (1)

Publication Number Publication Date
KR100838374B1 true KR100838374B1 (en) 2008-06-13

Family

ID=39771337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048094A KR100838374B1 (en) 2007-05-17 2007-05-17 Method for forming isolation layer in semiconductor device

Country Status (1)

Country Link
KR (1) KR100838374B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544861B2 (en) 2001-04-10 2003-04-08 Samsung Electronics Co., Ltd. Method for forming isolation trench
KR20040101505A (en) * 2002-04-16 2004-12-02 사이펙 가부시키가이샤 Resist removing apparatus and method of removing resist
KR20050070281A (en) * 2003-12-30 2005-07-07 주식회사 하이닉스반도체 Method for forming trench and method of manufacturing isolation in semiconductor device using the same
KR20070000605A (en) * 2005-06-28 2007-01-03 삼성전자주식회사 Method of treating photoresist layer and method of removing photoresist layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544861B2 (en) 2001-04-10 2003-04-08 Samsung Electronics Co., Ltd. Method for forming isolation trench
KR20040101505A (en) * 2002-04-16 2004-12-02 사이펙 가부시키가이샤 Resist removing apparatus and method of removing resist
KR20050070281A (en) * 2003-12-30 2005-07-07 주식회사 하이닉스반도체 Method for forming trench and method of manufacturing isolation in semiconductor device using the same
KR20070000605A (en) * 2005-06-28 2007-01-03 삼성전자주식회사 Method of treating photoresist layer and method of removing photoresist layer

Similar Documents

Publication Publication Date Title
KR100399986B1 (en) Method for Forming Shallow Trench Isolation
JP2005322872A (en) Method for manufacturing semiconductor element equipped with trench type element separation film
KR100403627B1 (en) Trench isolation method
KR100838374B1 (en) Method for forming isolation layer in semiconductor device
KR101016351B1 (en) Method for forming recess gate of semiconductor device
JP2009117799A (en) Method of forming element isolating film of semiconductor memory element
KR20050118489A (en) Method for isolation in semiconductor device
KR20070113861A (en) Method for fabricating isolation layer in flash memory device
KR20080002613A (en) Method for fabricating isolation layer of semiconductor device
KR100876874B1 (en) Device Separating Method of Semiconductor Device
KR20060104829A (en) Method of manufacturing trench isolation layer of a flash memory
KR101034094B1 (en) Semiconductor device manufacturing method for preventing divot
KR100474863B1 (en) Method of forming an isolation layer in a semiconductor device
KR100779370B1 (en) Method for forming the isolation layer in semiconductor device
KR20040105980A (en) The method for forming shallow trench isolation in semiconductor device
KR100818426B1 (en) Method for preventing from occurring pits on oxide hard mask
KR100444609B1 (en) Method of forming an isolation layer in a semiconductor device
KR100561974B1 (en) A Manufacturing Method of Semiconductor Element
KR100977633B1 (en) Method of manufacturing semiconductor device
KR100604538B1 (en) Method for preventing dimple during semiconductor device process
KR100865455B1 (en) Dimple preventing method at shallow trench isolation process
KR20080084280A (en) Forming method for gate of semiconductor device
KR20050022169A (en) Method for forming isolation layer of semiconductor device
KR20010109544A (en) Method for forming isolation layer of semiconductor device
KR20050011471A (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee