KR100818426B1 - Method for preventing from occurring pits on oxide hard mask - Google Patents

Method for preventing from occurring pits on oxide hard mask Download PDF

Info

Publication number
KR100818426B1
KR100818426B1 KR1020060083928A KR20060083928A KR100818426B1 KR 100818426 B1 KR100818426 B1 KR 100818426B1 KR 1020060083928 A KR1020060083928 A KR 1020060083928A KR 20060083928 A KR20060083928 A KR 20060083928A KR 100818426 B1 KR100818426 B1 KR 100818426B1
Authority
KR
South Korea
Prior art keywords
hard mask
silicon substrate
oxide film
forming
pit
Prior art date
Application number
KR1020060083928A
Other languages
Korean (ko)
Other versions
KR20080020418A (en
Inventor
박동훈
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060083928A priority Critical patent/KR100818426B1/en
Publication of KR20080020418A publication Critical patent/KR20080020418A/en
Application granted granted Critical
Publication of KR100818426B1 publication Critical patent/KR100818426B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 반도체 소자의 트렌치 소자 분리막(shallow trench isolation : STI)을 위한 산화막 하드마스크 형성 시 피트형 결함을 방지시키는 방법에 관한 것이다. 즉, 본 발명에서는 반도체 소자의 STI를 위한 산화막 하드마스크 형성 시 램프 업 단계에서 실리콘 기판과 N2 가스가 접촉하여 실리콘 기판에 피트 결함이 생성되는 것을 방지하고자, 램프 업 단계에서 N2 가스외에 O2 가스를 첨가하여 실리콘 기판 표면에 박막의 산화막을 형성시킴으로써, 실리콘 기판과 N2가스의 접촉을 방지하여 실리콘 기판 피트 결함을 방지시키게 된다.The present invention relates to a method for preventing a pit-type defect in forming an oxide film hard mask for a trench trench isolation (STI) of a semiconductor device. That is, in the present invention, in order to prevent pit defects from being generated by contacting the silicon substrate with the N2 gas in the ramp-up step when forming the oxide film hard mask for the STI of the semiconductor device, the O2 gas is added to the silicon substrate in addition to the N2 gas in the ramp-up step. By adding to form a thin oxide film on the surface of the silicon substrate, the contact between the silicon substrate and the N2 gas is prevented to prevent the silicon substrate pit defect.

하드 마스크, STI, PIT, N2, 트렌치 Hard Mask, STI, PIT, N2, Trench

Description

산화막 하드 마스크 피트 결함 방지 방법{METHOD FOR PREVENTING FROM OCCURRING PITS ON OXIDE HARD MASK}How to prevent oxide hard mask pit defects {METHOD FOR PREVENTING FROM OCCURRING PITS ON OXIDE HARD MASK}

도 1a 내지 도 1e는 종래 STI 구조 트렌치 식각을 위한 산화막 하드 마스크 형성 공정 수순도,1A to 1E are flowcharts of an oxide film hard mask forming process for etching a conventional STI structure trench;

도 2는 종래 하드 마스크 식각 후 실리콘 기판상 발생된 피트 결함 예시도,2 is a diagram illustrating a pit defect generated on a silicon substrate after etching a conventional hard mask;

도 3a 내지 도 3c는 본 발명의 실시 예에 따른 STI 구조 트렌치 식각을 위한 산화막 하드 마스크 형성 공정 수순도.3A to 3C are flowcharts illustrating an oxide hard mask forming process for etching STI structures according to an exemplary embodiment of the present invention.

<도면의 주요 부호에 대한 간략한 설명><Brief description of the major symbols in the drawings>

300 : 실리콘 기판 302 : 산화막300 silicon substrate 302 oxide film

304 : 산화막 하드마스크 304: oxide film hard mask

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 소자의 트렌치 소자 분리막(shallow trench isolation : STI)을 위한 산화막 하드마스크 형성 시 피트형 결함을 방지시키는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for preventing a pit-type defect in forming an oxide film hard mask for a shallow trench isolation (STI) of a semiconductor device.

반도체 장치의 집적화가 거듭 진행됨에 따라 반도체 장치의 소자분리특성을 향상시키기 위하여, 소자 분리 구조로서 얕은 트렌치 분리(Shallow Trench Isolation: STI) 구조가 이용되어 왔다. As the integration of semiconductor devices continues to progress, shallow trench isolation (STI) structures have been used as device isolation structures to improve device isolation characteristics of semiconductor devices.

상기 STI 구조는 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고 상기 트렌치에 화학기상증착법(Chemical Vapor Deposition: CVD)으로 산화막을 증착한 후, 화학적 기계적 연마(Chemical Mechanical Polishing: CMP) 공정으로 불필요한 산화막을 식각하여 소자 분리막을 형성하는 기술로, 포토레지스트막을 이용하여 STI 구조를 위한 트렌치를 식각하고 있으나, 트렌치의 깊이가 13000Å 이상으로 형성되어야 하는 경우에는 산화막을 이용한 하드 마스크를 이용하여 트렌치를 식각하고 있다.The STI structure forms a trench having a predetermined depth in the semiconductor substrate, deposits an oxide film on the trench by chemical vapor deposition (CVD), and then forms an unnecessary oxide film by chemical mechanical polishing (CMP). A technique for forming an isolation layer by etching is to etch a trench for an STI structure using a photoresist film, but when the trench depth is to be formed to be 13,000Å or more, the trench is etched using a hard mask using an oxide film. .

도 1a 내지 도 1e는 종래 STI 구조 트렌치 식각을 위한 산화막 하드 마스크 형성 공정 수순도를 도시한 것으로, 이하 도 1a 내지 도 1e를 참조하여 하드마스크 형성공정을 설명하기로 한다.1A to 1E illustrate a flowchart of a process of forming an oxide film hard mask for etching a conventional STI structure trench, and a process of forming a hard mask will now be described with reference to FIGS. 1A to 1E.

종래 산화막 하드 마스크 형성 시에는 도 1a에서와 같이, 일정 두께의 에피텍셜층이 성장된 Raw Material 상태의 실리콘 기판(100)상에 산화막으로 하드 마스크(hard mask)를 성장시키게 된다.In the conventional oxide film hard mask formation, as shown in FIG. 1A, a hard mask is grown with an oxide film on a silicon substrate 100 in a raw material state in which an epitaxial layer having a predetermined thickness is grown.

위 산화막 하드 마스크를 증착시키기 위해서는 챔버(chamber)내 공정 온도를 N2 분위기에서 램프 업(Ramp up)을 수행하여 1050℃로 증가시키게 되는데, 이때 실리콘 기판(100)상 불활성 기체인 N2 가스의 접촉으로 인해 도 1b에서와 같이 실리 콘 기판(100) 표면에 피트(pits)(103)가 발생하게 된다.In order to deposit the oxide film hard mask, the process temperature in the chamber is ramped up in an N 2 atmosphere to increase to 1050 ° C. In this case, N 2 gas, which is an inert gas, is contacted on the silicon substrate 100. As a result, pits 103 are generated on the surface of the silicon substrate 100 as shown in FIG. 1B.

위와 같이 실리콘 기판(100) 표면상 발생한 피트(103)는 도 1c에서와 같이, 산화막 하드 마스크 형성 시 하드마스크(102) 상에도 그대로 성장하게 되며, 포토레지스트막(104)을 이용하여 하드 마스크를 패터닝 식각하기 위한 도 1d 및 도 1e에서 보여지는 바와 같이, 포토레지스트막(104)에 의해 하드 마스크(102)가 패터닝 식각되는 경우에도 하드 마스크(102) 상에 그대로 잔존하여 반도체 소자의 신뢰성에 영향을 미치는 문제점이 있었다.As shown in FIG. 1C, the pits 103 formed on the surface of the silicon substrate 100 are grown as they are on the hard mask 102 when the oxide hard mask is formed, and the hard mask is formed using the photoresist film 104. As shown in FIGS. 1D and 1E for patterning etching, even when the hard mask 102 is patterned etched by the photoresist film 104, it remains on the hard mask 102 to affect the reliability of the semiconductor device. There was a problem affecting.

도 2는 종래 하드 마스크 식각 후 실리콘 기판상 발생된 피트 결함이 잔존하는 것을 보여주는 사진으로, 실리콘 기판상 발생된 피트 결함이 하드 마스크 식각후에도 그대로 잔존하여 소자의 신뢰성에 영향을 주는 것을 알 수 있다.2 is a photograph showing that the pit defects generated on the silicon substrate remain after the conventional hard mask etching, it can be seen that the pit defects generated on the silicon substrate remain intact even after the hard mask etching to affect the reliability of the device.

따라서, 본 발명의 목적은 반도체 소자의 트렌치 소자 분리막(shallow trench isolation : STI)을 위한 산화막 하드마스크 형성 시 피트형 결함을 방지시키는 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for preventing a pit-type defect in forming an oxide film hard mask for a trench trench isolation (STI) of a semiconductor device.

상술한 목적을 달성하기 위한 본 발명은 반도체 소자의 STI를 위한 산화막 하드마스크 형성 시 피트형 결함을 방지시키는 방법으로서, (a)일정 두께의 에피텍셜층이 성장된 실리콘 기판을 형성시키는 단계와, (b)상기 실리콘 기판이 인입된 챔버를 N2 및 O2 가스 분위기에서 하드마스크 증착온도까지 상승시키는 단계와, (c)상기 O2 가스에 의해 상기 실리콘 기판상 박막의 산화막을 형성시키는 단계와, (d)상기 박막의 산화막이 형성된 실리콘 기판상부에 산화막 하드마스크를 증착시키는 단계와, (e)상기 STI 구조의 트렌치 형성을 위해 상기 산화막 하드 마스크를 패터닝 식각시키는 단계를 특징으로 한다.The present invention for achieving the above object is a method for preventing a pit-type defect when forming an oxide film hard mask for the STI of the semiconductor device, the method comprising the steps of (a) forming a silicon substrate on which an epitaxial layer of a predetermined thickness is grown; (b) raising the chamber into which the silicon substrate is introduced to a hard mask deposition temperature in an N2 and O2 gas atmosphere, (c) forming an oxide film of the thin film on the silicon substrate by the O2 gas, and (d Depositing an oxide hard mask on the silicon substrate on which the oxide film of the thin film is formed, and (e) patterning etching the oxide hard mask to form a trench of the STI structure.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the operation of the preferred embodiment according to the present invention.

도 3a 내지 도 3c는 본 발명의 실시 예에 따른 STI 구조 트렌치 식각을 위한 산화막 하드 마스크 형성 공정 수순도를 도시한 것이다. 이하 위 도 3a 내지 도 3c를 참조하여 본 발명의 하드 마스크(hard mask) 형성 공정을 상세히 설명하기로 한다.3A to 3C illustrate an oxide hard mask forming process procedure for etching an STI structure trench according to an exemplary embodiment of the present invention. Hereinafter, a hard mask forming process of the present invention will be described in detail with reference to FIGS. 3A to 3C.

먼저, 도 3a에서와 같이, 일정 두께의 에피텍셜층이 성장된 Raw Material 상태의 실리콘 기판(300)상에 산화막(oxide)으로 하드 마스크(hard mask)를 성장시키기 위해, 실리콘 기판이 인입된 챔버내 온도를 750℃에서 1050℃까지 증가시키게 된다.First, as shown in FIG. 3A, in order to grow a hard mask with an oxide on a silicon substrate 300 in a raw material state in which an epitaxial layer having a predetermined thickness is grown, a chamber into which a silicon substrate is inserted is formed. The internal temperature is increased from 750 ° C to 1050 ° C.

이때, 위 산화막 하드 마스크를 증착시키기 위해 챔버내 공정 온도를 N2 분위기에서 램프 업(Ramp up)을 수행하여 1050℃로 증가시키는 경우, 실리콘 기판상 불활성 기체인 N2 가스의 접촉으로 인해 실리콘 기판 표면에 피트(pits)가 발생하게 되었음은 전술한 바와 같다.At this time, when the process temperature in the chamber is ramped up in a N2 atmosphere to increase the temperature to 1050 ° C to deposit the oxide hard mask on the silicon substrate, the silicon substrate surface is contacted by the inert gas N2 gas on the silicon substrate. Pits have been generated as described above.

이에 따라 본 발명에서는 산화막 하드 마스크 증착(Oxide Hard Mask Deposition)공정 중의 램프 업(Ramp Up) 단계에서 실리콘 기판(Si)(300)과 N2 가스가 접촉하여 실리콘 기판(Si)(300) 표면에 피드(Pits)가 생성되는 것을 방지하고 자, 도 3b에서와 같이, 램프 업(Ramp Up) 단계에서 N2 외에 O2를 첨가하여 실리콘 기판(300) 표면에 산화막(Oxide)(302)을 얇게 형성시켜 실리콘 기판(300) 표면과 N2와의 접촉을 방지시켜 실리콘 기판 피트(Pits) 결함의 발생을 방지시키게 된다. Accordingly, in the present invention, the silicon substrate (Si) 300 and N2 gas contact with each other during the ramp up step of the oxide hard mask deposition process and feed the silicon substrate (Si) 300 surface. To prevent the formation of (Pits), as shown in FIG. 3B, in the ramp up step, in addition to N2, O2 is added to form a thin oxide layer 302 on the surface of the silicon substrate 300 to form silicon. The contact between the surface of the substrate 300 and N2 is prevented to prevent the occurrence of silicon substrate pit defects.

이어, 도 3c에서와 같이, 포토레지스트막(도시하지 않았음)을 이용하여 실리콘 기판(300)상 증착된 산화막 하드 마스크(304)를 패터닝 식각시켜 13000Å 이상의 깊은 트렌치 형성을 위한 하드 마스크를 정상적으로 형성시키게 되며, 이때 도 3c에서 보여지는 바와 같이 하드 마스크(304) 하부의 실리콘 기판(300) 상 어떤 피트 결함도 발생하지 않게 된다. 이때 위 하드 마스크(304)는 챔버 내에서 열적으로 증착 생성되며, 6000∼6500Å의 두께로 생성된다.Subsequently, as illustrated in FIG. 3C, an oxide hard mask 304 deposited on the silicon substrate 300 is patterned and etched using a photoresist film (not shown) to normally form a hard mask for forming a deep trench of 13000 μs or more. In this case, no pit defects occur on the silicon substrate 300 under the hard mask 304 as shown in FIG. 3C. At this time, the hard mask 304 is thermally generated by the deposition in the chamber, a thickness of 6000 ~ 6500Å.

상기한 바와 같이, 본 발명에서는 반도체 소자의 STI를 위한 산화막 하드마스크 형성 시 램프 업 단계에서 실리콘 기판과 N2 가스가 접촉하여 실리콘 기판에 피트 결함이 생성되는 것을 방지하고자, 램프 업 단계에서 N2 가스 외에 O2 가스를 첨가하여 실리콘 기판 표면에 박막의 산화막을 형성시킴으로써, 실리콘 기판과 N2가스의 접촉을 방지하여 실리콘 기판 피트 결함을 방지시키게 된다.As described above, in the present invention, in order to prevent the silicon substrate and the N2 gas from contacting the silicon substrate in the ramp-up step when forming the oxide film hard mask for the STI of the semiconductor device, in addition to the N2 gas in the ramp-up step, By adding O2 gas to form a thin oxide film on the surface of the silicon substrate, contact between the silicon substrate and the N2 gas is prevented to prevent silicon substrate pit defects.

한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.Meanwhile, in the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the invention should be determined by the claims rather than by the described embodiments.

이상에서 설명한 바와 같이, 본 발명에서는 반도체 소자의 STI를 위한 산화막 하드마스크 형성 시 램프 업 단계에서 실리콘 기판과 N2 가스가 접촉하여 실리콘 기판에 피트 결함이 생성되는 것을 방지하고자, 램프 업 단계에서 N2 가스외에 O2 가스를 첨가하여 실리콘 기판 표면에 박막의 산화막을 형성시킴으로써, 실리콘 기판과 N2가스의 접촉을 방지하여 실리콘 기판 피트 결함을 방지시킬 수 있는 이점이 있다.As described above, in the present invention, in order to prevent the silicon substrate and the N2 gas from contacting the silicon substrate in the ramp-up step when the oxide film hard mask is formed for the STI of the semiconductor device, the pit defect is generated in the silicon substrate. In addition, by forming an oxide film of a thin film on the surface of the silicon substrate by adding O2 gas, there is an advantage that the silicon substrate pit defects can be prevented by preventing contact between the silicon substrate and the N2 gas.

Claims (3)

반도체 소자의 STI를 위한 산화막 하드마스크 형성 시 피트형 결함을 방지시키는 방법으로서,A method of preventing a pit-type defect when forming an oxide film hard mask for STI of a semiconductor device, (a)일정 두께의 에피텍셜층이 성장된 실리콘 기판을 형성시키는 단계와,(a) forming a silicon substrate on which an epitaxial layer having a predetermined thickness is grown; (b)상기 실리콘 기판이 인입된 챔버내를 N2 및 O2 가스 분위기에서 하드마스크 증착온도까지 상승시키는 단계와, (b) raising the inside of the chamber into which the silicon substrate is introduced to a hard mask deposition temperature in an N2 and O2 gas atmosphere; (c)상기 O2 가스에 의해 상기 실리콘 기판상 박막의 산화막을 형성시키는 단계와,(c) forming an oxide film of the thin film on the silicon substrate by the O 2 gas; (d)상기 박막의 산화막이 형성된 실리콘 기판상부에 산화막 하드마스크를 증착시키는 단계와,(d) depositing an oxide film hard mask on the silicon substrate on which the oxide film of the thin film is formed; (e)STI 구조의 트렌치 형성을 위해 상기 산화막 하드 마스크를 패터닝 식각시키는 단계(e) patterning etching the oxide hard mask to form trenches of the STI structure 를 포함하는 산화막 하드 마스크 피트 결함 방지 방법.Oxide hard mask pit defect prevention method comprising a. 제1항에 있어서,The method of claim 1, 상기 (b)단계에서, 상기 하드마스크 형성을 위한 챔버내 온도는, 750℃에서 1050℃까지 증가되는 것을 특징으로 하는 산화막 하드 마스크 피트 결함 방지 방법.In the step (b), the temperature in the chamber for forming the hard mask, the oxide film hard mask pit defect prevention method, characterized in that the increase from 750 ℃ to 1050 ℃. 제2항에 있어서,The method of claim 2, 상기 하드마스크는, 상기 챔버내에서 열적 산화막으로 6000∼6500Å 두께로 형성되는 것을 특징으로 하는 산화막 하드 마스크 피트 결함 방지 방법.The hard mask is formed of a thermal oxide film of 6000 to 6500 Å thickness in the chamber, characterized in that the oxide film hard mask pit defect prevention method.
KR1020060083928A 2006-08-31 2006-08-31 Method for preventing from occurring pits on oxide hard mask KR100818426B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083928A KR100818426B1 (en) 2006-08-31 2006-08-31 Method for preventing from occurring pits on oxide hard mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083928A KR100818426B1 (en) 2006-08-31 2006-08-31 Method for preventing from occurring pits on oxide hard mask

Publications (2)

Publication Number Publication Date
KR20080020418A KR20080020418A (en) 2008-03-05
KR100818426B1 true KR100818426B1 (en) 2008-04-01

Family

ID=39395442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083928A KR100818426B1 (en) 2006-08-31 2006-08-31 Method for preventing from occurring pits on oxide hard mask

Country Status (1)

Country Link
KR (1) KR100818426B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050083281A (en) * 2004-02-23 2005-08-26 주식회사 하이닉스반도체 Method of manufacturing oxide film for semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050083281A (en) * 2004-02-23 2005-08-26 주식회사 하이닉스반도체 Method of manufacturing oxide film for semiconductor device

Also Published As

Publication number Publication date
KR20080020418A (en) 2008-03-05

Similar Documents

Publication Publication Date Title
US7238586B2 (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
KR0183860B1 (en) Trench element isolation method of semiconductor element
US20080194075A1 (en) Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects
JP2006032549A (en) Semiconductor device and its manufacturing method
KR100818426B1 (en) Method for preventing from occurring pits on oxide hard mask
US20120220130A1 (en) Method for fabricating semiconductor device
KR101077014B1 (en) Method for forming the isolation layer of semiconductor device
KR100321174B1 (en) Method of forming isolation layer in semiconductor device
US20090117705A1 (en) Method of forming isolation layer of semiconductor memory device
KR100895388B1 (en) Method for fabricating of semiconductor device
KR20090003716A (en) Method for manufacturing isolation layer of semiconductor device
KR100838374B1 (en) Method for forming isolation layer in semiconductor device
KR100569510B1 (en) Method for forming device isolation film of semiconductor device
JP2005197474A (en) Method for manufacturing semiconductor device
KR100876874B1 (en) Device Separating Method of Semiconductor Device
KR101019694B1 (en) Method for forming isolation layer of semiconductor device
KR100849073B1 (en) Method of manufacturing isolation layer for semiconductor device
KR100388458B1 (en) A method for fabricating semiconductor device using STI process
KR101081854B1 (en) Method for forming the isolation layer of semiconductor device
KR100430582B1 (en) Method for manufacturing semiconductor device
KR20060102918A (en) Method of manufacturing a semiconductor device
US6780774B2 (en) Method of semiconductor device isolation
KR100541707B1 (en) Method for forming isolation layer of semiconductor device
KR100944666B1 (en) Method for forming the isolation layer of semiconductor device
KR100552842B1 (en) A manufacturing method for preventing a silicon nodule of a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee