KR100894791B1 - Method of forming a isolation layer in a semiconductor device - Google Patents
Method of forming a isolation layer in a semiconductor device Download PDFInfo
- Publication number
- KR100894791B1 KR100894791B1 KR1020020065148A KR20020065148A KR100894791B1 KR 100894791 B1 KR100894791 B1 KR 100894791B1 KR 1020020065148 A KR1020020065148 A KR 1020020065148A KR 20020065148 A KR20020065148 A KR 20020065148A KR 100894791 B1 KR100894791 B1 KR 100894791B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- amorphous silicon
- trench
- device isolation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 238000002955 isolation Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 31
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- 125000006850 spacer group Chemical group 0.000 claims abstract description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 26
- 239000011810 insulating material Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 230000001052 transient effect Effects 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 5
- 238000007517 polishing process Methods 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 소자 분리 영역의 가장 자리에 식각 경사면을 형성하고, 패드 산화막 및 패드 질화막 패턴의 측벽에 절연막으로 스페이서를 형성한 상태에서 트렌치를 형성한 후 절연물질로 트렌치를 매립하여 소자 분리막을 형성함으로써, 트렌치의 상부 모서리가 둥글게 형성되어 전계가 집중되는 것을 방지하고 절연막 스페이서에 의해 소자 분리막의 상부가 넓게 형성되어 화학적 기계적 연마 공정 후 패드 질화막 및 패드 산화막 제거 시 소자 분리막의 상부 모서리에 모우트(Moat)가 발생되는 것을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법이 개시된다.
The present invention relates to a method of forming an element isolation film of a semiconductor device, which comprises forming an etching slope at the edge of an element isolation region, forming a trench in a state where spacers are formed on the sidewalls of the pad oxide film and the pad nitride film pattern, The top edge of the trench is rounded to prevent the electric field from concentrating and the upper part of the device isolation film is formed broad by the insulating film spacer so that the pad nitride film and the pad oxide film are removed after the chemical mechanical polishing process Disclosed is a method for forming a device isolation film of a semiconductor device capable of preventing Moat from being generated at the upper edge of the device isolation film.
소자 분리막, 모우트, 절연막 스페이서, 식각 경사면, 전계 집중Device isolation film, a motor, an insulating film spacer, an etching slope, an electric field concentration
Description
도 1a 내지 도 1i는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
1A to 1I are sectional views of a device for explaining a method for forming an element isolation film of a semiconductor device according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art
101 : 반도체 기판 102 : 패드 산화막101: semiconductor substrate 102: pad oxide film
103 ; 패드 질화막 104 : 포토레지스트 패턴103; Pad nitride film 104: photoresist pattern
105 : 식각 경사면 106 : 비정질 실리콘층105: etching slope 106: amorphous silicon layer
107 : 비정질 실리콘 스페이서 108 : 트렌치107: amorphous silicon spacer 108: trench
109 : 절연막 스페이서 110 : 절연 물질층109: Insulating film spacer 110: Insulating material layer
111 : 소자 분리막
111: Element isolation film
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 STI(Shallow Trench Isolation) 공정으로 형성된 소자 분리막의 상부 모서리(Top corner)에 모우트(Moat)가 발생되고 전계가 집중되는 것을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
The present invention relates to a method of forming an element isolation film of a semiconductor device, and more particularly, to a method of forming an element isolation film of a semiconductor device, in which a Moat is generated at the top corner of a device isolation film formed by an STI (Shallow Trench Isolation) To a method for forming an element isolation film of a semiconductor element.
일반적으로, 반도체 기판은 트랜지스터를 포함한 각종 반도체 소자가 형성되는 활성 영역(Active region)과 반도체 소자를 전기적으로 격리하기 위하여 소자 분리막이 형성되는 소자분리 영역(Isolation region)으로 구분된다. In general, a semiconductor substrate is divided into an active region in which various semiconductor elements including a transistor are formed and an isolation region in which a device isolation layer is formed to electrically isolate the semiconductor elements.
소자 분리막을 형성하는 공정으로는 LOCOS(Local Oxidation) 공정과, STI(Shallow Trench Isolation) 공정이 있다. LOCOS 공정은 패드 산화막과 패드 질화막을 순차적으로 형성하고 식각 공정으로 소자분리 영역의 기판을 노출시킨 후 산화공정으로 기판의 노출된 영역을 산화시켜 소자 분리막을 형성하는 공정이다. STI 공정은 패드 산화막과 패드 질화막을 순차적으로 형성하고 식각 공정으로 소자분리 영역의 기판을 노출시킨 후 기판의 노출된 영역을 식각하여 트렌치를 형성하고 절연물질로 트렌치를 매립하여 소자 분리막을 형성하는 공정이다. The LOCOS (Local Oxidation) process and the STI (Shallow Trench Isolation) process are the process steps for forming the device isolation film. In the LOCOS process, the pad oxide film and the pad nitride film are sequentially formed, the substrate in the device isolation region is exposed by the etching process, and then the exposed region of the substrate is oxidized by the oxidation process to form the device isolation film. In the STI process, a pad oxide film and a pad nitride film are sequentially formed, a substrate in an element isolation region is exposed by an etching process, a trench is formed by etching the exposed region of the substrate, and a trench is buried with an insulating material to form a device isolation film to be.
상기에서, LOCOS 공정은 장시간의 고온 산화 공정으로 진행되므로 기판에 주입된 채널 저지 이온이 측면으로 확산되고, 버즈 빅(Bird's beak)이 발생되어 소자의 전기적 특성을 저하시키는 문제점이 발생된다. 또한, 소자 분리막을 깊게 형성할 경우 기판에 스트레스가 가해지고 평탄성이 저하되며 버즈 빅에 의해 소자 분리막의 가장자리가 얇아지는 현상(Field Thinning Effect)이 심하게 발생되어 소자 분리 특성이 저하되는 문제점이 발생될 수 있다. 따라서, 0.25um 이하의 제조 공정에서는 LOCOS 공정을 적용하여 소자 분리막을 형성하는데 한계가 있다. Since the LOCOS process proceeds to a high-temperature oxidation process for a long time, the channel blocking ions implanted into the substrate are diffused to the side, and a Bird's beak is generated to deteriorate the electrical characteristics of the device. In addition, when the device isolation film is deeply formed, a stress is applied to the substrate, flatness is lowered, and a field thinning effect (edge thinning) of the device isolation film is severely caused by the burzzbick, . Therefore, there is a limitation in forming a device isolation film by applying the LOCOS process in a manufacturing process of 0.25um or less.
이러한 LOCOS 공정의 문제점을 해결하기 위하여 0.25um 이하의 제조 공정에서는 STI 공정으로 소자 분리막을 형성한다. STI 공정으로 소자 분리막을 형성할 경우, 버즈 빅이 발생하지 않고 소자 분리 특성이 우수하다는 장점이 있다. 하지만, STI 공정으로 소자 분리막을 형성하는 경우에는 상부 모서리(Top coner)와 하부 모서리(Bottom corner)에 전계가 집중되어 소자의 전기적 특성이 저하되는 문제점이 있으며, 디자인 룰이 작아지면서 트렌치를 절연물질로 매립하는데 어려움이 있다. 또한, 트렌치를 절연물질로 매립하기 위하여 전체 상부에 절연물질층을 형성한 후에는 트렌치에만 절연물질을 잔류시키기 위하여 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정과 같은 평탄화 공정이 진행되어야 하며, 이로 인해 소자 분리막을 형성한 후 기판 표면의 균일도가 저하되고 소자 분리막의 상부 가장자리에 모우트(Moat)가 발생되어 INWE(Inverse Narrow Width Effect) 및 험프(Hump)와 같은 부작용이 발생될 수 있다.
In order to solve the problem of the LOCOS process, a device isolation film is formed by an STI process in a manufacturing process of 0.25 μm or less. When the device isolation film is formed by the STI process, there is an advantage that buzzbing does not occur and device isolation characteristics are excellent. However, when the device isolation layer is formed by the STI process, there is a problem that the electric field is concentrated on the top corner and the bottom corner, thereby deteriorating the electrical characteristics of the device. As the design rule becomes smaller, . In order to fill the trench with an insulating material, a planarization process such as a chemical mechanical polishing (CMP) process should be performed to leave an insulating material only on the trench after the insulating material layer is formed on the entire upper surface. The uniformity of the surface of the substrate is reduced after the device isolation film is formed and Moat is generated on the upper edge of the device isolation film, and side effects such as INWE (Inverse Narrow Width Effect) and hump may be generated.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 소자 분리 영역의 가장 자리에 식각 경사면을 형성하고, 패드 산화막 및 패드 질화막 패턴의 측벽에 절연막으로 스페이서를 형성한 상태에서 트렌치를 형성한 후 절연물질로 트렌치를 매립하여 소자 분리막을 형성함으로써, 트렌치의 상부 모서리가 둥글게 형성되어 전계 가 집중되는 것을 방지하고 절연막 스페이서에 의해 소자 분리막의 상부가 넓게 형성되어 화학적 기계적 연마 공정 후 패드 질화막 및 패드 산화막 제거 시 소자 분리막의 상부 모서리에 모우트가 발생되는 것을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.
In order to solve the above problems, the present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a semiconductor device and a method for manufacturing the same, which comprises forming an etching slope at the edge of a device isolation region, forming a spacer in a sidewall of the pad oxide film and pad nitride film pattern, By forming the device isolation film by filling the trenches, the top edge of the trench is rounded to prevent the electric field from being concentrated, and the upper part of the device isolation film is formed to be wide by the insulating film spacer, so that the pad nitride film after the chemical mechanical polishing process, And it is an object of the present invention to provide a method of forming a device isolation film of a semiconductor device that can prevent a moat from being generated in the upper edge of a separation film.
본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상부에 소자 분리 영역이 정의된 패드 산화막 및 패드 질화막을 적층 구조로 형성하는 단계와, 패드 산화막 및 패드 질화막의 측면에 절연막 스페이서를 형성하는 단계와, 소자 분리 영역의 중앙 부분에 트렌치를 형성하는 단계와, 전체 상부에 절연 물질층을 형성하여 트렌치를 매립하는 단계 및 패드 질화막이 목표 두께로 잔류할 때까지 평탄화 공정을 실시한 후 패드 질화막 및 패드 산화막을 제거하는 단계를 포함한다. A method of forming a device isolation film of a semiconductor device according to an embodiment of the present invention includes forming a pad oxide film and a pad nitride film having a device isolation region defined on a semiconductor substrate in a laminated structure, Forming a trench in a central portion of the device isolation region; forming a trench by forming an insulating material layer on the entire upper surface; performing a planarization process until the pad nitride film remains at a target thickness; And removing the nitride film and the pad oxide film.
한편, 적층 구조를 형성한 후 절연막 스페이서를 형성하기 전에, 소자 분리 영역의 가장자리에 폴리머가 형성되도록 과도 식각을 실시하여 소자 분리 영역의 중앙 부분의 반도체 기판을 식각하면서 소자 분리 영역의 가장 자리에 식각 경사면을 형성하는 단계를 포함할 수 있으며, 이 경우 절연막 스페이서는 식각 경사면 상부에 형성된다. 이때, 과도 식각 공정은 CHF3 가스, CF4 가스 또는 이들의 혼합 가스를 식각 가스로 사용하여, 소자 분리 영역의 중앙부분을 50 내지 400Å의 깊이로 식각한다. 식각 경사면은 폭이 0.02um 내지 0.07um이고, 상기 반도체 기판이 상부면이 하부면보다 넓도록 즉, 역사다리꼴로 식각되어 식각된 반도체 기판의 측면의 경사각이 반도체 기판의 저면을 기준으로 20 내지 50도가 되도록 형성된다. On the other hand, before the formation of the insulating film spacer after the formation of the stacked structure, the semiconductor substrate at the central portion of the element isolation region is etched by performing the transient etching so that the polymer is formed at the edge of the element isolation region, Forming a sloped surface, wherein an insulating film spacer is formed on the etching sloped surface. At this time, the transient etching process uses a CHF 3 gas, a CF 4 gas, or a mixed gas thereof as an etching gas to etch the central portion of the device isolation region to a depth of 50 to 400 Å. The inclined angle of the side surface of the etched semiconductor substrate is 20 to 50 degrees with respect to the bottom surface of the semiconductor substrate, that is, the etched inclined surface has a width of 0.02 to 0.07 micrometers, and the upper surface of the semiconductor substrate is wider than the lower surface, .
절연막 스페이서는 패드 질화막 및 패드 산화막의 측면을 포함한 전체 상부에 비정질 실리콘층을 형성하는 단계와, 건식 식각 공정으로 비정질 실리콘층을 패드 질화막 및 패드 산화막의 측면에만 잔류시켜 비정질 실리콘 스페이서를 형성하는 단계 및 비정질 실리콘 스페이서를 산화시키는 단계를 통해 형성할 수 있다. 이때, 비정질 실리콘층은 400 내지 600℃의 온도에서 저압 화학기상 증착법으로 형성할 수 있으며, 건식 식각 공정은 200 내지 400W의 전력과 1000mTorr 내지 2000mTorr의 압력 조건에서 CF4 가스를 이용하여 비정질 실리콘층을 식각한다. 한편, 비정질 실리콘 스페이서의 산화 공정은 O2 플라즈마 처리로 진행하는 것이 가능하며, O2 플라즈마 처리는 50 내지 200℃의 온도에서 O2 애슁 공정으로 실시하거나 O2 이온 주입 공정으로 실시할 수 있다. Forming an amorphous silicon layer on the entire upper surface including the side surfaces of the pad nitride film and the pad oxide film; forming an amorphous silicon spacer by leaving the amorphous silicon layer only on the side surfaces of the pad nitride film and the pad oxide film by a dry etching process; And oxidizing the amorphous silicon spacer. At this time, the amorphous silicon layer can be formed by low-pressure chemical vapor deposition at a temperature of 400 to 600 ° C. In the dry etching process, the amorphous silicon layer is formed using CF 4 gas at a power of 200 to 400 W and a pressure of 1000 mTorr to 2000 mTorr Etch. On the other hand, the oxidation step of the amorphous silicon spacers it is possible to proceed to the O 2 plasma process, O 2 plasma treatment may be performed or carried out by O 2 ion implantation process by O 2 ashing process at a temperature of 50 to 200 ℃.
트렌치를 형성한 후 절연 물질층을 형성하기 전에, 트렌치의 측면 및 저면을 산화 공정으로 산화시켜 트렌치의 측면 및 저면에 표면 산화막을 형성하여 트렌치의 저면 및 상부 모서리를 둥글게 형성할 수도 있다.
The bottom and top edges of the trench may be rounded by oxidizing the side and bottom surfaces of the trench by an oxidation process to form a surface oxide film on the side and bottom surfaces of the trench before forming the insulating material layer after forming the trench.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도 록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, it is to be understood that the present invention is not limited to the disclosed embodiments, but may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein, Is provided to fully inform the user. In the figures, like reference numerals refer to like elements throughout the drawings.
도 1a 내지 도 1i는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다. 1A to 1I are sectional views of a device for explaining a method for forming an element isolation film of a semiconductor device according to an embodiment of the present invention.
도 1a를 참조하면, 반도체 기판(101) 상부에 패드 산화막(102), 패드 질화막(103) 및 포토레지스트막(104)을 순차적으로 형성한다. 상기에서, 패드 산화막(102)은 50 내지 200Å의 두께로 형성하고, 패드 질화막(103)은 1000 내지 2000Å의 두께로 형성한다.1A, a
도 1b를 참조하면, 노광 및 현상 공정으로 소자 분리 영역의 포토레지스트막을 제거하여 소자분리 영역이 정의된 포토레지스트 패턴(104)을 형성한다. 포토레지스트 패턴(104)이 형성되면, 포토레지스트막이 제거되어 노출된 패드 질화막(103) 및 패드 산화막(102)을 건식각 공정으로 제거하여 소자 분리 영역의 반도체 기판(101) 표면을 노출시킨다. Referring to FIG. 1B, the photoresist film in the device isolation region is removed by an exposure and development process to form a
이후, 노출된 반도체 기판(101)의 가장자리 부분에 폴리머(도시되지 않음)가 쌓이도록 하면서 과도 식각을 실시하여 소자 분리 영역의 가장 자리보다 중앙 부분이 더 많이 식각되도록 하여 가장 자리의 기판(101)에 식각 경사면(105)을 발생시킨다. 이때, 소자 분리 영역의 가장 자리에 형성되는 식각 경사면(105)의 폭과 경사각은 소자의 집적도를 고려하여 조절할 수 있으며, 바람직하게는 식각 경사면(105)의 폭은 0.02um 내지 0.07um이 되도록 하며, 반도체 기판(101)이 상부면이 하부면보다 넓도록 즉, 역사다리꼴로 식각되어, 식각 경사면(105)의 측면의 경사각이 반도체 기판(101)의 저면을 기준으로 20 내지 50도가 되도록 형성된다.Thereafter, excessive etching is performed while a polymer (not shown) is deposited on the edge portion of the exposed
이러한 과도 식각은 CHF3 가스, CF4 가스 또는 이들의 혼합 가스를 식각 가스로 사용하는데, CHF3의 공급 유량은 50 내지 70sccm이고, CF4의 공급 유량은 30 내지 50sccm이며, 운반 가스로 1000 내지 2000sccm의 Ar 가스가 함께 공급된다. 한편, 과도 식각 공정은 500mTorr 내지 2500mTorr의 압력과 600 내지 2000W의 파워를 인가한 상태에서 5초 내지 30초 동안 실시하며, 소자 분리 영역의 중앙부분이 50 내지 400Å 정도 식각되도록 실시한다.Such a transient etching uses CHF 3 gas, CF 4 gas or a mixed gas thereof as an etch gas. The supply flow rate of CHF 3 is 50 to 70 sccm, the supply flow rate of CF 4 is 30 to 50 sccm, And 2000 sccm of Ar gas are supplied together. Meanwhile, the transient etching process is performed for 5 seconds to 30 seconds under a pressure of 500 mTorr to 2500 mTorr and a power of 600 to 2000 W, and the central portion of the device isolation region is etched to about 50 to 400 Å.
도 1c를 참조하면, 포토레지스트 패턴(도 1b의 104)을 제거한다. Referring to FIG. 1C, the photoresist pattern (104 in FIG. 1B) is removed.
도 1d를 참조하면, 패드 질화막(103) 및 패드 산화막(102)의 측면을 포함한 전체 상부에 비정질 실리콘층(106)을 형성한다. 이때, 비정질 실리콘층(106)은 패드 질화막(103) 및 패드 산화막(102)의 측면에 절연막 스페이서를 형성하기 위한 것이며, 400 내지 600℃의 온도에서 저압 화학기상 증착법(Low Pressure Chemical Vapor Deposition; LP CVD)으로 형성한다. 한편, 비정질 실리콘층(106)의 두께는 최종적으로 형성할 절연막 스페이서의 두께를 고려하여 결정하며, 500 내지 2000Å의 두께로 형성할 수도 있다. Referring to FIG. 1D, the
도 1e를 참조하면, 건식 식각 공정으로 비정질 실리콘층(도 1d의 106)을 패드 질화막(103) 및 패드 산화막(102)의 측면에만 잔류시켜 비정질 실리콘 스페이서(107)를 형성한다. 이때, 건식 식각 공정은 200 내지 400W의 전력(Power)과 1000mTorr 내지 2000mTorr의 압력 조건에서 CF4 가스를 이용하여 비정질 실리콘 층을 식각한다. CF4 가스의 공급 유량은 50 내지 150sccm으로 설정하고, 1000 내지 14000sccm의 Ar 가스를 운반 가스로 함께 공급하는 것도 가능하다.Referring to FIG. 1E, the amorphous silicon layer 106 (shown in FIG. 1D) is left only on the side surfaces of the
이로써, 비정질 실리콘 스페이서(107)는 식각 경사면(도 1c의 105)의 상부에 위치하게 된다. 따라서, 비정질 실리콘 스페이서(107)에 의해 소자 분리 영역의 가장자리는 가려지고 중앙 영역만이 노출된다. As a result, the
도 1f를 참조하면, 노출된 소자 분리 영역의 반도체 기판(101)을 소정 깊이만큼 식각하여 트렌치(108)를 형성한다. 이때, 식각 경사면 상부에는 비정질 실리콘 스페이서(도 1e의 107)가 형성되어 있기 때문에, 소자 분리 영역의 가장자리는 식각되지 않고 식각 경사면(105)의 형태가 그대로 유지된다. 이로 인해, 트렌치(108)의 상부 모서리는 도 1b에서 과도 식각에 의해 형성된 식각 경사면(105)에 의해 둥근 형태가 된다. Referring to FIG. 1F, the
이때, 트렌치(108)를 형성하기 위한 식각 공정은 압력을 5mTorr 내지 30mTorr로 조절하고 350 내지 550W의 탑파워(Top power)와 100 내지 300W의 바텀 파워(Bottom power)를 인가한 상태에서, N2 가스, O2 가스, HBr 가스 및 Cl2 가스를 이용하여 2500 내지 4000Å의 깊이로 트렌치(107)를 형성하며, 반도체 기판(101)의 표면을 기준으로 트렌치(107) 측벽의 경사각이 반도체 기판(101)의 저면을 기준으로 70 내지 90도가 되도록 실시한다. 식각 공정에서 N2 가스의 공급 유량은 5 내지 20 sccm으로 조절하고, HBr 가스의 공급 유량은 100 내지 150sccm으로 조절하고, Cl2 가스의 공급 유량은 35 내지 70sccm으로 조절하고, O2 가스의 공급 유량은 2 내지 20 sccm으로 조절한다. The etching process for forming the
트렌치(108)를 형성한 후에는 ATC(After Treatment Chamber) 처리를 30초 내지 1분 동안 실시하여 트렌치(108)의 측벽 및 저면에 발생된 식각 손상을 보완한다. 추가로, 산화 공정을 실시하여 트렌치(108)의 측면 및 저면에 산화막(도시되지 않음)을 형성함으로써, 트렌치(108)를 형성하는 과정에서 발생된 식각 손상을 보다 더 완화하고 트렌치(108)의 상부 모서리와 저면 모서리를 보다 더 둥글게 형성할 수도 있다. After the
이후, 패드 산화막(102) 및 패드 질화막(103)의 측면에 형성된 비정질 실리콘 스페이서(도 1e의 107)를 산화시켜 패드 산화막(102) 및 패드 질화막(103)의 측면에 절연막 스페이서(109)를 형성한다. 이때, 비정질 실리콘 스페이서는 O2 플라즈마 처리로 산화시킬 수 있는데, O2 플라즈마 처리를 하는 방법에는 50 내지 200℃의 온도에서 O2 애슁(O2 Ashing)을 실시하거나 O2 이온 주입(Ion Implantation) 공정을 이용하는 방법 등이 있다. Thereafter, the amorphous silicon spacer (107 in FIG. 1E) formed on the side surfaces of the
도 1g를 참조하면, 트렌치(108)가 완전히 매립되도록 전체 상부에 절연 물질층(110)을 형성한다. 이때, 절연 스페이서(109)는 절연 물질층(110)과 융화된다. 한편, 절연 물질층(110)의 두께는 후속 공정에서 실시될 화학적 기계적 연마 공정의 마진을 고려하여 결정할 수 있다. Referring to FIG. 1G, an insulating material layer 110 is formed on the entire top surface so that the
도 1h를 참조하면, 화학적 기계적 연마와 같은 평탄화 공정을 실시하여 패드 질화막(103)이 노출될 때까지 절연 물질층(도 1g의 110)의 상부를 소정 두께만큼 제거한다. 이로써, 절연 물질층이 트렌치에만 잔류하여 절연 물질층으로 이루어진 소자 분리막(111)이 형성된다. 이때, 잔류하는 패드 질화막(103)의 높이가 반도체 기판(101)의 표면보다 높게 돌출된 소자 분리막(111)의 높이를 결정하므로, 평탄화 공정은 이를 고려하여 실시한다. Referring to FIG. 1 H, a planarization process such as chemical mechanical polishing is performed to remove a predetermined thickness of the upper portion of the insulating material layer 110 (FIG. 1G) until the
도 1i를 참조하면, 패드 질화막(도 1h의 103) 및 패드 산화막(도 1h의 102)을 세정 공정으로 제거한다. 이때, 세정 공정은 인산(H3PO4)을 이용하여 실시할 수 있다. 소자 분리막(111)만이 잔류된다. Referring to FIG. 1I, the pad nitride film (103 in FIG. 1H) and the pad oxide film (102 in FIG. 1H) are removed by a cleaning process. At this time, the cleaning process can be performed using phosphoric acid (H 3 PO 4 ). Only the
상기에서 서술한 방법으로 소자 분리막(111)을 형성하면, 소자 분리막(111)이 형성된 후 후속 공정인 식각 및 세정 공정에 의해 소자 분리막의 양측 모서리 부분이 어느 정도 식각되더라도 모우트(Moat)가 발생되지 않음을 알 수 있다.
If the
상기에서 서술한 방법으로 소자 분리막을 형성함으로써 다음과 같은 효과를 얻을 수 있다. By forming the element isolation film by the above-described method, the following effects can be obtained.
첫째, 패드 산화막 및 패드 질화막의 측면에 형성된 절연막 스페이서가 절연 물질층과 융화되기 때문에 트렌치의 폭은 그대로 유지하면서 소자 분리막 상부의 폭이 넓어지므로, 소자 분리막의 양측 모서리가 과도하게 식각되더라도 모우트가 발생되지 않기 때문에 험프(Hump) 특성을 예방할 수 있으며, 반도체 소자의 서브스레쉬홀드(Subthreshold)와 같이 반도체 소자의 특성이 저하되는 것을 방지할 수 있 다.First, since the insulating film spacer formed on the sides of the pad oxide film and the pad nitride film is fused with the insulating material layer, the width of the upper portion of the device isolation film is widened while maintaining the width of the trench. Therefore, even if both side edges of the device isolation film are excessively etched, The hump characteristic can be prevented and the characteristics of the semiconductor device such as the subthreshold of the semiconductor device can be prevented from being deteriorated.
둘째, 패드 질화막을 식각 마스크로 이용하여 트렌치를 형성하므로, 포토레지스트 패턴을 식각 마스크로 이용하여 트렌치를 형성하는 경우보다 폴리머가 형성되는 양이 적어 트렌치의 경사각을 조절하는 것이 용이하며, 0.25um 이하의 디자인 룰에서도 적용할 수 있어 고집적화가 가능하다.Secondly, since the trench is formed by using the pad nitride film as an etching mask, it is easier to control the tilt angle of the trench because the amount of the polymer formed is smaller than when the trench is formed by using the photoresist pattern as an etching mask. It can be applied to the design rule of the device, which enables high integration.
셋째, 트렌치의 상부 모서리에 식각 경사면을 형성하여 이중 경사각을 형성함으로써 트렌치의 상부 모서리에 전계가 집중되는 것을 방지할 수 있으며, ATC 처리를 통해 트렌치의 측면 및 저면 거칠기를 개선할 수 있다.Third, by forming an etched slope at the upper edge of the trench to form a double inclined angle, the electric field can be prevented from concentrating on the upper edge of the trench, and the side and bottom roughness of the trench can be improved through the ATC process.
넷째, 스페이서가 형성된 상태에서 트렌치를 형성하므로 트렌치의 패턴 밀도에 상관없이 동일한 폭과 경사각의 식각 경사면을 형성할 수 있다. Fourth, since the trenches are formed in the state where the spacers are formed, the etching slopes having the same width and inclination angle can be formed irrespective of the pattern density of the trenches.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020065148A KR100894791B1 (en) | 2002-10-24 | 2002-10-24 | Method of forming a isolation layer in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020065148A KR100894791B1 (en) | 2002-10-24 | 2002-10-24 | Method of forming a isolation layer in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040036798A KR20040036798A (en) | 2004-05-03 |
| KR100894791B1 true KR100894791B1 (en) | 2009-04-24 |
Family
ID=37335438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020065148A KR100894791B1 (en) | 2002-10-24 | 2002-10-24 | Method of forming a isolation layer in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100894791B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100935760B1 (en) * | 2007-12-26 | 2010-01-06 | 주식회사 동부하이텍 | Fabrication method for a semiconductor device |
| CN110690112B (en) * | 2018-07-05 | 2024-06-21 | 长鑫存储技术有限公司 | Forming surface planarization structures and methods using reverse pitch doubling process |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980012259A (en) * | 1996-07-24 | 1998-04-30 | 김광호 | Device isolation method of semiconductor device using trench |
| KR19980025838A (en) * | 1996-10-05 | 1998-07-15 | 김광호 | Method of forming device isolation film in semiconductor device |
| KR19980045858A (en) * | 1996-12-11 | 1998-09-15 | 문정환 | Trench device isolation structure (STI) formation method |
| KR19980060852A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Device isolation oxide film manufacturing method of semiconductor device |
| KR19990039564A (en) * | 1997-11-13 | 1999-06-05 | 윤종용 | Device Separation Method of Semiconductor Device |
| KR100203906B1 (en) * | 1996-06-29 | 1999-06-15 | 김영환 | Method for forming an element isolation region in a semiconductor device |
-
2002
- 2002-10-24 KR KR1020020065148A patent/KR100894791B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100203906B1 (en) * | 1996-06-29 | 1999-06-15 | 김영환 | Method for forming an element isolation region in a semiconductor device |
| KR980012259A (en) * | 1996-07-24 | 1998-04-30 | 김광호 | Device isolation method of semiconductor device using trench |
| KR19980025838A (en) * | 1996-10-05 | 1998-07-15 | 김광호 | Method of forming device isolation film in semiconductor device |
| KR19980045858A (en) * | 1996-12-11 | 1998-09-15 | 문정환 | Trench device isolation structure (STI) formation method |
| KR19980060852A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Device isolation oxide film manufacturing method of semiconductor device |
| KR19990039564A (en) * | 1997-11-13 | 1999-06-05 | 윤종용 | Device Separation Method of Semiconductor Device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040036798A (en) | 2004-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100224700B1 (en) | Isolation method of semiconductor device | |
| JP4497860B2 (en) | Method for forming element isolation film of semiconductor element | |
| KR100672754B1 (en) | Method for making semiconductor device having trench isolation | |
| US5830773A (en) | Method for forming semiconductor field region dielectrics having globally planarized upper surfaces | |
| KR19980085035A (en) | Trench Forming Method with Rounded Profile and Device Separation Method of Semiconductor Device Using the Same | |
| KR100894791B1 (en) | Method of forming a isolation layer in a semiconductor device | |
| KR100708530B1 (en) | Method for preventing divot pattern during the shallow trench isolation process | |
| KR100473736B1 (en) | Method of forming a isolation layer in a semiconductor device | |
| KR100444608B1 (en) | Method of forming a isolation layer in a semiconductor device | |
| KR100455094B1 (en) | Method of forming an isolation film in semiconductor device | |
| KR100507380B1 (en) | Method of forming an isolation layer in a semiconductor device | |
| KR100911984B1 (en) | Method of forming an isolation film in semiconductor device | |
| KR100528448B1 (en) | Shallow trench isolation method of semiconductor device | |
| KR100501647B1 (en) | Method of forming an isolation layer in a semiconductor device | |
| KR101016352B1 (en) | Method of forming an isolation layer in a semiconductor device | |
| KR101107228B1 (en) | Method for forming Isolation Film of Semiconductor Device | |
| KR100623876B1 (en) | Method for forming the shallow trench isolation | |
| KR100455095B1 (en) | Method of forming an isolation film in semiconductor device | |
| KR100567027B1 (en) | Method for minimizing hump in shallow trench isolation | |
| KR20040005512A (en) | Method for forming the Isolation Layer of Semiconductor Device | |
| KR20030050596A (en) | Method for forming isolation in semiconductor device | |
| KR20010066342A (en) | A method for forming a field oxide of a semiconductor device | |
| KR20050002037A (en) | Method for forming isolation in semiconductor device | |
| KR20050009490A (en) | Method of forming an isolation layer in a semiconductor device | |
| KR20050003046A (en) | Method of manufacturing isolation using liner nitride |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170316 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 11 |