KR20040005125A - 온 칩 롬 테스트 장치 및 방법 - Google Patents

온 칩 롬 테스트 장치 및 방법 Download PDF

Info

Publication number
KR20040005125A
KR20040005125A KR1020020039426A KR20020039426A KR20040005125A KR 20040005125 A KR20040005125 A KR 20040005125A KR 1020020039426 A KR1020020039426 A KR 1020020039426A KR 20020039426 A KR20020039426 A KR 20020039426A KR 20040005125 A KR20040005125 A KR 20040005125A
Authority
KR
South Korea
Prior art keywords
rom
test
address
signal
error
Prior art date
Application number
KR1020020039426A
Other languages
English (en)
Other versions
KR100442878B1 (ko
Inventor
조상연
김용천
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0039426A priority Critical patent/KR100442878B1/ko
Priority to US10/460,284 priority patent/US7134063B2/en
Publication of KR20040005125A publication Critical patent/KR20040005125A/ko
Application granted granted Critical
Publication of KR100442878B1 publication Critical patent/KR100442878B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

온 칩 롬 테스트 장치 및 방법이 개시된다. 본 발명에 따른 온 칩 롬 테스트 장치는 롬을 테스트모드로 하는 테스트 모드신호, 롬의 테스트에 필요한 클럭 생성을 위한 테스트 클럭신호 및 초기화를 위한 테스트 리셋신호를 포함하는 외부로부터 인가되는 테스트 신호를 이용하여 롬을 동작시키기 위한 롬 클럭신호 및 롬을 액세스하기 위한 롬 어드레스를 포함하는 테스트 제어신호들을 생성하여 롬으로 인가하는 테스트 제어신호 발생기, 롬 어드레스에 응답하여 롬으로부터 독출되는 롬 데이터와 외부로부터 인가되는 기준 데이터를 비교하는 비교기 및 비교기로부터의 비교 결과를 참조하여 에러 발생 여부를 테스트 결과로서 저장하고, 마지막 롬 어드레스까지 롬 데이터 비교가 완료되면 테스트 결과를 외부로 출력하는 테스트 결과 누적기를 포함하는 것을 특징으로 하며, 온 칩 롬 테스트 장치를 반도체 칩 내부에 구성하여, 온 칩 롬 테스트 결과에 대해 에러가 발생되었는가를 나타내는 최소한의 정보만을 제공함으로써, 롬에 저장된 롬 데이터가 외부로 유출될 염려가 없다. 또한, 본 발명은 에러가 발생된 롬 어드레스 정보를 테스트 결과로서 함께 제공할 수 있으며, 에러가 발생된 롬 어드레스 정보를 제조공정에 피드백하여 불량 발생률을 최소화할 수 있다.

Description

온 칩 롬 테스트 장치 및 방법{Apparatus for testing an on-chip ROM and method thereof}
본 발명은 롬 테스트 장치에 관한 것으로, 특히, 롬에 저장된 내용을 칩 외부로 덤프하지 않고 칩 내부에서 테스트하며, 외부로는 불량 발생 여부만을 출력하는 온 칩(On-Chip) 롬(ROM) 테스트 장치 및 방법에 관한 것이다.
마이크로 프로세서에는 필요에 따라 롬을 구비하는 경우가 있다. 예컨대, 프로세서가 부팅될 때 수행하는 코드 또는 어떤 시스템에서 많이 사용되는 서브루틴들의 일부를 롬에 저장할 수 있다. 이처럼, 이와 같이 어떤 내용이 저장된 롬을 포함하고 있는 마이크로 프로세서가 제작되면, 롬에 저장된 내용이 제작과정에서 정상적으로 프로그램되었나를 테스트해야 한다.
종래에는, 칩(chip) 내부에 구비된 롬(이하, 온 칩 롬)을 테스트하기 위해, 칩을 롬 테스트 모드로 셋팅하고 칩 내부의 롬 테스트 모듈이 롬에 프로그램된 롬 데이터를 외부의 테스트 장치로 덤프하여, 외부에서 그 내용을 비교한다. 이처럼, 온 칩 롬에 저장된 롬 데이터를 외부 테스트 장치를 통해 읽어들여 에러 발생여부를 검출하는 종래의 테스트 방법은 구현하기 쉽고 직관적이다. 그러나, 온 칩 롬에 프로그램된 롬 데이터를 누구라도 테스트 모드를 이용하여 쉽게 접근할 수 있다는 단점이 있다. 만일, 온 칩 롬에 다른 사람들에게 알려지지 말아야할 중요한 내용이 저장되어 있다면 이러한 종래의 테스트 방법은 바람직하지 않다.
본 발명이 이루고자 하는 기술적 과제는 온 칩 롬의 내용을 칩 외부로 덤프하지 않고 칩 내부에서 테스트하는 온 칩(On-Chip) 롬(ROM) 테스트 장치 및 방법에관한 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 온 칩 롬 테스트 방법을 컴퓨터에서 실행 가능한 프로그램 코드를 기록한 기록 매체를 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 내부 롬을 자체적으로 테스트하고, 칩 외부로는 롬 데이터에 에러가 발생되었는가의 여부만을 알려주는 반도체 장치를 제공하는 데 있다.
도 1은 본 발명에 따른 온 칩 롬 테스트 장치를 개략적으로 나타내는 블록도이다.
도 2는 도 1에 도시된 온 칩 롬 테스트 장치(100)의 주요 입/출력 파형도를 나타내는 파형도이다.
도 3은 도 1에 도시된 온 칩 롬 테스트 장치(100)에서 수행되는 온 칩 롬 테스트 방법을 나타내는 플로우 챠트이다.
도 4는 도 1에 도시된 테스트 제어신호 발생부(10)의 본 발명에 따른 일실시예의 블록도이다.
도 5는 도 1에 도시된 비교기(20)의 본 발명에 따른 일실시예의 블록도이다.
도 6은 도 1에 도시된 테스트 결과 누적기(30)의 본 발명에 따른 일실시예의 블록도이다.
도 7은 도 1에 도시된 테스트 결과 누적기(30)의 본 발명에 따른 다른 실시예의 블록도이다.
상기 과제를 이루기 위해, 반도체 칩 내부의 롬을 반도체 칩 내부에서 테스트하는 본 발명에 따른 온 칩 롬 테스트 장치는 롬을 테스트모드로 하는 테스트 모드신호, 롬의 테스트에 필요한 클럭 생성을 위한 테스트 클럭신호 및 초기화를 위한 테스트 리셋신호를 포함하는 외부로부터 인가되는 테스트 신호를 이용하여 롬을 동작시키기 위한 롬 클럭신호 및 롬을 액세스하기 위한 롬 어드레스를 포함하는 테스트 제어신호들을 생성하여 롬으로 인가하는 테스트 제어신호 발생기, 롬 어드레스에 응답하여 롬으로부터 독출되는 롬 데이터와 외부로부터 인가되는 기준 데이터를 비교하는 비교기 및 비교기로부터의 비교 결과를 참조하여 에러 발생 여부를 테스트 결과로서 저장하고, 마지막 롬 어드레스까지 롬 데이터 비교가 완료되면 테스트 결과를 외부로 출력하는 테스트 결과 누적기를 포함하는 것이 바람직하다.
상기 과제를 이루기 위해, 반도체 칩 내부의 롬을 반도체 칩 내부에서 테스트하는 본 발명에 따른 온 칩 롬 테스트 방법은 외부로부터 인가되는 테스트 신호들에 응답하여 롬을 동작시키기 위한 롬 클럭신호 및 롬을 액세스하기 위한 롬 어드레스를 포함하는 테스트 제어신호들을 생성하는 (a)단계, 롬 어드레스에 응답하여 롬으로부터 독출되는 롬 데이터와 외부로부터 인가되는 기준 데이터를 비교하여, 롬 데이터에 에러가 발생되었는가를 검출하는 (b)단계 및 마지막 롬 어드레스까지 (b)단계에서 롬 데이터 비교가 완료되면 롬 데이터에 적어도 하나의 에러가 발생되었는가의 여부를 테스트 결과로서 외부로 제공하는 (c)단계를 포함하는 것이 바람직하다.
상기 또 다른 과제를 이루기 위해, 본 발명에 따른 반도체 장치는 롬 데이터가 프로그램되어 있는 롬, 롬 제어신호를 발생하여 롬의 정상 동작을 제어하는 롬 제어부, 롬을 테스트모드로 하는 테스트 모드신호, 롬의 테스트에 필요한 클럭 생성을 위한 테스트 클럭신호 및 초기화를 위한 테스트 리셋신호를 포함하는 외부로부터 인가되는 테스트 신호를 이용하여 롬을 동작시키기 위한 롬 클럭신호 및 롬을 액세스하기 위한 롬 어드레스를 포함하는 테스트 제어신호들을 생성하고, 롬 어드레스에 응답하여 롬으로부터 독출되는 롬 데이터를 외부에서 입력되는 기준 데이터와 비교하여 롬 데이터에 에러발생 여부를 테스트하는 롬 테스트 장치 및 테스트 모드신호에 응답하여 롬 제어신호 또는 테스트 제어신호를 선택적으로 롬으로 인가하는 선택기를 포함하는 것이 바람직하다.
이하, 본 발명에 따른 온 칩 롬 테스트 장치 및 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 따른 온 칩 롬 테스트 장치를 개략적으로 나타내는 블록도이다. 본 발명에 따른 온 칩 롬 테스트 장치(100)는 테스트 제어신호 발생기(10),비교기(20) 및 테스트 결과 누적기(30)를 포함하여 구성된다. 설명의 편의를 위해, 도 1에는 테스트하고자 하는 온 칩 롬(50) 및 선택기(40)가 함께 도시되어 있다. 이들 온 칩 롬 테스트 장치(100)와 온 칩 롬(50)은 하나의 반도체 칩 내부에 구성되며, 온 칩 롬 테스트 장치(100)는 외부 제어에 응답하여 반도체 칩 내부에서 온 칩 롬(50)을 테스트하고 테스트 결과를 외부로 제공한다.
도 1을 참조하여, 온 칩 롬 테스트 장치(100)는 외부로부터 입력되는 테스트 신호를 이용하여 온 칩 롬(50)을 동작시키기 위한 롬 클럭신호 및 온 칩 롬(50)을 액세스하기 위한 롬 어드레스를 포함하는 테스트 제어신호들을 생성한다. 여기서, 테스트 신호에는 온 칩 롬(50)을 테스트 모드로 하기 위한 테스트 모드신호(TEST_MODE), 온 칩 롬(50) 테스트에 필요한 클럭 생성을 위한 테스트 클럭신호(TEST_CLK) 및 온 칩 롬 테스트 장치(100)의 초기화를 위한 테스트 리셋신호(TEST_NRES)가 포함된다. 온 칩 롬 테스트 장치(100)는 롬 어드레스에 응답하여 독출되는 롬 데이터를 외부에서 입력되는 기준 데이터(RF_DATA)와 비교하여 롬 데이터에 에러가 발생되었는가의 여부를 검출하고, 그 결과를 테스트 결과(TEST_ERR)로서 외부로 제공한다.
선택기(40)는 도시되지는 않았지만 온 칩 롬(50)의 동작을 제어하는 롬 제어부(미도시)로부터 발생되는 롬 제어신호(ROM control signal) 또는 온 칩 롬 테스트 장치(100)에서 발생되는 테스트 제어신호가 테스트 모드신호(TEST_MODE)에 응답하여, 선택적으로 온 칩 롬(50)에 인가되도록 한다. 즉, 테스트 모드신호(TEST_MODE)가 인에이블되면 반도체 칩은 온 칩 롬(50)을 테스트하기 위한모드로 되고, 선택기(40)는 온 칩 롬 테스트 장치(100)에서 발생되는 테스트 제어신호를 온 칩 롬으로 인가한다. 반면, 테스트 모드신호(TEST_MODE)가 디세이블되면 반도체 칩은 정상 동작 모드로 되며, 따라서 선택기(40)는 정상동작을 위해 롬 제어부(미도시)로부터 발생되는 롬 제어신호를 온 칩 롬(50)으로 인가한다.
이제, 본 발명에 따른 온 칩 롬 테스트 장치(100)를 도 1을 참조하여 구체적으로 설명한다.
도 1을 참조하여, 테스트 제어신호 발생부(10)는 외부로부터 인가되는 테스트 신호들(TEST_MODE, TEST_CLK, TEST_NRES)을 이용하여 온 칩 롬(50)을 동작시키기 위한 롬 클럭신호 및 온 칩 롬을 액세스하기 위한 롬 어드레스를 포함하는 테스트 제어신호들을 생성한다. 여기서, 테스트 클럭신호(TEST_CLK)가 롬의 동작 주파수와 동일하다면 테스트 제어신호 발생부(10)는 별도의 롬 클럭신호를 발생할 필요 없이 테스트 클럭신호(TEST_CLK)를 롬 클럭신호로 이용할 수 있다. 이하, 설명의 편의를 위해 테스트 클럭신호(TEST_CLK)는 롬의 동작 주파수와 동일한 것으로 한다. 테스트 제어신호 발생기(10)에 대해서는 도 4를 참조하여 상세히 설명될 것이다.
비교기(20)는 롬 어드레스에 응답하여 온 칩 롬(50)으로부터 독출되는 롬 데이터와 외부로부터 인가되는 기준 데이터(RF_DATA)를 비교하고, 비교결과를 테스트 결과 누적기(30)로 출력한다. 비교기(20)에 대해서는 도 5를 참조하여 상세히 설명될 것이다.
테스트 결과 누적기(30)는 비교기(20)에서 롬 데이터와 기준데이터(RF_DATA)의 비교 결과를 참조하여 롬 데이터에 에러가 발생되었는가의 여부를 저장한다. 그리고, 비교기(20)에서 마지막 롬 어드레스까지 롬 데이터 비교가 완료되었음이 확인되면, 롬 데이터에 에러가 발생되었는가의 여부를 테스트 결과(TEST_ERR)로 외부로 출력한다. 이 때, 테스트 결과 누적기(30)는 테스트 제어신호 발생기(10)로부터 롬 어드레스를 제공받고, 비교기(20)의 비교 결과를 참조하여 롬 데이터에 에러가 발생된 것으로 판단되면 에러가 발생된 롬 데이터에 대응되는 롬 어드레스를 저장할 수 있다. 그리고, 테스트 결과(TEST_ERR) 제공시 에러가 발생된 롬 어드레스 정보를 함께 제공할 수 있다. 반도체 칩에서 테스트를 위해 할당되는 핀수를 최소화하기 위해, 테스트 결과 및 에러가 발생된 롬 어드레스 정보를 직렬 데이터로 연속 출력하는 것이 바람직하다. 즉, 하나의 핀을 통해 테스트 결과 및 에러가 발생된 롬 어드레스 정보가 출력될 수 있도록 한다. 테스트 결과 누적기(30)에 대해서는 도 6 및 도 7을 참조하여 상세히 설명될 것이다.
도 2는 도 1에 도시된 온 칩 롬 테스트 장치(100)의 주요 입/출력 파형도를 나타내는 파형도이다.
도 3은 도 1에 도시된 온 칩 롬 테스트 장치(100)에서 수행되는 온 칩 롬 테스트 방법을 나타내는 플로우 챠트이다.
도 1 내지 도 3을 참조하여, 도 1에 도시된 온 칩 롬 테스트 장치의 동작을 상세히 설명한다.
먼저, 도 2에 도시된 바와 같은 테스트 클럭신호(TEST_CLK), 테스트 모드신호(TEST_MODE) 및 테스트 리셋신호(TEST_NRES)를 포함하는 테스트 신호와 롬 데이터와 비교될 기준 데이터(RF_DATA)가 온 칩 롬 테스트 장치(100)로 인가된다. 그러면, 온 칩 롬 테스트 장치(100)는 테스트 신호에 응답하여 온 칩 롬을 동작시키기 위한 롬 클럭신호 및 롬 어드레스를 포함하는 테스트 제어신호를 생성한다(제250단계). 전술된 바와 같이, 테스트 클럭신호(TEST_CLK)가 온 칩 롬의 동작 주파수와 동일하다면 온 칩 롬 테스트 장치(100)는 별도의 롬 클럭신호를 발생할 필요 없이 테스트 클럭신호(TEST_CLK)를 롬 클럭신호로 이용할 수 있다.
제250단계 후에, 온 칩 롬 테스트 장치(100)는 롬 어드레스에 대응하여 롬(50)으로부터 독출되는 롬 데이터를 도 2에 도시된 기준 데이터(RF_DATA)와 비교하면서 롬 데이터에 에러가 발생되었는가의 여부를 판단한다(제255단계).
제255단계 후에, 롬 데이터와 기준 데이터(RF_DATA)의 비교가 마지막 롬 어드레스까지 완료되면, 온 칩 롬 테스트 장치(100)는 롬 데이터에 에러가 발생되었는가의 여부를 나타내는 테스트 결과(TEST_ERR)를 외부로 출력한다(제260단계). 이 때, 온 칩 롬 테스트 장치(100)는 롬 데이터와 기준 데이터의 비교결과, 에러가 발생된 곳의 롬 어드레스를 저장할 수 있다(제265단계). 온 칩 롬 테스트 장치(100)는 마지막 롬 어드레스까지 롬 데이터와 기준 데이터(RF_DATA)의 비교가 완료되면, 에러가 발생되었는가의 여부와 에러가 발생되었다면 에러가 발생된 롬 어드레스를 테스트 결과(TEST_ERR)로서 함께 외부로 출력한다(제270단계).
이상에서와 같이, 본 발명에 따른 온 칩 롬 테스트 장치 및 그 방법에 따르면, 온 칩 롬 테스트 장치를 롬이 구비된 반도체 칩 내부에 구성하여, 온 칩 롬 테스트 결과에 대해 에러가 발생되었는가를 나타내는 최소한의 정보만을 제공함으로써, 롬에 저장된 롬 데이터가 외부로 유출될 염려가 없다. 또한, 에러가 발생된 롬 어드레스 정보를 테스트 결과로서 함께 제공할 수 있으며, 에러가 발생된 롬 어드레스 정보를 제조공정에 피드백하여 불량 발생률을 최소화할 수 있다.
도 4는 도 1에 도시된 테스트 제어신호 발생부(10)의 본 발명에 따른 일실시예의 블록도이다. 본 발명에 따른 테스트 제어신호 발생부(10)는 롬 어드레스 레지스터(110), 다음 어드레스 생성부(115) 및 어드레스 제어부(120)를 포함하여 구성된다.
도 4를 참조하여, 롬 어드레스 레지스터(110)는 테스트 리셋신호(TEST_NRES)에 응답하여 초기 롬 어드레스로 초기화되고, 어드레스 제어부(120)로부터 생성되는 클럭신호(CLK)에 응답하여, 입력되는 다음 롬 어드레스를 롬 어드레스로서 래치한다.
다음 어드레스 생성부(115)는 롬 어드레스 레지스터(110)에서 래치되는 롬 어드레스의 값을 증가/감소시켜 다음 롬 어드레스를 생성하고, 생성된 다음 롬 어드레스를 롬 어드레스 레지스터(110)로 제공한다. 예컨대, 롬 어드레스 레지스터(110)의 초기 롬 어드레스가 롬 어드레스의 최대값이면 롬 어드레스 레지스터(110)는 롬 어드레스의 값을 하나씩 감소시켜 다음 어드레스를 생성한다. 반면, 롬 어드레스 레지스터(110)의 초기 롬 어드레스가 롬 어드레스의 최소값이면 롬 어드레스 레지스터(110)는 롬 어드레스의 값을 하나씩 증가시켜 다음 어드레스를 생성한다.
어드레스 제어부(120)는 테스트 클럭신호(TEST_CLK)와 롬 어드레스를 입력하여, 롬 어드레스 레지스터(110)에서 출력되는 롬 어드레스가 마지막 롬 어드레스에 도달하면 마지막 롬 어드레스를 계속 래치하도록 제어하는 클럭신호(CLK)를 생성한다. 바람직하게는, 어드레스 제어부(120)는 오아 게이트(125) 및 마지막 어드레스 판별부(130)를 포함하여 구성된다.
마지막 어드레스 판별부(130)는 롬 어드레스 레지스터(110)에서 출력되는 롬 어드레스를 입력하여 마지막 롬 어드레스인가를 판단하고, 마지막 롬 어드레스로 판단되면 "하이"레벨을 갖고 마지막 롬 어드레스가 아니면 "로우"레벨을 갖는 제어신호를 출력한다.
오아 게이트(125)는 마지막 어드레스 판별부(130)로부터 출력되는 제어신호와 테스트 클럭신호(TEST_CLK)를 논리합하여 제어신호가 "로우"레벨이면 테스트 클럭신호(TEST_CLK)를 그대로 출력하고, 제어신호가 "하이"레벨이면 "하이"레벨로 셋되는 클럭신호(CLK)를 출력한다.
도 5는 도 1에 도시된 비교기(20)의 본 발명에 따른 일실시예의 블록도이다. 본 발명에 따른 비교기(20)는 데이터 레지스터(150) 및 데이터 비교기(155)를 포함하여 구성된다.
도 5를 참조하여, 데이터 레지스터(150)는 테스트 클럭신호(TEST_CLK)에 응답하여, 외부에서 입력되는 N-bit의 레퍼런스 데이터(RF_DATA)를 래치한다. 이 때, 외부로부터 N-bit의 레퍼런스 데이터(RF_DATA)가 병렬로 입력되거나 또는 1-bit씩 직렬로 입력될 수 있다.
데이터 비교기(155)는 데이터 레지스터(150)에 래치된 N-bit의 기준데이터(RF_DATA)와 롬 어드레스에 대응하여 롬(50)으로부터 독출되는 N-bit의 롬 데이터가 같은가의 여부를 비교하고, 그 결과를 테스트 결과 누적기(30)로 출력한다. 여기서, 하나의 롬 어드레스에 대응하는 기준 데이터(RF_DATA)와 롬 데이터의 비교결과는 하나의 비트로 표현된다. 예컨대, 기준 데이터(RF_DATA)와 롬 데이터가 동일하면(롬 데이터에 에러가 발생되지 않으면) 비교결과 비트를 "0"으로 하고, 기준 데이터(RF_DATA)와 롬 데이터가 동일하지 않으면(롬 데이터에 에러가 발생되면) 비교결과 비트를 "1"로 한다. 테스트 결과 누적기(30)는 비교결과 비트를 확인하여 롬 데이터에 에러가 발생되었는가의 여부를 확인할 수 있다.
도 6은 도 1에 도시된 테스트 결과 누적기(30)의 본 발명에 따른 일실시예의 블록도이다. 본 발명에 따른 테스트 결과 누적기(30)는 제어부(160), 오아 게이트(165), 에러 플립플롭(170) 및 앤드 게이트(175)를 포함하여 구성된다.
도 6을 참조하여, 오아 게이트(165)는 비교기(20)로부터 출력되는 비교 결과와 에러 플립플롭(170)에서 출력되는 플립플롭 출력신호를 논리 합한다.
에러 플립플롭(170)은 테스트 리셋신호(TEST_NRES)에 응답하여 리셋되고, 테스트 클럭신호(TEST_CLK)에 응답하여 오아 게이트(165)의 출력신호를 래치하여 플립플롭 출력신호로서 발생한다. 만약, 비교결과가 "1"일 때, 롬 데이터에 에러가 발생된 경우라면, 에러 플립플롭(170)의 출력을 오아게이팅하는 오아 게이트(165)로 인해 에러 플립플롭(170)은 비교 결과에서 적어도 하나의 에러가 발생하면 "1"을 래치하여 롬 데이터에 에러가 발생되었음을 나타낸다. 즉, 에러 플립플롭(170)은 롬 데이터에 적어도 하나의 에러가 검출된다면 "하이(1)"레벨의 신호를 래치하고, 에러가 검출되지 않으면 "로우(0)"레벨의 신호를 래치한다.
제어부(160)는 테스트 제어신호 발생기(10)로부터 롬 어드레스를 제공받아 마지막 롬 어드레스를 인식하고, 마지막 롬 어드레스가 인식되면 "하이"레벨로 인에이블되는 테스트 종료신호(END_FG)를 발생한다.
앤드게이트(175)는 테스트 종료신호(END_FG)와 플립플롭 출력신호를 논리 곱하고, 논리 곱된 신호를 테스트 결과(TEST_ERR)로서 출력한다. 즉, 앤드 게이트(175)는 테스트 종료신호(END_FG)가 인에이블되기 전까지는 "로우"레벨의 신호를 출력한다. 그러다, 테스트 종료신호(END_FG)가 인에이블되면 플립플롭 출력신호에 따라 롬 데이터에 에러가 검출되면 "하이"레벨을, 롬 데이터에 에러가 검출되지 않으면 "로우"레벨의 신호를 출력한다.
이상에서와 같이, 도 5에 도시된 테스트 결과 누적기(30)는 롬 데이터에 에러가 발생되었는가의 여부만을 알려준다.
도 7은 도 1에 도시된 테스트 결과 누적기(30)의 본 발명에 따른 다른 실시예의 블록도이다. 본 발명의 다른 실시예에 따른 테스트 결과 누적기는 제어부(180), 제1 및 제2에러 검출부(185,200), 제1 및 제2레지스터(215,220) 및 논리 조합부(225)를 포함하여 구성된다. 도 6에 도시된 테스트 결과 누적기(30)는 롬 데이터에 에러가 발생된 위치 즉, 롬 어드레스를 테스트 결과(TEST_ERR)에 포함시키는 경우이다. 한편, 도 6에서는 설명의 편의를 위해 에러가 발생된 롬 어드레스 정보를 2개까지 제공하는 경우에 대해 도시하였다.
도 7을 참조하여, 제어부(180)는 롬 어드레스를 참조하여 마지막 롬 어드레스를 인식하고, 마지막 롬 어드레스가 인식되면 인에이블되는 테스트 종료신호(END_FG)를 발생한다. 또한, 제어부(180)는 비교 결과로부터 에러 발생 횟수를 인식하고, 인식된 결과에 따라 제1 내지 제2플립플롭 클럭신호(F/F_CK1,F/F_CK2)를 생성한다. 전술된 바와 같이, 롬 데이터에 에러가 발생되지 않으면 비교결과 비트가 "0"이고, 롬 데이터에 에러가 발생되면 비교결과 비트가 "1"로 표현된다면, 제어부(180)는 비교결과가 "1"인 데이터의 횟수를 카운트함으로써 에러 발생 횟수를 인식할 수 있다.
또한, 제어부(180)는 제1 내지 제2에러 검출부(185,200)의 출력신호에 응답하여 제1 내지 제2레지스터 클럭신호(R_CK1,R_CK2)를 생성한다. 여기서, 제어부(180)는 비교결과로부터 첫 번째 에러가 검출되기 전까지는 제1플립플록 클럭신호(F/F_CK1)만 클럭킹시키고, 첫 번째 에러가 검출되면 제2플립플롭 클럭신호(F/F_CK2)를 클럭킹시킨다. 따라서, 첫 번째 에러가 검출되면 제2에러 검출부(200)가 동작하도록 제어한다. 또한, 제어부(180)는 테스트 클럭신호(TEST_CLK)와 제1에러 검출부(185)의 출력을 논리조합하여 제1레지스터(215)가 첫 번째 에러가 검출될 때의 롬 어드레스를 저장할 수 있도록 제1레지스터 클럭신호(R_CK1)를 생성한다. 또한, 제어부(180)는 테스트 클럭신호(TEST_CLK)와 제2에러 검출부(200)의 출력을 논리조합하여 제2레지스터(220)가 두 번째 에러가 검출될 때의 롬 어드레스를 저장할 수 있도록 제2레지스터 클럭신호(R_CK2)를 생성한다. 한편, 도 7에는 설명의 편의를 위해 에러가 발생된 롬 어드레스를 2개까지 저장할 수 있는 테스트 결과 누적기를 도시하였으나, 에러 검출기 및 레지스터를 확장 연결하여 둘 이상의 롬 어드레스를 저장할 수 있도록 할 수 있다.
한편, 제어부(180)는 비교결과가 "1"인 데이터의 횟수가 특정횟수를 초과하는 경우에 레지스터에 저장된 롬 어드레스의 내용을 삭제하여, 에러가 발생된 어드레스 정보를 외부로 제공하지 않도록 제어할 수 있다. 일반적으로, 온 칩 롬에 발생되는 에러 데이터는 1~3개 정도이다. 따라서, 그 이상의 에러 데이터가 발생되었다는 것은 외부에서 고의적으로 롬 데이터 내용을 알아내기 위해 임의의 기준 데이터(RF_DATA)를 입력하고 있다고 판단할 수 있다. 테스트하는 사람은 에러가 발생된 롬 어드레스 정보를 이용하여 반복적으로 테스트를 시행하면 결국, 온 칩 롬에 프로그램된 내용을 알 수도 있다. 따라서, 제어부(180)는 소정 개수 이상의 에러가 발생된 경우에는 롬 어드레스 레지스터에 저장된 어드레스 정보를 삭제함으로써 롬 데이터가 유출되는 사고를 방지할 수 있다.
제1 및 제2에러 검출부(185,200) 각각은 테스트 리셋신호(TEST_NRES)에 응답하여 리셋된다. 그리고, 비교기(20)로부터 출력되는 비교 결과를 각각 입력하며, 에러 발생 횟수에 따라 각각 활성화되는 제1 내지 제2플립플롭 클럭신호(F/F_CK1,F/F_CK2) 각각에 응답하여, 입력되는 비교 결과를 래치한다. 구체적으로, 제어부(180)의 제어에 따라, 제1에러 검출부(185)로 입력되는 제1플립플롭 클럭신호(F/F_CK1)는 테스트 클럭신호(TEST_CLK)와 같고, 제2에러 검출부(200)로 입력되는 제2플립플롭 클럭신호(F/F_CK2)는 첫 번째 에러가 검출되면 테스트 클럭신호(TEST_CLK)로 클럭킹한다. 도시되지는 않았지만 제3에러 검출부가 있다면,제어부(180)에서는 두 번째 에러가 검출되면 테스트 클럭신호(TEST_CLK)로 클럭킹하는 제3플립플롭 클럭신호를 생성며, 제3에러 검출부는 제3플립플롭 클럭신호에 응답하여 비교결과를 래치할 수 있다. 이와 같은 방법으로, n개의 에러 검출기로 확장 연결될 수 있다. 바람직하게는, 제1 및 제2에러 검출기(185,200) 각각은 오아 게이트(190,205) 및 에러 플립플롭(195,210)을 포함하여 구성된다.
오아 게이트(190)는 비교기(20)로부터 출력되는 비교 결과와 에러 플립플롭(195)의 출력신호를 논리합하고, 오아 게이트(205)는 비교 결과와 에러 플립플롭(210)의 출력신호를 논리합한다.
에러 플립플롭(195)은 테스트 리셋신호(TEST_NRES)에 응답하여 리셋되고, 제1플립플롭 클럭신호(F/F_CK1)에 응답하여 오아 게이트(190)의 출력신호를 래치한다. 그리고, 에러 플립플롭(210)은 테스트 리셋신호(TEST_NRES)에 응답하여 리셋되고, 비교 결과에서 첫 번째 에러가 검출되면 클럭킹하는 제2플립플롭 클럭신호(F/F_CK2)에 응답하여 오아 게이트(205)의 출력신호를 래치한다. 만약, 비교결과가 "1"일 때, 롬 데이터에 에러가 발생된 경우라면, 에러 플립플롭(195)의 출력을 논리합하는 오아 게이트(190)로 인해, 에러 플립플롭(195)은 비교 결과에서 첫 번째 에러가 발생되면서부터 "1"을 래치한다. 또한, 에러 플립플롭(210)의 출력을 논리합하는 오아 게이트(205)로 인해, 에러 플립플롭(210)은 비교 결과에서 두 번째 에러가 발생되면서부터 "1"을 래치한다. 즉, 에러 플립플롭(195)은 롬 데이터에 첫 번째 에러가 검출되면 "하이(1)"레벨의 신호를 래치하고, 에러 플립플롭(210)은 두 번째 에러가 검출되면 "하이(1)"레벨의 신호를 래치하게 된다.
계속해서, 제1레지스터(215)는 테스트 리셋신호(TEST_NRES)에 응답하여 리셋되고, 제1레지스터 클럭신호(R_CK1)에 응답하여, 첫 번째 에러가 발생된 롬 어드레스를 저장한다. 또한, 제2레지스터(220)는 테스트 리셋신호(TEST_NRES)에 응답하여 리셋되고, 제2레지스터 클럭신호(R_CK2)에 응답하여, 두 번째 에러가 발생된 롬 어드레스를 저장한다.
논리 조합부(225)는 테스트 종료신호(END_FG)에 응답하여 제1 내지 제2에러 검출부(185,200)의 출력신호에서 어느 하나라도 인에이블되면 인에이블되는 에러 검출신호를 생성한다. 바람직하게는, 논리 조합부(225)는 오아 게이트(230) 및 앤드 게이트(235)를 포함하여 구성된다. 오아 게이트(230)는 제1 내지 제2에러 검출부(185,200)의 출력신호를 논리합한다. 따라서, 오아 게이트(230)는 비교 결과에서 적어도 하나의 에러가 검출되면 "하이"로 인에이블되는 신호를 출력한다. 앤드 게이트(235)는 테스트 종료신호(END_FG)와 오아 게이트(230)의 출력 신호를 논리곱하고, 논리곱된 신호를 에러 검출신호로서 출력한다.
선택기(340)는 제어부(180)에서 출력되는 선택신호(SEL)에 응답하여 에러 검출신호, 제1 및 제2레지스터(215,220)가 래치하고 있는 롬 어드레스를 테스트 결과(TEST_ERR)로서 선택적으로 출력한다. 즉, 제어부(180)는 하나의 출력 단자를 통해 에러 검출여부 및 에러가 발생된 롬 어드레스 정보가 순차적으로 출력될 수 있도록 선택신호(SEL)를 이용하여 선택기(340)를 제어한다. 이 때, 롬 어드레스 정보가 하나의 출력 단자를 통해 출력될 수 있도록 제1 및 제2레지스터(215,220)는 저장하고 있는 롬 어드레스 정보를 직렬 데이터로 출력한다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플라피디스크, 스마트 미디어(Smart Media)나 메모리 스틱(Memory Stick)과 같은 플래쉬메모리카드, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이, 본 발명에 따른 온 칩 롬 테스트 장치 및 그 방법에 따르면, 온 칩 롬 테스트 장치를 반도체 칩 내부에 구성하여, 온 칩 롬 테스트 결과에 대해 에러가 발생되었는가를 나타내는 최소한의 정보만을 제공함으로써, 롬에 저장된 롬 데이터가 외부로 유출될 염려가 없다. 또한, 본 발명은 에러가 발생된 롬 어드레스 정보를 테스트 결과로서 함께 제공할 수 있으며, 에러가 발생된 롬 어드레스 정보를 제조공정에 피드백하여 불량 발생률을 최소화할 수 있다.

Claims (26)

  1. 반도체 칩 내부의 롬을 상기 반도체 칩 내부에서 테스트하는 온 칩 롬 테스트 장치에 있어서,
    상기 롬을 테스트모드로 하는 테스트 모드신호, 상기 롬의 테스트에 필요한 클럭 생성을 위한 테스트 클럭신호 및 초기화를 위한 테스트 리셋신호를 포함하는 외부로부터 인가되는 테스트 신호를 이용하여 상기 롬을 동작시키기 위한 롬 클럭신호 및 상기 롬을 액세스하기 위한 롬 어드레스를 포함하는 테스트 제어신호들을 생성하여 상기 롬으로 인가하는 테스트 제어신호 발생기;
    상기 롬 어드레스에 응답하여 상기 롬으로부터 독출되는 롬 데이터와 외부로부터 인가되는 기준 데이터를 비교하는 비교기; 및
    상기 비교기로부터의 비교 결과를 참조하여 에러 발생 여부를 테스트 결과로서 저장하고, 마지막 롬 어드레스까지 롬 데이터 비교가 완료되면 테스트 결과를 외부로 출력하는 테스트 결과 누적기를 포함하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  2. 제1항에 있어서, 상기 테스트 결과 누적기는 상기 테스트 제어신호 발생기로부터 상기 롬 어드레스를 제공받아, 상기 비교결과에서 에러가 발생된 것으로 판단되면 에러가 발생된 롬 어드레스를 저장하고, 상기 테스트 결과로서 에러 발생 여부 및 에러가 발생된 롬 어드레스 정보를 외부로 출력하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  3. 제1항에 있어서, 상기 테스트 제어신호 발생기는
    상기 테스트 리셋신호에 응답하여 초기 롬 어드레스로 초기화되고, 클럭신호에 응답하여 입력되는 다음 롬 어드레스를 상기 롬 어드레스로서 래치하는 롬 어드레스 레지스터;
    상기 롬 어드레스 레지스터에서 래치되는 롬 어드레스의 값을 증가/감소시켜 다음 롬 어드레스를 생성하고, 상기 다음 롬 어드레스를 상기 롬 어드레스 레지스터로 제공하는 다음 어드레스 생성부; 및
    상기 테스트 클럭신호와 상기 롬 어드레스를 입력하여, 상기 롬 어드레스 레지스터에서 출력되는 롬 어드레스가 마지막 롬 어드레스에 도달하면 마지막 롬 어드레스를 계속 래치하도록 제어하는 상기 클럭신호를 생성하는 어드레스 제어부를 포함하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  4. 제3항에 있어서, 상기 어드레스 제어부는
    상기 롬 어드레스 레지스터에서 래치되는 롬 어드레스를 입력하여 마지막 롬 어드레스인가를 판단하고, 마지막 롬 어드레스로 판단되면 제1논리레벨을 갖고 마지막 롬 어드레스가 아니면 상기 제1논리레벨과 상보적인 제2논리레벨을 갖는 제어신호를 출력하는 마지막 어드레스 판별부; 및
    상기 제어신호와 상기 테스트 클럭신호를 논리조합하여 상기 제어신호가 상기 제2논리레벨이면 상기 테스트 클럭신호를 상기 클럭신호로서 출력하고, 상기 제어신호가 상기 제1논리레벨이면 셋되는 클럭신호를 출력하는 논리 조합부를 포함하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  5. 제1항에 있어서, 상기 비교기는
    상기 테스트 클럭신호에 응답하여 N-bit의 레퍼런스 데이터를 래치하는 데이터 레지스터; 및
    상기 데이터 레지스터에 래치된 데이터와 상기 롬 어드레스에 대응하여 상기 롬으로부터 독출되는 N-bit의 롬 데이터가 같은가의 여부를 비교하는 데이터 비교기를 포함하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  6. 제1항에 있어서, 상기 테스트 결과 누적기는
    상기 비교기로부터 출력되는 비교 결과와 플립플롭 출력신호를 논리 합하는 제1논리합부;
    상기 테스트 리셋신호에 응답하여 리셋되고, 상기 테스트 클럭신호에 응답하여 상기 제1논리합부의 출력신호를 래치하여 상기 플립플롭 출력신호를 발생하는 제1에러 플립플롭부;
    상기 롬 어드레스를 참조하여 마지막 롬 어드레스를 인식하고, 마지막 롬 어드레스가 인식되면 인에이블되는 테스트 종료신호를 발생하는 제어부; 및
    상기 테스트 종료신호와 상기 에러 플립플롭에서 래치되는 신호를 논리곱하고, 상기 논리곱된 신호를 테스트 결과로서 출력하는 제1논리곱부를 포함하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  7. 제1항에 있어서, 상기 테스트 결과 누적기는
    상기 테스트 리셋신호에 응답하여 리셋되고, 상기 비교기로부터 출력되는 비교 결과를 각각 입력하며, 각각은 대응하는 제1 내지 제n플립플롭 클럭신호에 응답하여, 상기 비교 결과로부터 에러 발생 횟수에 상응하여 각각 인에이블되는 제1 내지 제n플립플롭 출력신호를 발생하는 제1 내지 제n에러 검출부;
    상기 테스트 리셋신호에 응답하여 리셋되고, 각각에 대응하는 제1 내지 제n레지스터 클럭신호에 응답하여, 입력되는 롬 어드레스를 래치하는 제1 내지 제n레지스터;
    상기 롬 어드레스를 참조하여 마지막 롬 어드레스를 인식하고, 마지막 롬 어드레스가 인식되면 인에이블되는 테스트 종료신호를 발생하며, 상기 비교 결과로부터 에러 발생 횟수를 인식하고, 인식된 결과에 따라 상기 제1 내지 제n플립플롭 클럭신호를 생성하고, 상기 제1 내지 제n플립플롭 출력신호에 응답하여 제어되는 상기 제1 내지 제n레지스터 클럭신호를 생성하는 제어부; 및
    상기 테스트 종료신호에 응답하여 상기 제1 내지 제n플립플롭 출력신호에서어느 하나라도 인에이블되면 인에이블되는 테스트 결과신호를 생성하는 논리 조합부를 포함하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  8. 제7항에 있어서, 상기 제1 및 제n레지스터 각각은 래치하고 있는 롬 어드레스를 직렬 데이터로 출력하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  9. 제7항에 있어서, 상기 제어부는 상기 에러 발생 횟수가 소정 횟수 이상이면 상기 제1 내지 제n레지스터에 저장된 롬 어드레스 정보를 삭제하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  10. 제7항에 있어서, 상기 제1 내지 제n에러 검출부 각각은
    상기 비교기로부터 출력되는 비교 결과와 대응하는 플립플롭 출력신호를 논리 합하는 제2논리합부; 및
    상기 테스트 리셋신호에 응답하여 리셋되고, 대응하는 플립플롭 클럭신호에 응답하여 상기 논리 합부의 출력신호를 래치하여 상기 플립플롭 출력신호로서 발생하는 제2에러 플립플롭부를 포함하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  11. 제7항에 있어서, 상기 논리 조합부는
    상기 제1 내지 제n플립플롭 출력신호를 논리합하는 제3논리합부; 및
    상기 테스트 종료신호와 상기 제3논리합부의 출력 신호를 논리곱하고, 상기논리곱된 신호를 테스트 결과신호로서 출력하는 제2논리곱부를 포함하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  12. 제7항에 있어서, 상기 제어부의 제어에 따라 상기 테스트 결과신호, 상기 제1 내지 제n레지스터가 래치하고 있는 롬 어드레스를 순차적으로 출력하는 선택기를 더 포함하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  13. 반도체 칩 내부의 롬을 상기 반도체 칩 내부에서 테스트하는 온 칩 롬 테스트 방법에 있어서,
    (a)외부로부터 인가되는 테스트 신호들에 응답하여 상기 롬을 동작시키기 위한 롬 클럭신호 및 상기 롬을 액세스하기 위한 롬 어드레스를 포함하는 테스트 제어신호들을 생성하는 단계;
    (b)상기 롬 어드레스에 응답하여 상기 롬으로부터 독출되는 롬 데이터와 외부로부터 인가되는 기준 데이터를 비교하여, 롬 데이터에 에러가 발생되었는가를 검출하는 단계; 및
    (c)마지막 롬 어드레스까지 상기 (b)단계에서 롬 데이터 비교가 완료되면 롬 데이터에 적어도 하나의 에러가 발생되었는가의 여부를 테스트 결과로서 외부로 제공하는 단계를 포함하는 것을 특징으로 하는 온 칩 롬 테스트 방법.
  14. 제13항에 있어서,
    상기 롬 어드레스를 참조하여, 상기 (b)단계에서 롬 데이터에 에러가 발생되면 에러가 발생된 롬 데이터의 롬 어드레스를 저장하는 단계를 더 포함하고,
    상기 저장된 롬 어드레스를 상기 테스트 결과에 포함시켜 제공하는 것을 특징으로 하는 온 칩 롬 테스트 방법.
  15. 제13항에 있어서, 상기 (a)단계는
    (a1)클럭신호에 응답하여 상기 롬 어드레스를 생성하는 단계;
    (a2)상기 롬 어드레스가 마지막 롬 어드레스인가를 판단하는 단계; 및
    (a3)상기 (a2)단계에서의 상기 마지막 롬 어드레스로 판단되면 상기 (a1)단계에서 다음 롬 어드레스를 생성하지 않고 상기 마지막 롬 어드레스를 유지하도록 상기 클럭신호를 제어하는 단계를 포함하는 것을 특징으로 하는 온 칩 롬 테스트 방법.
  16. 제13항에 있어서, 상기 (b)단계는
    (b1)상기 테스트 클럭신호에 응답하여, 입력되는 N-bit의 레퍼런스 데이터를 래치하는 단계; 및
    (b2)상기 (b1)단계에서 래치된 레퍼런스 데이터와 상기 롬 어드레스에 대응하여 상기 롬으로부터 독출되는 N-bit의 롬 데이터를 비교하는 단계를 포함하는 것을 특징으로 하는 온 칩 롬 테스트 장치.
  17. 제13항에 있어서, 상기 (c)단계는
    (c1)상기 (b)단계에서의 비교 결과를 참조하여, 적어도 하나의 롬 데이터에 에러가 발생되었는가를 판단하는 단계;
    (c2)상기 (b)단계에서 적어도 하나의 롬 데이터에 에러가 발생되었다고 판단되면, 에러 검출신호를 인에이블시키는 단계;
    (c3)상기 마지막 롬 어드레스가 인식되면 인에이블된 상기 에러 검출신호를 상기 테스트 결과로서 외부로 제공하는 단계를 포함하는 것을 특징으로 온 칩 롬 테스스 방법.
  18. 제13항에 있어서, 상기 (c)단계는
    (c11)테스트 클럭신호에 응답하여 상기 비교결과 및 상기 롬 어드레스를 각각 받아들이는 단계;
    (c12)상기 비교결과를 참조하여 롬 데이터에 에러가 발생되었는가를 검출하고, 에러가 발생된 위치에 해당되는 롬 어드레스를 저장하는 단계; 및
    (c13)상기 롬 어드레스를 참조하여 마지막 롬 어드레스가 인식되면 에러 검출 여부를 나타내는 에러 검출신호 및 상기 에러가 발생된 위치에 해당되는 롬 어드레스를 테스트 결과로서 외부로 제공하는 단계를 포함하는 것을 특징으로하는 온 칩 롬 테스트 방법.
  19. 제18항에 있어서,
    상기 비교결과를 참조하여 에러 발생 횟수를 인식하는 단계; 및
    상기 에러 발생 횟수가 소정 횟수 이상이면 상기 (c12)단계에서 저장된 롬 어드레스를 삭제하여 롬 어드레스 정보를 외부로 제공하지 않는 단계를 포함하는 것을 특징으로 하는 온 칩 롬 테스트 방법.
  20. 제18항에 있어서, 상기 (c12)단계에서 상기 에러 검출신호는 상기 비교결과를 참조하여 적어도 하나의 롬 데이터에 에러가 발생되었다면 인에이블되는 것을 특징으로 하는 온 칩 롬 테스트 방법.
  21. 제18항에 있어서, 상기 롬 어드레스는 직렬 데이터로 외부에 제공되는 것을 특징으로 하는 온 칩 롬 테스트 방법.
  22. 제13항의 온 칩 롬 테스트 방법을 컴퓨터에서 실행 가능한 프로그램 코드로 기록한 기록 매체.
  23. 롬 데이터가 프로그램되어 있는 롬;
    롬 제어신호를 발생하여 상기 롬의 정상 동작을 제어하는 롬 제어부;
    상기 롬을 테스트모드로 하는 테스트 모드신호, 상기 롬의 테스트에 필요한 클럭 생성을 위한 테스트 클럭신호 및 초기화를 위한 테스트 리셋신호를 포함하는 외부로부터 인가되는 테스트 신호를 이용하여 상기 롬을 동작시키기 위한 롬 클럭신호 및 상기 롬을 액세스하기 위한 롬 어드레스를 포함하는 테스트 제어신호들을 생성하고, 상기 롬 어드레스에 응답하여 상기 롬으로부터 독출되는 롬 데이터를 외부에서 입력되는 기준 데이터와 비교하여 롬 데이터에 에러발생 여부를 테스트하는 롬 테스트 장치; 및
    상기 테스트 모드신호에 응답하여 상기 롬 제어신호 또는 상기 테스트 제어신호를 선택적으로 상기 롬으로 인가하는 선택기를 포함하는 것을 특징으로 하는 반도체 장치.
  24. 제23항에 있어서, 상기 롬 테스트 장치는
    상기 테스트 신호를 이용하여 상기 롬을 동작시키기 위한 롬 클럭신호 및 상기 롬을 액세스하기 위한 롬 어드레스를 포함하는 테스트 제어신호들을 생성하여 상기 롬으로 인가하는 테스트 제어신호 발생기;
    상기 롬 어드레스에 응답하여 상기 롬으로부터 독출되는 롬 데이터와 외부로부터 인가되는 기준 데이터를 비교하는 비교기; 및
    상기 비교기로부터의 비교 결과를 참조하여 에러 발생 여부를 테스트 결과로서 저장하고, 마지막 롬 어드레스까지 롬 데이터 비교가 완료되면 테스트 결과를 외부로 출력하는 테스트 결과 누적기를 포함하는 것을 특징으로 하는 반도체 장치.
  25. 제24항에 있어서, 상기 테스트 결과 누적기는 상기 테스트 제어신호 발생기로부터 상기 롬 어드레스를 제공받아, 상기 비교결과에서 에러가 발생된 것으로 판단되면 에러가 발생된 롬 어드레스를 저장하고, 상기 테스트 결과로서 에러 발생 여부를 나타내는 에러 검출신호 및 에러가 발생된 롬 어드레스 정보를 외부로 출력하는 것을 특징으로 하는 반도체 장치.
  26. 제25항에 있어서, 상기 테스트 결과 누적기는 상기 에러 검출신호 및 에러가 발생된 롬 어드레스를 직렬의 데이터로서 순차적으로 출력하는 것을 특징으로 하는 반도체 장치.
KR10-2002-0039426A 2002-07-08 2002-07-08 온 칩 롬 테스트 장치 및 방법 KR100442878B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0039426A KR100442878B1 (ko) 2002-07-08 2002-07-08 온 칩 롬 테스트 장치 및 방법
US10/460,284 US7134063B2 (en) 2002-07-08 2003-06-12 Apparatus and method for testing on-chip ROM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039426A KR100442878B1 (ko) 2002-07-08 2002-07-08 온 칩 롬 테스트 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040005125A true KR20040005125A (ko) 2004-01-16
KR100442878B1 KR100442878B1 (ko) 2004-08-02

Family

ID=29997485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0039426A KR100442878B1 (ko) 2002-07-08 2002-07-08 온 칩 롬 테스트 장치 및 방법

Country Status (2)

Country Link
US (1) US7134063B2 (ko)
KR (1) KR100442878B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648854B1 (ko) * 2005-12-01 2006-11-24 (주)알파칩스 시스템 온 칩 시뮬레이션 장치
KR100878301B1 (ko) * 2007-05-10 2009-01-13 주식회사 하이닉스반도체 다중 테스트 모드를 지원하는 테스트 회로
US7890286B2 (en) 2007-12-18 2011-02-15 Hynix Semiconductor Inc. Test circuit for performing multiple test modes
KR101068314B1 (ko) * 2009-06-24 2011-09-28 주식회사 하이닉스반도체 웨이퍼 상에서 테스트 가능한 ｒｆｉｄ 태그 및 그 테스트 방법
KR101068313B1 (ko) * 2009-06-24 2011-09-28 주식회사 하이닉스반도체 웨이퍼 상에서 테스트 가능한 ｒｆｉｄ 태그 및 그 테스트 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7980001B2 (en) * 2004-02-27 2011-07-19 The Procter & Gamble Company Fabric conditioning dispenser and methods of use
US7254763B2 (en) * 2004-09-01 2007-08-07 Agere Systems Inc. Built-in self test for memory arrays using error correction coding
US7519863B2 (en) * 2005-05-20 2009-04-14 Nokia Corporation Detection of a malfunction in a hardware module
JP5439974B2 (ja) * 2009-06-22 2014-03-12 富士通セミコンダクター株式会社 半導体装置及び不良箇所情報の書き込み方法
CN103325423B (zh) * 2012-03-20 2015-10-14 上海华虹宏力半导体制造有限公司 非挥发性存储器的数据自动比较测试电路
KR102035108B1 (ko) * 2013-05-20 2019-10-23 에스케이하이닉스 주식회사 반도체 시스템
US9069042B2 (en) 2013-11-05 2015-06-30 Freescale Semiconductor, Inc. Efficient apparatus and method for testing digital shadow logic around non-logic design structures
KR20190029316A (ko) * 2017-09-12 2019-03-20 에스케이하이닉스 주식회사 마이크로 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작방법
KR20220111577A (ko) 2021-02-02 2022-08-09 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265867A (ja) * 1992-03-23 1993-10-15 Nec Corp シングルチップマイクロコンピュータ
KR970011717B1 (en) * 1994-05-20 1997-07-14 Lg Semicon Co Ltd Mask rom having imbedded test circuit
KR100200481B1 (ko) * 1995-09-29 1999-06-15 윤종용 테스트 회로
US6081908A (en) * 1997-01-31 2000-06-27 Kawasaki Steel Corporation Test method of one chip micro-computer and one chip micro-computer for conducting the test
JP2000068461A (ja) * 1998-08-25 2000-03-03 Fujitsu Ltd 半導体装置
US6550023B1 (en) * 1998-10-19 2003-04-15 Hewlett Packard Development Company, L.P. On-the-fly memory testing and automatic generation of bitmaps
TW451212B (en) * 1999-12-03 2001-08-21 Macronix Int Co Ltd Read only memory chip having a built in testing circuit
US7058856B2 (en) * 2000-07-18 2006-06-06 Oki Electric Industry Co., Ltd. Semiconductor circuit with flash ROM and improved security for the contents thereof
US6396753B1 (en) * 2001-04-05 2002-05-28 Macroniz International Co., Ltd. Method and structure for testing embedded flash memory
DE60230865D1 (de) * 2001-04-25 2009-03-05 Nxp Bv Ung für einen eingebetteten nichtflüchtigen speicher und verwandte testverfahren
US20030065931A1 (en) * 2001-07-11 2003-04-03 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit, method for testing semiconductor integrated circuit, and semiconductor storage apparatus
US6957371B2 (en) * 2001-12-04 2005-10-18 Intellitech Corporation Method and apparatus for embedded built-in self-test (BIST) of electronic circuits and systems
KR100446317B1 (ko) * 2001-12-24 2004-09-01 주식회사 하이닉스반도체 코드 롬의 테스트시 데이터를 보호하기 위한 장치
US20040049724A1 (en) * 2002-07-22 2004-03-11 Colin Bill Built-in-self-test (BIST) of flash memory cells and implementation of BIST interface
US20040193984A1 (en) * 2003-03-28 2004-09-30 Stmicroelectronics Inc. Signature Cell
US7159145B2 (en) * 2003-05-12 2007-01-02 Infineon Technologies Ag Built-in self test system and method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648854B1 (ko) * 2005-12-01 2006-11-24 (주)알파칩스 시스템 온 칩 시뮬레이션 장치
KR100878301B1 (ko) * 2007-05-10 2009-01-13 주식회사 하이닉스반도체 다중 테스트 모드를 지원하는 테스트 회로
US7840368B2 (en) 2007-05-10 2010-11-23 Hynix Semiconductor Inc. Test circuit for performing multiple test modes
US7890286B2 (en) 2007-12-18 2011-02-15 Hynix Semiconductor Inc. Test circuit for performing multiple test modes
KR101068314B1 (ko) * 2009-06-24 2011-09-28 주식회사 하이닉스반도체 웨이퍼 상에서 테스트 가능한 ｒｆｉｄ 태그 및 그 테스트 방법
KR101068313B1 (ko) * 2009-06-24 2011-09-28 주식회사 하이닉스반도체 웨이퍼 상에서 테스트 가능한 ｒｆｉｄ 태그 및 그 테스트 방법

Also Published As

Publication number Publication date
US7134063B2 (en) 2006-11-07
US20040006730A1 (en) 2004-01-08
KR100442878B1 (ko) 2004-08-02

Similar Documents

Publication Publication Date Title
KR100442878B1 (ko) 온 칩 롬 테스트 장치 및 방법
US5471482A (en) VLSI embedded RAM test
US6658611B1 (en) Programmable built-in self-test system for semiconductor memory device
US20140380107A1 (en) Testing electronic memories based on fault and test algorithm periodicity
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
US7536662B2 (en) Method for recognizing and verifying FIFO structures in integrated circuit designs
US7562256B2 (en) Semiconductor memory device for build-in fault diagnosis
US20050157565A1 (en) Semiconductor device for detecting memory failure and method thereof
US20140047289A1 (en) Failure detection apparatus for solid state drive tester
US6671836B1 (en) Method and apparatus for testing memory
US9711241B2 (en) Method and apparatus for optimized memory test status detection and debug
KR20140136204A (ko) 반도체 시스템
US20160282409A1 (en) Testing circuit for semiconductor integrated circuit and testing method using the same
US5978946A (en) Methods and apparatus for system testing of processors and computers using signature analysis
Jidin et al. An automation program for March algorithm fault detection analysis
US11309044B2 (en) Test circuit for testing a storage circuit
KR100445042B1 (ko) 동적 번인 테스트 기능을 갖는 단일칩 마이크로컴퓨터 및이를 위한 동적 번인 테스트 방법
US7464309B2 (en) Method and apparatus for testing semiconductor memory device and related testing methods
KR100200481B1 (ko) 테스트 회로
US11237587B1 (en) On-chip clock controller (OCC) manager based turbo capture clocking
US20030154434A1 (en) Self testing-and-repairing data buffer and method for operating the same
JP4704131B2 (ja) 試験装置、及び試験方法
Chung et al. Reducing test time and area overhead of an embedded memory array built-in repair analyzer with optimal repair rate
CN114492265B (zh) 一种芯片可测试设计的确定方法、设备和存储介质
CN117234831B (zh) 一种基于多核cpu的芯片功能测试方法及系统

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee