KR100446317B1 - 코드 롬의 테스트시 데이터를 보호하기 위한 장치 - Google Patents

코드 롬의 테스트시 데이터를 보호하기 위한 장치 Download PDF

Info

Publication number
KR100446317B1
KR100446317B1 KR10-2001-0084481A KR20010084481A KR100446317B1 KR 100446317 B1 KR100446317 B1 KR 100446317B1 KR 20010084481 A KR20010084481 A KR 20010084481A KR 100446317 B1 KR100446317 B1 KR 100446317B1
Authority
KR
South Korea
Prior art keywords
output
enable signal
signal
response
misr
Prior art date
Application number
KR10-2001-0084481A
Other languages
English (en)
Other versions
KR20030054340A (ko
Inventor
배종홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0084481A priority Critical patent/KR100446317B1/ko
Priority to US10/043,290 priority patent/US7062659B2/en
Publication of KR20030054340A publication Critical patent/KR20030054340A/ko
Application granted granted Critical
Publication of KR100446317B1 publication Critical patent/KR100446317B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography

Abstract

본 발명은 마이크로 컨트롤러에 내장되는 코드 롬의 데이터를 암호를 모르는 제3자가 쉽게 외부로 누출할 수 없으며, 또한 외부로 누출되더라도 역시 암호를 모르는 제3자가 이를 도용하지 못하도록 하기 위한 장치를 제공하고자 하는 것으로서, 이를 위해 본 발명은 본 발명은 코드 롬에서 출력되는 데이터를 보호하기 위한 장치에 있어서, 상기 코드 롬에서 출력되는 데이터를 암호화하여 전달하는 제1 암호화수단; 읽기인에이블신호를 생성하기 위한 제2암호화수단; 및 상기 제2암호화수단으로부터 출력되는 읽기인에이블신호에 응답하여 상기 제1암호화수단으로부터 출력된 암호화 데이터를 외부로 덤프하기 위한 출력수단을 구비하며, 상기 제2암호화수단은, 테스트인에이블신호와 클럭신호에 응답하여 롬 테스트 동작에 위한 제어신호를 생성하는 제어스테이트머신부; 상기 제어신호에 응답하여 상기 클럭신호에 동기되어 암호데이터를 입력받아 압축하여 출력하는 MISR부; 상기 테스트인에이블신호 및 리셋신호에 응답하여 상기 MISR부에 초기값을 제공하는 초기화수단; 및 상기 MISR부로부터 출력되는 값을 기대값과 비교하고 그 결과에 따라 상기 읽기인에이블신호를 출력하는 비교수단을 구비하는 것을 특징으로 하는 코드 롬의 데이터 보호장치를 제공한다.

Description

코드 롬의 테스트시 데이터를 보호하기 위한 장치{System for protecting data of code ROM in code ROM test}
본 발명은 마이크로 컨트롤러(MCU : Microcontrol Unit)에 내장된 코드 롬(Code ROM)의 테스트시 상기 코드 롬의 데이터가 필드(field)에서 쉽게 읽혀지고 도용되는 것을 보호하기 위한 장치 및 방법에 관한 것이다.
반도체 기술의 발전으로 단위 면적당 집적되는 소자의 갯수가 증가하고 있으며, 이러한 집적도의 향상으로 마이크로 컨트롤러 내부에 다량의 코드 롬을 내장하는 경우가 많아지고 있다.
그리고, 이러한 코드 롬의 크기는 시스템이 점차로 복잡해지고 사용자들의 프로그램의 크기가 커짐에 따라 점차 증가하는 추세에 있다.
한편, 상기 마이크로 컨트롤러의 내장된 코드 롬의 테스트 등 특정 목적을 위해서 코드 롬의 데이터를 외부로 덤프(dump)할 경우가 발생되며, 이 경우에 상기 코드 롬의 데이터는 외부로 유출되어 도용될 가능성이 매우 크다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로서, 마이크로 컨트롤러의 코드 롬의 데이터를 암호를 모르는 제3자가 쉽게 외부로 누출할 수 없으며, 또한 외부로 누출되더라도 역시 암호를 모르는 제3자가 이를 도용하지 못하도록 하기 위한 장치 및 방법을 제공함에 그 목적이 있다.
도 1은 본 발명의 코드 롬 데이터 보호장치를 보여주는 블록 구성도,
도 2는 본 발명에 따른 상기 도 1의 제어스테이트머신부에 대한 내부 구성도,
도 3은 본 발명에 따른 상기 도 1의 MISR부를 구현한 일실시 회로도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 코드 롬 200 : 제1암호화부
300 : 제2암호화부 400: 출력부
220, 340 : MISR부 240, 360 : 트랜지스터
320 : 제어스테이트머신 380 : 비교부
상기 목적을 달성하기 위한 본 발명은 코드 롬에서 출력되는 데이터를 보호하기 위한 장치에 있어서, 상기 코드 롬에서 출력되는 데이터를 암호화하여 전달하는 제1 암호화수단; 읽기인에이블신호를 생성하기 위한 제2암호화수단; 및 상기 제2암호화수단으로부터 출력되는 읽기인에이블신호에 응답하여 상기 제1암호화수단으로부터 출력된 암호화 데이터를 외부로 덤프하기 위한 출력수단을 구비하며, 상기 제2암호화수단은, 테스트인에이블신호와 클럭신호에 응답하여 롬 테스트 동작에 위한 제어신호를 생성하는 제어스테이트머신부; 상기 제어신호에 응답하여 상기 클럭신호에 동기되어 암호데이터를 입력받아 압축하여 출력하는 MISR부; 상기 테스트인에이블신호 및 리셋신호에 응답하여 상기 MISR부에 초기값을 제공하는 초기화수단; 및 상기 MISR부로부터 출력되는 값을 기대값과 비교하고 그 결과에 따라 상기 읽기인에이블신호를 출력하는 비교수단을 구비하는 것을 특징으로 하는 코드 롬의 데이터 보호장치를 제공한다.
또한 본 발명은 코드 롬에서 출력되는 데이터를 보호하기 위한 장치에 있어서, 상기 코드 롬에서 출력되는 데이터를 암호화하여 전달하는 제1암호화수단; 읽기인에이블신호를 생성하기 위한 제2암호화수단; 상기 제2암호화수단으로부터 출력되는 읽기인에이블신호의 활성화상태에 응답하여 상기 제1암호화수단으로부터 출력된 암호화 데이터를 외부로 덤프하기 위한 출력수단; 및 상기 읽기인에이블신호가 디스에이블되었을 경우, 랜덤 패턴을 생성하여 상기 출력수단을 통해 외부로 덤프하기 윈하 랜덤 패턴 생성수단을 구비하며, 상기 제2암호화수단은 테스트인에이블신호와 클럭신호에 응답하여 롬 테스트 동작에 위한 제어신호를 생성하는 제어스테이트머신부; 상기 제어신호에 응답하여 상기 클럭신호에 동기되어 암호데이터를 입력받아 압축하여 출력하는 MISR부; 테스트인에이블신호 및 리셋신호에 응답하여 상기 MISR부에 초기값을 제공하는 초기화수단; 상기 MISR부로부터 출력되는 값을 기대값과 비교하여 상기 읽기인에이블신호를 출력하는 비교수단을 구비하는 것을 특징으로 하는 코드 롬의 데이터 보호장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 소정의 테스트시 코드 롬의 데이터가 제3자에 의해 쉽게 유출 및 도용되는 것을 보호하기 위한 본 발명의 코드 롬 데이터 보호장치를 보여주는 블록 구성도이다.
도 1을 참조하면, 코드 롬(100)은 어드레스(ADDR) 및 인에이블신호(ROMRead)에 응답하여 데이터를 출력하기 시작한다. 본 발명의 코드 롬 데이터 보호장치는 상기 코드 롬(100)에서 출력되는 데이터(ROMData)를 암호화하여 전달하는 제1암호화부(200)와, 읽기인에이블신호(ROMReadEn)를 생성하기 위한 제2암호화부(300), 및 상기 제2암호화부(300)으로부터 출력되는 읽기인에이블신호(ROMReadEn)에 응답하여 상기 제1암호화부(200)으로부터 출력된 암호화 데이터를 외부로 덤프하기 위한 출력부(400)로 구성되어 있다.
제1암호화부(200)은 코드 롬(100)에서 출력되는 데이터를 클럭(CLK)에 동기되어 입력받아 압축하는 MISR(Multiple Input Signature Analysis Register, 이하 "MISR"이라 한다)부(220)와, 테스트인에이블신호(TestEn) 및 리셋신호(Reset)에 응답하여 상기 MISR부(220)에 초기값(MisrInitVec2)을 제공하는 트랜지스터(240)로 구성되어 있다.
제2암호화부(300)는 테스트인에이블신호(TestEn)와 클럭신호(CLK)에 응답하여 롬 테스트 동작에 위한 제어신호(MisrEn)를 생성하는 제어스테이트머신부(320)와, 제어신호(MisrEn)에 응답하여 상기 클럭신호(CLK)에 동기되어 암호데이터(LD)를 입력받아 압축하여 출력하는 MISR부(340)와, 테스트인에이블신호(TestEn) 및 리셋신호(Reset)에 응답하여 상기 MISR부(340)에 초기값(MisrInitVec1)을 제공하는 트랜지스터(360)와, MISR부(340)로부터 출력되는 값을 기대값(MisrEnd)과 비교하여 읽기인에이블신호(ROMReadEn)를 출력하는 비교부(380)로 구성된다. 상기 기대값(MisrEnd)은 상기 초기값(MisrInitVec1)과 상기 암호데이터(LD)를 인지한 상태에서 상기 MISR부(340)와 동일한 방식에 의해 생성된 값으로서, 외부의 특정 레지스터에 저장되어 있다가 출력된 값이다.
출력부(400)는 제1암호화부(200)로부터 출력되는 암호화 데이터와 읽기인에이블신호(ROMReadEn)를 입력받는 논리곱게이트로 실시 구성되어 있다.
MISR부(340)는 테스트인에이블신호(TestEn)와 리셋신호(Reset)가 동시에 "1"로 인에이블되었을 때 초기값(MisrInitVec1)으로 초기화된다. 그리고, MISR부(340)는 제어스테이트머신부(320)로부터 출력되는 제어신호(MisrEn)가 "1"로 인에이블된 동안에 클럭신호(CLK)에 응답하여 암호데이터(LD)를 입력받아 압축하여 출력한다.
계속해서, 비교부(380)에서 압축한 값과 기대값(MisrEnd)을 비교하여 일치하는 경우에만 읽기인에이블신호(ROMReadEn)를 "1"로 인에이블하여 출력한다. 인에이블된 "1"의 읽기인에이블신호(ROMReadEn)는 출력부(400)를 구성하고 있는 논리곱게이트의 일입력단으로 인가되어 제1암호화부(200)로부터 출력되는 코드 롬(100)의 암화화 된 데이터를 그대로 출력한다. 즉, "1"의 읽기인에이블신호(ROMReadEn)에 의해 보호 기능이 해제되어 롬 데이터(ROMData)를 그대로 외부로 덤프한다.
만약, 비교부(380)에서 압축한 값과 기대값(MisrEnd)을 비교하여 일치하지 않는 경우에는 읽기인에이블신호(ROMReadEn)가 "0"로 디스에이블되어, 출력부(400)의 출력은 무조건 "0"이 되므로써, 제1암호화부(200)로부터 출력되는 코드 롬(100)의 암화화 된 데이터는 외부에 노출되지 않게 된다.
한편, 설령 노출된다 하더라도 노출된 코드 롬의 데이터 역시 암호화 되어 있으므로 제3자에 의한 도용을 막을 수 있다.
도 2는 본 발명에 따른 상기 도 1의 제어스테이트머신부(320)에 대한 내부 구성도로서, 다수의 내부 스테이트(SR, S1, SN, SW)로 이루어지는 바, 암호데이터(LD)의 데이터 개수만큼의 내부 스테이트를 구비한다.
리셋신호(Reset)에 응답하여 제어스테이트머신부(320)가 초기화되면 SR 스테이트로 천이되고, N개의 암호데이터(LD)를 입력받을 경우에는 클럭신호(CLK)에 응답하여 순차적으로 S1, S2, … SN 스테이트로 천이되어 최종적으로 SW 스테이트에 머무르게 된다. 이때, SW 스테이트에서는 제어신호(MisrEN)가 "0"으로 디스에이블되고 그 이외의 스테이트에서는 "1"로 인에이블된다.
도 3은 본 발명에 따른 상기 도 1의 MISR부(340)를 구현한 일실시 회로도로서, 16비트 MISR 회로를 구현한 것이다.
도 3을 참조하면, 16비트 MISR부는 쉬프트 레지스터 형태로 구성되는 16개의 MISR 단위 셀(S1 내지 S16) 및, 16비트 원시 다항식(primitive polynomial, (h(s)= X16+ X5+ X3+ X2+ 1)에 따라 16번째 MISR 단위 셀(S16), 5번째 MISR 단위 셀(S5), 3번째 MISR 단위 셀(S3), 2번째 MISR 단위 셀(S2)로부터 각각 출력되는 데이터를 입력받아 배타적논리합하는 배타적 논리합 게이트(XOR)를 구비한다.
MISR 단위 셀(S1 내지 S16)은 직렬 연결되어 구성되며, 1번째 MISR 단위 셀(S1)은 배타적 논리합 게이트(XOR)의 출력 신호를 입력받는다. 여기서, 16개의 MISR 단위 셀 각각은 16비트 원시 다항식의 각 항에 대응된다.
MISR 단위 셀은 암호데이터(LD)와 이전 단계의 MISR 단위 셀에 저장된 데이터(SD)를 입력받아 배타적 논리합하는 배타적논리합게이트(341)와, 제어신호(MisrEN)에 응답하여 배타적논리합게이트(341)의 출력 및 셀에 저장된 데이터(Q)를 선택적으로 출력하는 멀티플렉서(342), 클럭신호(MisrCLK)에 응답하여멀티플렉서(342)로부터의 출력을 그다음 단계의 MISR 단위 셀로 출력하는 플립플롭(343)으로 이루어진다. 상기 플립플롭(343)은 초기값(MisrInitVec1)으로 초기화 된다.
도 3의 동작을 살펴본다. 암호데이터(LD)와 초기값(MisrInitVec1)은 16비트 신호이고, 초기값은 FFFFH(16 진수)이고, 암호 데이터는 0000F(16 진수)이고, 제어스테이트머신부(320)는 3단계의 상태 천이만을 하며, 제어신호(MisrEn)는 항상 하이 레벨이라고 가정한다.
각각의 MISR 단위셀(S1∼S16)은 암호데이터(LD)가 로우 레벨이면 이전 단계의 데이터(SD)를 멀티플렉서(342)로 출력하며, 제어신호(MisrEn)는 항상 하이 레벨이라고 가정하였으므로 상기 배타적논리합게이트(341)의 출력을 플립플롭(343)의 입력으로 하여 플립플롭(343)의 출력이 이전 단계의 데이터(SD)가 되도록 한다.
모든 MISR 단위셀(S1∼S16)의 출력 데이터가 FFFFH이므로, 배타적논리합게이트(341)는 로우 레벨을 출력하게되어 첫번째 스테이트의 출력값은 "0111111111111111"과 같이 산출된다.
이어서, 상기 첫번째 스테이트의 출력중 2, 3, 5, 16번째 MISR 단위셀(S2, S3, S5, S16)의 출력값은 첫번째 MISR 단위셀(S1)로 입력되어 16번째 MISR 단위셀(S16)로 쉬프트 한다.
상기 첫번째 스테이트의 출력이 "0111111111111111"이므로 첫번째 스테이트의 출력값중 2, 3, 5, 16번째 MISR 단위셀(S2, S3, S5, S16)의 출력값이 모두 "1"이 되어 배타적노리합게이트(XOR)의 출력은 "0"이 되므로, 두번째 스테이트의 출력은 "0011111111111111"이 되고, 상기 두번째 스테이트의 출력값중 2, 3, 5, 16번째 출력값중 2번째 출력값이 "0"이므로 배타적논리합게이트(XOR)의 출력이 "1"이 되어, 세번째 스테이트의 출력은 "1001111111111111"가 된다.
따라서, 상기 세번째 스테이트의 출력값 "1001111111111111"이 비교부로 입력되게 된다.
본 발명의 다른 일실시예로서, 비교기(380)로부터 출력되는 읽기인에이블신호(ROMReadEn)가 디스에이블되었을경우 외부로 출력되는 데이터(OutData)를 "0"으로 출력하는 대신에, 랜덤 패턴 생성부를 별도로 두고, 배타적논리합게이트 등의 논리 조합 회로를 통해 생성한 랜덤 패턴, 읽기인에이블신호(ROMReadEn) 및 제1암호화부(200)로 부터 출력되는 암호화된 데이터를 논리 조합하여 출력함으로써 해독을 더욱 어렵게 할 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명은 상기한 바와 같이, 마이크로 컨트롤러에 내장된 코드 롬의 내용을 도용하기 어렵게 할 수 있다.

Claims (17)

  1. 코드 롬에서 출력되는 데이터를 보호하기 위한 장치에 있어서,
    상기 코드 롬에서 출력되는 데이터를 암호화하여 전달하는 제1 암호화수단;
    읽기인에이블신호를 생성하기 위한 제2암호화수단; 및
    상기 제2암호화수단으로부터 출력되는 읽기인에이블신호에 응답하여 상기 제1암호화수단으로부터 출력된 암호화 데이터를 외부로 덤프하기 위한 출력수단을 구비하며,
    상기 제2암호화수단은,
    테스트인에이블신호와 클럭신호에 응답하여 롬 테스트 동작에 위한 제어신호를 생성하는 제어스테이트머신부;
    상기 제어신호에 응답하여 상기 클럭신호에 동기되어 암호데이터를 입력받아 압축하여 출력하는 MISR부;
    상기 테스트인에이블신호 및 리셋신호에 응답하여 상기 MISR부에 초기값을 제공하는 초기화수단; 및
    상기 MISR부로부터 출력되는 값을 기대값과 비교하고 그 결과에 따라 상기 읽기인에이블신호를 출력하는 비교수단을 구비하는 것을 특징으로 하는 코드 롬의 데이터 보호장치.
  2. 제1항에 있어서,
    상기 제1암호화수단은,
    상기 코드 롬에서 출력되는 데이터를 클럭에 동기되어 입력받아 압축하는 MISR부; 및
    테스트인에이블신호 및 리셋신호에 응답하여 상기 MISR부에 초기값을 제공하는 초기화수단을 포함하는 것을 특징으로 하는 코드 롬의 데이터 보호장치.
  3. 제2항에 있어서,
    상기 초기화수단은 상기 테스트인에이블신호 및 상기 리셋신호가 모두 인에이블될 때 상기 MISR부에 상기 초기값을 제공하는 트랜지스터를 포함하는 것을 특징으로 하는 코드 롬의 데이터 보호 장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 기대값은 상기 초기값과 상기 암호데이터를 인지한 상태에서 생성된 값임을 특징으로 하는 코드 롬의 데이터 보호 장치.
  6. 제 1 항에 있어서,
    상기 제어 스테이트 머신부는,
    초기화 스테이트, 종료스테이트 및 다수의 내부 스테이트로 이루어져,
    리셋신호에 응답하여 초기화스테이트로 천이하고, 상기 테스트인에이블신호 및 상기 클럭신호에 응답하여 상기 다수의 내부 스테이트로 순차적으로 천이하며, 상기 다수의 내부 스테이트 중 최종 내부 스테이트에서 상기 종료 스테이트로 최종 천이하여,
    상기 초기화 스테이트 및 상기 다수의 내부 스테이트에서 인에이블된 상기 제어신호를 출력하고,
    상기 최종 스테이트에서 디스에이블된 상기 제어신호를 출력하는 것을 특징으로 하는 코드 롬의 데이터 보호 장치.
  7. 제 1 항에 있어서,
    상기 제어 스테이트 머신부는 상기 암호데이터의 데이터 개수만큼의 상기 내부 스테이트를 구비하는 것을 특징으로 하는 코드 롬의 데이터 보호 장치.
  8. 제 1 항에 있어서,
    상기 비교수단은 상기 MISR부로부터 출력되는 상기 압축 결과값과 상기 기대값이 동일한 경우에 인에이블된 상기 읽기인에이블신호를 출력하는 것을 특징으로 하는 코드 롬의 데이터 보호장치.
  9. 제 1 항에 있어서,
    상기 초기화수단은 상기 테스트인에이블신호 및 상기 리셋신호가 모두 인에이블될 때 상기 MISR부에 상기 초기값을 제공하는 트랜지스터를 포함하는 것을 특징으로 하는 코드 롬의 데이터 보호 장치.
  10. 제 1 항에 있어서,
    상기 출력수단은 상기 제1암호화수단으로부터 출력되는 암호화 데이터와 상기 읽기인에이블신호를 입력받아 논리곱하기 위한 논리곱수단을 포함하는 것을 특징으로 하는 코드 롬의 데이터 보호장치.
  11. 코드 롬에서 출력되는 데이터를 보호하기 위한 장치에 있어서,
    상기 코드 롬에서 출력되는 데이터를 암호화하여 전달하는 제1암호화수단;
    읽기인에이블신호를 생성하기 위한 제2암호화수단;
    상기 제2암호화수단으로부터 출력되는 읽기인에이블신호의 활성화상태에 응답하여 상기 제1암호화수단으로부터 출력된 암호화 데이터를 외부로 덤프하기 위한 출력수단; 및
    상기 읽기인에이블신호가 디스에이블되었을 경우, 랜덤 패턴을 생성하여 상기 출력수단을 통해 외부로 덤프하기 윈하 랜덤 패턴 생성수단을 구비하며,
    상기 제2암호화수단은,
    테스트인에이블신호와 클럭신호에 응답하여 롬 테스트 동작에 위한 제어신호를 생성하는 제어스테이트머신부;
    상기 제어신호에 응답하여 상기 클럭신호에 동기되어 암호데이터를 입력받아 압축하여 출력하는 MISR부;
    테스트인에이블신호 및 리셋신호에 응답하여 상기 MISR부에 초기값을 제공하는 초기화수단;
    상기 MISR부로부터 출력되는 값을 기대값과 비교하여 상기 읽기인에이블신호를 출력하는 비교수단을 구비하는 것을 특징으로 하는 코드 롬의 데이터 보호장치.
  12. 제11항에 있어서,
    상기 제1암호화수단은,
    상기 코드 롬에서 출력되는 데이터를 클럭에 동기되어 입력받아 압축하는 MISR부; 및
    테스트인에이블신호 및 리셋신호에 응답하여 상기 MISR부에 초기값을 제공하는 초기화수단을 포함하는 것을 특징으로 하는 코드 롬의 데이터 보호장치.
  13. 삭제
  14. 제11항에 있어서,
    상기 기대값은 상기 초기값과 상기 암호데이터를 인지한 상태에서 생성된 값임을 특징으로 하는 코드 롬의 데이터 보호 장치.
  15. 제11항에 있어서,
    상기 제어 스테이트 머신부는,
    초기화 스테이트, 종료스테이트 및 다수의 내부 스테이트로 이루어져,
    리셋신호에 응답하여 초기화스테이트로 천이하고, 상기 테스트인에이블신호 및 상기 클럭신호에 응답하여 상기 다수의 내부 스테이트로 순차적으로 천이하며, 상기 다수의 내부 스테이트 중 최종 내부 스테이트에서 상기 종료 스테이트로 최종 천이하여,
    상기 초기화 스테이트 및 상기 다수의 내부 스테이트에서 인에이블된 상기 제어신호를 출력하고,
    상기 최종 스테이트에서 디스에이블된 상기 제어신호를 출력하는 것을 특징으로 하는 코드 롬의 데이터 보호 장치.
  16. 제11항에 있어서,
    상기 제어 스테이트 머신부는 상기 암호데이터의 데이터 개수만큼의 상기 내부 스테이트를 구비하는 것을 특징으로 하는 코드 롬의 데이터 보호 장치.
  17. 제11항에 있어서,
    상기 비교수단은 상기 MISR부로부터 출력되는 상기 압축 결과값과 상기 기대값이 동일한 경우에 인에이블된 상기 읽기인에이블신호를 출력하는 것을 특징으로 하는 코드 롬의 데이터 보호장치.
KR10-2001-0084481A 2001-12-24 2001-12-24 코드 롬의 테스트시 데이터를 보호하기 위한 장치 KR100446317B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0084481A KR100446317B1 (ko) 2001-12-24 2001-12-24 코드 롬의 테스트시 데이터를 보호하기 위한 장치
US10/043,290 US7062659B2 (en) 2001-12-24 2002-01-14 Apparatus for protecting code ROM data in code ROM test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0084481A KR100446317B1 (ko) 2001-12-24 2001-12-24 코드 롬의 테스트시 데이터를 보호하기 위한 장치

Publications (2)

Publication Number Publication Date
KR20030054340A KR20030054340A (ko) 2003-07-02
KR100446317B1 true KR100446317B1 (ko) 2004-09-01

Family

ID=19717549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0084481A KR100446317B1 (ko) 2001-12-24 2001-12-24 코드 롬의 테스트시 데이터를 보호하기 위한 장치

Country Status (2)

Country Link
US (1) US7062659B2 (ko)
KR (1) KR100446317B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442878B1 (ko) * 2002-07-08 2004-08-02 삼성전자주식회사 온 칩 롬 테스트 장치 및 방법
US8577942B2 (en) * 2004-07-07 2013-11-05 Mitsubishi Electric Corporation Electronic device and data processing device for implementing cryptographic algorithms
US8397079B2 (en) * 2008-06-04 2013-03-12 Ati Technologies Ulc Method and apparatus for securing digital information on an integrated circuit read only memory during test operating modes
US8051345B2 (en) * 2008-06-04 2011-11-01 Ati Technologies Ulc Method and apparatus for securing digital information on an integrated circuit during test operating modes
JP5272751B2 (ja) * 2009-01-26 2013-08-28 富士通セミコンダクター株式会社 プロセッサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764959A (en) * 1983-10-14 1988-08-16 Kabushiki Kaisha Toshiba Single-chip microcomputer with encryptable function on program memory
KR20000038712A (ko) * 1998-12-08 2000-07-05 윤종용 복제 방지 기능을 갖는 마이크로 콘트롤러 장치 및 그의 복제방지 방버뷰
JP2001209584A (ja) * 2000-01-26 2001-08-03 Nec Niigata Ltd 情報暗号化装置及びその方法
JP2001325153A (ja) * 2000-05-15 2001-11-22 Toyo Commun Equip Co Ltd フィールドプログラマブルゲートアレイの回路情報保護方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0146067B1 (ko) * 1990-03-09 1998-09-15 문정환 롬 데이타 보호방법 및 장치
US5416783A (en) * 1993-08-09 1995-05-16 Motorola, Inc. Method and apparatus for generating pseudorandom numbers or for performing data compression in a data processor
DE59410250D1 (de) * 1993-08-30 2003-04-10 Infineon Technologies Ag Prozessorschaltung mit Testeinrichtung
US6966021B2 (en) * 1998-06-16 2005-11-15 Janusz Rajski Method and apparatus for at-speed testing of digital circuits
US6321320B1 (en) * 1998-10-30 2001-11-20 Hewlett-Packard Company Flexible and programmable BIST engine for on-chip memory array testing and characterization
DE60108993T2 (de) * 2000-03-09 2005-07-21 Texas Instruments Inc., Dallas Anpassung von "Scan-BIST"-Architekturen für einen Betrieb mit niedrigem Verbrauch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764959A (en) * 1983-10-14 1988-08-16 Kabushiki Kaisha Toshiba Single-chip microcomputer with encryptable function on program memory
KR20000038712A (ko) * 1998-12-08 2000-07-05 윤종용 복제 방지 기능을 갖는 마이크로 콘트롤러 장치 및 그의 복제방지 방버뷰
JP2001209584A (ja) * 2000-01-26 2001-08-03 Nec Niigata Ltd 情報暗号化装置及びその方法
JP2001325153A (ja) * 2000-05-15 2001-11-22 Toyo Commun Equip Co Ltd フィールドプログラマブルゲートアレイの回路情報保護方法

Also Published As

Publication number Publication date
US20030120941A1 (en) 2003-06-26
US7062659B2 (en) 2006-06-13
KR20030054340A (ko) 2003-07-02

Similar Documents

Publication Publication Date Title
US6714614B2 (en) Subscriber unit for generating a stream cipher
US6014446A (en) Apparatus for providing improved encryption protection in a communication system
US7984292B1 (en) FPGA configuration bitstream encryption using modified key
US7142675B2 (en) Sequence generator and method of generating a pseudo random sequence
JP2005510095A (ja) 情報漏洩が低減される装置および方法
US6760739B2 (en) Pipelined digital randomizer based on permutation and substitution using data sampling with variable frequency and non-coherent clock sources
US7319758B2 (en) Electronic device with encryption/decryption cells
JP2007251783A (ja) 半導体装置の被処理データのスクランブル／デスクランブル方法、そのプログラム、スクランブル／デスクランブル回路、及びそれらを備える半導体装置
KR100446317B1 (ko) 코드 롬의 테스트시 데이터를 보호하기 위한 장치
US20020168067A1 (en) Copy protection method and system for a field-programmable gate array
US6581078B1 (en) Random number generating circuit and process
US6961427B1 (en) Methods and apparatus for keystream generation
JP5150642B2 (ja) 効率的なデータ完全性保護
US8359478B2 (en) Protection of a static datum in an integrated circuit
Hutto et al. Sensing with random encoding for enhanced security in embedded systems
KR100756435B1 (ko) 키스트림 생성방법 및 장치
EP0619659A2 (en) A shrinking generator for cryptosystems
JP3277139B2 (ja) 入力ビット列暗号化装置及び方法
RU2007884C1 (ru) Устройство шифрования двоичной информации "албер"
KR20010004166A (ko) 내부 롬 테스트 시 저장된 데이터를 보호하기 위한 보호 장치
KR100442354B1 (ko) Ｒｃ4방식의 암호화 장치 및 방법
Bonnenberg et al. A new and secure selftest scheme for block cipher implementations
Schouten A whitepaper on SRAM FPGA security
KR0175611B1 (ko) 여러 종류의 키 수열을 생성하는 난수 발생장치
BG67431B1 (bg) Метод и устройство за генериране на ключов поток за поточни шифри

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee