JP2001325153A - フィールドプログラマブルゲートアレイの回路情報保護方法 - Google Patents
フィールドプログラマブルゲートアレイの回路情報保護方法Info
- Publication number
- JP2001325153A JP2001325153A JP2000142456A JP2000142456A JP2001325153A JP 2001325153 A JP2001325153 A JP 2001325153A JP 2000142456 A JP2000142456 A JP 2000142456A JP 2000142456 A JP2000142456 A JP 2000142456A JP 2001325153 A JP2001325153 A JP 2001325153A
- Authority
- JP
- Japan
- Prior art keywords
- circuit information
- circuit
- fpga
- information
- programmable gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】ＦＰＧＡの回路情報を書き込んだＲＯＭのデー
タを保護し、ＲＯＭを不正にコピーして使用することを
防止できるＦＰＧＡの回路情報保護方法を提供すること
を目的とする。 【解決手段】回路情報を格納するＲＯＭ７と、ユーザが
プログラム可能な集積回路であるＦＰＧＡ８とにより構
成し、ＲＯＭ７には、復号回路構成情報格納部９と回路
情報暗号化データ格納部１０とを備え、ＦＰＧＡ８に
は、ＲＯＭ７及び、ＦＰＧＡ８に格納したデータの読み
出し及び書き込みを制御する制御部１１と鍵データ格納
部１２と回路情報記憶用ＳＲＡＭ１３とを備えている。
タを保護し、ＲＯＭを不正にコピーして使用することを
防止できるＦＰＧＡの回路情報保護方法を提供すること
を目的とする。 【解決手段】回路情報を格納するＲＯＭ７と、ユーザが
プログラム可能な集積回路であるＦＰＧＡ８とにより構
成し、ＲＯＭ７には、復号回路構成情報格納部９と回路
情報暗号化データ格納部１０とを備え、ＦＰＧＡ８に
は、ＲＯＭ７及び、ＦＰＧＡ８に格納したデータの読み
出し及び書き込みを制御する制御部１１と鍵データ格納
部１２と回路情報記憶用ＳＲＡＭ１３とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明はフィールドプログラ
マブルゲートアレイ（以降、ＦＰＧＡと称す）の回路情
報保護方法に関し、特にＦＰＧＡの揮発性メモリ（以
降、ＳＲＡＭと称す）領域に回路情報を記憶して動作す
るＦＰＧＡの回路情報保護方法に関する。
マブルゲートアレイ（以降、ＦＰＧＡと称す）の回路情
報保護方法に関し、特にＦＰＧＡの揮発性メモリ（以
降、ＳＲＡＭと称す）領域に回路情報を記憶して動作す
るＦＰＧＡの回路情報保護方法に関する。
【０００２】
【従来の技術】ＦＰＧＡは、回路を構成する素子の位置
や配線の情報を与えるプログラミングを行い入力するこ
とにより所望の論理回路を生成する集積回路である。即
ち、ＦＰＧＡには、予め多数の汎用論理回路を格子状に
配置した標準的なチップを備えており、ユーザは、所望
の集積回路を実現するためＦＰＧＡに必要な所定の情報
をプログラムし入力することによって、前記汎用論理回
路の接続を行ない、所定の機能を備えた論理回路の生成
を可能とする。そこで、ＦＰＧＡを採用することにより
装置の設計、製造を短期間で行うことが出来ることから
初期コストが少ない等、装置の開発を行う上で非常に有
利となる。又、ＦＰＧＡを実現するものの一つとしてＳ
ＲＡＭ方式のＦＰＧＡがあり、ＦＰＧＡ内部に設けられ
ているＳＲＡＭ領域に、所望の集積回路を得るために必
要な回路機能を定義する回路情報をプログラムして格納
し、該プログラムに従って動作する。そこで、前記回路
情報を電源切断時にも保持する必要が有り外部に不揮発
性メモリ（以降、ＲＯＭと称す）を用意し、電源投入時
に自動的に前記回路情報をＦＰＧＡにロードするように
している。
や配線の情報を与えるプログラミングを行い入力するこ
とにより所望の論理回路を生成する集積回路である。即
ち、ＦＰＧＡには、予め多数の汎用論理回路を格子状に
配置した標準的なチップを備えており、ユーザは、所望
の集積回路を実現するためＦＰＧＡに必要な所定の情報
をプログラムし入力することによって、前記汎用論理回
路の接続を行ない、所定の機能を備えた論理回路の生成
を可能とする。そこで、ＦＰＧＡを採用することにより
装置の設計、製造を短期間で行うことが出来ることから
初期コストが少ない等、装置の開発を行う上で非常に有
利となる。又、ＦＰＧＡを実現するものの一つとしてＳ
ＲＡＭ方式のＦＰＧＡがあり、ＦＰＧＡ内部に設けられ
ているＳＲＡＭ領域に、所望の集積回路を得るために必
要な回路機能を定義する回路情報をプログラムして格納
し、該プログラムに従って動作する。そこで、前記回路
情報を電源切断時にも保持する必要が有り外部に不揮発
性メモリ（以降、ＲＯＭと称す）を用意し、電源投入時
に自動的に前記回路情報をＦＰＧＡにロードするように
している。
【０００３】図４に従来から用いられているＳＲＡＭ方
式ＦＰＧＡのチップ構成例を示す。ＦＰＧＡチップ１
は、入出力ブロック２と、論理ブロック３と、スイッチ
マトリックス４とにより構成し、更にスイッチマトリッ
クス４は、１ビットＳＲＡＭセル５と、ＦＥＴトランジ
スタ６とにより構成する。ＦＰＧＡの動作を説明する
と、ＦＰＧＡが所望の機能を果たすように回路機能情報
をプログラミングし、外部からＦＰＧＡのＳＲＡＭに書
き込むことによりスイッチマトリックス４を制御し、論
理ブロック３の機能を設定して複雑な論理演算を行う。
入出力ブロック２は、外部への入出力ピンと論理ブロッ
ク３とのインタフェース手段であり、一般にトライステ
ート制御可能なドライバーとレシーバーを備えている。
論理ブロック３は、通常、複数の論理関数を備えた標準
回路が用意され選択することが可能である。
式ＦＰＧＡのチップ構成例を示す。ＦＰＧＡチップ１
は、入出力ブロック２と、論理ブロック３と、スイッチ
マトリックス４とにより構成し、更にスイッチマトリッ
クス４は、１ビットＳＲＡＭセル５と、ＦＥＴトランジ
スタ６とにより構成する。ＦＰＧＡの動作を説明する
と、ＦＰＧＡが所望の機能を果たすように回路機能情報
をプログラミングし、外部からＦＰＧＡのＳＲＡＭに書
き込むことによりスイッチマトリックス４を制御し、論
理ブロック３の機能を設定して複雑な論理演算を行う。
入出力ブロック２は、外部への入出力ピンと論理ブロッ
ク３とのインタフェース手段であり、一般にトライステ
ート制御可能なドライバーとレシーバーを備えている。
論理ブロック３は、通常、複数の論理関数を備えた標準
回路が用意され選択することが可能である。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ＳＲＡＭ方式のＦＰＧＡは、回路情報を記憶しておくＲ
ＯＭを用い、電源投入時にＲＯＭから回路情報をロード
して使用しているが、このＲＯＭの内容は、ＲＯＭライ
タ等を使用することにより容易に第３者が読み取り可能
であり、コピーしたＲＯＭを用いてＦＰＧＡの機能を不
正使用することができる。又、ＲＯＭに書き込むデータ
の形式、ＦＰＧＡ-ＲＯＭ間のデータの転送方法を秘密
にすることにより、秘密の漏洩を防止することは可能で
あるが、内容をコピーして使用することは防止できな
い。本発明は、上述したような従来のＳＲＡＭ方式のＦ
ＰＧＡが抱えている問題点を解決するためになされたも
のであって、ＲＯＭに書き込んだ回路情報を保護しＲＯ
Ｍを不正にコピーして使用することを防止できるＦＰＧ
Ａの回路情報保護方法を提供することを目的とする。
ＳＲＡＭ方式のＦＰＧＡは、回路情報を記憶しておくＲ
ＯＭを用い、電源投入時にＲＯＭから回路情報をロード
して使用しているが、このＲＯＭの内容は、ＲＯＭライ
タ等を使用することにより容易に第３者が読み取り可能
であり、コピーしたＲＯＭを用いてＦＰＧＡの機能を不
正使用することができる。又、ＲＯＭに書き込むデータ
の形式、ＦＰＧＡ-ＲＯＭ間のデータの転送方法を秘密
にすることにより、秘密の漏洩を防止することは可能で
あるが、内容をコピーして使用することは防止できな
い。本発明は、上述したような従来のＳＲＡＭ方式のＦ
ＰＧＡが抱えている問題点を解決するためになされたも
のであって、ＲＯＭに書き込んだ回路情報を保護しＲＯ
Ｍを不正にコピーして使用することを防止できるＦＰＧ
Ａの回路情報保護方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るＦＰＧＡの回路情報保護方法は、以下の
構成をとる。請求項１記載のＦＰＧＡの回路情報保護方
法は、揮発性メモリを備えたフィールドプログラマブル
ゲートアレイに回路情報を書き込む手段である、外部に
不揮発性メモリを設け該不揮発性メモリに回路情報を書
き込み、電源投入時に前記不揮発性メモリからフィール
ドプログラマブルゲートアレイに備えた前記揮発性メモ
リに回路情報を書き込む方法において、前記不揮発性メ
モリに書き込む回路情報を暗号化データとし、フィール
ドプログラマブルゲートアレイ上で暗号化データを復号
するよう構成する。請求項２記載のＦＰＧＡの回路情報
保護方法は、前記回路情報を保護する際に、フィールド
プログラマブルゲートアレイ内部の外部から読み出し不
可能な不揮発性メモリ領域に鍵データを格納し、復号時
に使用するよう構成する。請求項３記載のＦＰＧＡの回
路情報保護方法は、前記回路情報を保護する際に、外部
に設けた回路情報を格納する前記不揮発性メモリに復号
回路の構成情報と前記暗号化データとを格納するよう構
成する。
に本発明に係るＦＰＧＡの回路情報保護方法は、以下の
構成をとる。請求項１記載のＦＰＧＡの回路情報保護方
法は、揮発性メモリを備えたフィールドプログラマブル
ゲートアレイに回路情報を書き込む手段である、外部に
不揮発性メモリを設け該不揮発性メモリに回路情報を書
き込み、電源投入時に前記不揮発性メモリからフィール
ドプログラマブルゲートアレイに備えた前記揮発性メモ
リに回路情報を書き込む方法において、前記不揮発性メ
モリに書き込む回路情報を暗号化データとし、フィール
ドプログラマブルゲートアレイ上で暗号化データを復号
するよう構成する。請求項２記載のＦＰＧＡの回路情報
保護方法は、前記回路情報を保護する際に、フィールド
プログラマブルゲートアレイ内部の外部から読み出し不
可能な不揮発性メモリ領域に鍵データを格納し、復号時
に使用するよう構成する。請求項３記載のＦＰＧＡの回
路情報保護方法は、前記回路情報を保護する際に、外部
に設けた回路情報を格納する前記不揮発性メモリに復号
回路の構成情報と前記暗号化データとを格納するよう構
成する。
【０００６】
【発明の実施の形態】以下、図示した実施例に基づいて
本発明を詳細に説明する。先ず、本発明の実施例を示す
前に、本発明に係る暗号化技術について説明する。暗号
とは、情報の内容が当事者以外に知られないように情報
を変換することをいい、送信側において暗号化鍵と呼ば
れるパラメータにより情報を暗号文に変換し、受信側に
おいて復号鍵を用いて暗号文を元の情報に戻すことであ
る。又、暗号化鍵と復号鍵との関係には、両者が同一で
あり片方から残りを容易に求められる暗号である共通鍵
方式と、片方から残りを容易に求められない暗号である
公開鍵方式がある。本実施例における暗号方式は、共通
鍵方式を採用しており、以下共通鍵方式を説明する。共
通鍵方式は、情報の送信側及び受信側が予め共通の鍵を
共有しておき、この鍵を基に情報を暗号文に変換する方
法である。共通鍵方式の特徴として暗号化処理の高速性
が有り、任意の入力に対する暗号化出力への処理過程は
十分小さく効率の良い方式である。共通鍵方式の具体例
として知られているものとして、ＤＥＳ方式が有り、６
４ビットのデータを５６ビットの鍵により暗号化し、鍵
データは任意とするが一般的には乱数データを生成し
て、それを鍵としている。
本発明を詳細に説明する。先ず、本発明の実施例を示す
前に、本発明に係る暗号化技術について説明する。暗号
とは、情報の内容が当事者以外に知られないように情報
を変換することをいい、送信側において暗号化鍵と呼ば
れるパラメータにより情報を暗号文に変換し、受信側に
おいて復号鍵を用いて暗号文を元の情報に戻すことであ
る。又、暗号化鍵と復号鍵との関係には、両者が同一で
あり片方から残りを容易に求められる暗号である共通鍵
方式と、片方から残りを容易に求められない暗号である
公開鍵方式がある。本実施例における暗号方式は、共通
鍵方式を採用しており、以下共通鍵方式を説明する。共
通鍵方式は、情報の送信側及び受信側が予め共通の鍵を
共有しておき、この鍵を基に情報を暗号文に変換する方
法である。共通鍵方式の特徴として暗号化処理の高速性
が有り、任意の入力に対する暗号化出力への処理過程は
十分小さく効率の良い方式である。共通鍵方式の具体例
として知られているものとして、ＤＥＳ方式が有り、６
４ビットのデータを５６ビットの鍵により暗号化し、鍵
データは任意とするが一般的には乱数データを生成し
て、それを鍵としている。
【０００７】図２に共通鍵方式による暗号化処理の流れ
を示す。同図の流れを説明すると、先ず、送信側におい
ては、機密保護を必要とする情報を定められたパラメー
タからなる暗号化鍵により、そのままでは意味を持たな
い暗号情報に変換する。暗号化鍵と受信側において使用
する復号鍵は、前もって定めた共通のパラメータを持
ち、共通鍵暗号とする。受信側においては、送信側に備
えていた暗号化鍵に対応する復号鍵を所有しており、送
られてきた暗号情報を復号鍵により復号する。一方、第
三者が暗号情報を入手し暗号情報を復号しようとする行
為である解読とは、復号鍵と同等の機能を備えたパラメ
ータを数学的手段を用いて再現することで、その困難さ
が暗号系の安全性に係る。そこで、本実施例における暗
号とは、回路情報が書き込まれているＲＯＭの内容が、
第三者に知られないよう回路情報を何らかのパラメータ
に従った暗号化鍵により変換し、ＦＰＧＡにおいて、入
力した暗号化されている回路情報をＦＰＧＡに備えた復
号鍵により元のデータに復号するものである。
を示す。同図の流れを説明すると、先ず、送信側におい
ては、機密保護を必要とする情報を定められたパラメー
タからなる暗号化鍵により、そのままでは意味を持たな
い暗号情報に変換する。暗号化鍵と受信側において使用
する復号鍵は、前もって定めた共通のパラメータを持
ち、共通鍵暗号とする。受信側においては、送信側に備
えていた暗号化鍵に対応する復号鍵を所有しており、送
られてきた暗号情報を復号鍵により復号する。一方、第
三者が暗号情報を入手し暗号情報を復号しようとする行
為である解読とは、復号鍵と同等の機能を備えたパラメ
ータを数学的手段を用いて再現することで、その困難さ
が暗号系の安全性に係る。そこで、本実施例における暗
号とは、回路情報が書き込まれているＲＯＭの内容が、
第三者に知られないよう回路情報を何らかのパラメータ
に従った暗号化鍵により変換し、ＦＰＧＡにおいて、入
力した暗号化されている回路情報をＦＰＧＡに備えた復
号鍵により元のデータに復号するものである。
【０００８】図１は、本発明に係るＦＰＧＡの回路情報
保護方法の一実施例を示す構成図であり、（ａ）にブロ
ック構成例を、（ｂ）に処理の流れ図を示す。図１
（ａ）を説明すると、同図は、回路情報を格納するＲＯ
Ｍ７と、ユーザがプログラム可能な集積回路であるＦＰ
ＧＡ８とにより構成し、ＲＯＭ７には、復号回路構成情
報格納部９と回路情報暗号化データ格納部１０とを備
え、ＦＰＧＡ８には、ＲＯＭ７及び、ＦＰＧＡ８に格納
したデータの読み出し及び書き込みを制御する制御部１
１と鍵データ格納部１２と回路情報記憶用ＳＲＡＭ１３
とを備えている。
保護方法の一実施例を示す構成図であり、（ａ）にブロ
ック構成例を、（ｂ）に処理の流れ図を示す。図１
（ａ）を説明すると、同図は、回路情報を格納するＲＯ
Ｍ７と、ユーザがプログラム可能な集積回路であるＦＰ
ＧＡ８とにより構成し、ＲＯＭ７には、復号回路構成情
報格納部９と回路情報暗号化データ格納部１０とを備
え、ＦＰＧＡ８には、ＲＯＭ７及び、ＦＰＧＡ８に格納
したデータの読み出し及び書き込みを制御する制御部１
１と鍵データ格納部１２と回路情報記憶用ＳＲＡＭ１３
とを備えている。
【０００９】図１（ａ）の動作を説明すると、電源起動
時に回路情報をＦＰＧＡ８に出力するＲＯＭ７には、復
号回路構成情報格納部９に暗号化データを暗号化されて
いないデータに復号する操作を行うための復号演算を実
行する回路のデータが、又、回路情報暗号化データ格納
部１０には、ＦＰＧＡが機能する回路情報を暗号化した
データとが格納されている。そこで、電源を投入する
と、ＦＰＧＡ８は、論理ゲート及びフリップフロップ等
で構成する制御部１１の動作によりＲＯＭ７より復号回
路構成情報を読み出し、読み出した復号回路をＦＰＧＡ
８上に展開する。次に、ＲＯＭ７より回路情報暗号化デ
ータを読み出し、前記復号回路に入力して復号する。Ｆ
ＰＧＡ８では、ＲＯＭ７において回路情報を暗号化した
際に使用した暗号化鍵に対応した鍵データを鍵データ格
納部１２に備えており、復号する際に使用する。鍵デー
タ格納部１２は、鍵データを第三者に読み出されると情
報が漏れてしまうため、外部から鍵データを読み出すこ
とができないよう鍵データ出力が外部出力用ピン等に接
続されない構成をとる。そこで、復号回路により復号し
た回路情報は、回路情報記憶用ＳＲＡＭに記憶され所望
の機能を備えたＦＰＧＡとして動作し、ＲＯＭ７に格納
された回路情報は、第三者に対して十分機密保持可能と
なる。
時に回路情報をＦＰＧＡ８に出力するＲＯＭ７には、復
号回路構成情報格納部９に暗号化データを暗号化されて
いないデータに復号する操作を行うための復号演算を実
行する回路のデータが、又、回路情報暗号化データ格納
部１０には、ＦＰＧＡが機能する回路情報を暗号化した
データとが格納されている。そこで、電源を投入する
と、ＦＰＧＡ８は、論理ゲート及びフリップフロップ等
で構成する制御部１１の動作によりＲＯＭ７より復号回
路構成情報を読み出し、読み出した復号回路をＦＰＧＡ
８上に展開する。次に、ＲＯＭ７より回路情報暗号化デ
ータを読み出し、前記復号回路に入力して復号する。Ｆ
ＰＧＡ８では、ＲＯＭ７において回路情報を暗号化した
際に使用した暗号化鍵に対応した鍵データを鍵データ格
納部１２に備えており、復号する際に使用する。鍵デー
タ格納部１２は、鍵データを第三者に読み出されると情
報が漏れてしまうため、外部から鍵データを読み出すこ
とができないよう鍵データ出力が外部出力用ピン等に接
続されない構成をとる。そこで、復号回路により復号し
た回路情報は、回路情報記憶用ＳＲＡＭに記憶され所望
の機能を備えたＦＰＧＡとして動作し、ＲＯＭ７に格納
された回路情報は、第三者に対して十分機密保持可能と
なる。
【００１０】図１（ｂ）について説明する。同図は、本
発明に係るＲＯＭからＦＰＧＡへのデータの読み出し手
順を示す処理の流れ図である。ＦＰＧＡを搭載したシス
テムに電源を投入すると（ステップ１）、ＦＰＧＡは、
制御回路を動作させＲＯＭよりデータを読み出す（ステ
ップ２）。回路情報を復号するために、先ず、暗号演算
を実行する回路となる復号回路構成情報を読み出し復号
回路をＦＰＧＡ内に展開する（ステップ３）。次に、回
路情報が暗号化された回路情報暗号化データを読み出
し、ＦＰＧＡ内に展開された復号回路に入力する（ステ
ップ４）。そこで、ＦＰＧＡ内に備えている、ＲＯＭに
格納した回路情報を暗号化する際に使用した暗号化鍵と
同一の鍵データを復号回路に入力し（ステップ５）、回
路情報を復号する（ステップ６）。復号した回路情報
は、ＳＲＡＭに記憶して（ステップ７）ＦＰＧＡの所望
の回路を構成し、ＦＰＧＡとして機能する（ステップ
８）。
発明に係るＲＯＭからＦＰＧＡへのデータの読み出し手
順を示す処理の流れ図である。ＦＰＧＡを搭載したシス
テムに電源を投入すると（ステップ１）、ＦＰＧＡは、
制御回路を動作させＲＯＭよりデータを読み出す（ステ
ップ２）。回路情報を復号するために、先ず、暗号演算
を実行する回路となる復号回路構成情報を読み出し復号
回路をＦＰＧＡ内に展開する（ステップ３）。次に、回
路情報が暗号化された回路情報暗号化データを読み出
し、ＦＰＧＡ内に展開された復号回路に入力する（ステ
ップ４）。そこで、ＦＰＧＡ内に備えている、ＲＯＭに
格納した回路情報を暗号化する際に使用した暗号化鍵と
同一の鍵データを復号回路に入力し（ステップ５）、回
路情報を復号する（ステップ６）。復号した回路情報
は、ＳＲＡＭに記憶して（ステップ７）ＦＰＧＡの所望
の回路を構成し、ＦＰＧＡとして機能する（ステップ
８）。
【００１１】次に、本発明に基づいたＦＰＧＡを設計す
る際に必要なＲＯＭへの回路情報書き込み手順について
説明する。図３は、本発明に係るＲＯＭへの回路情報書
き込み手順について説明した流れ図である。同図を説明
すると、ＦＰＧＡに持たせる必要な機能を具体化する回
路設計を行い（ステップ１）、設計した回路に対応する
回路図、或いは、ハードウェアディスクリプションラン
ゲージ（以降、ＨＤＬと称す）を用いて回路の機能レベ
ルを論理記述したものを作成する（ステップ２）。更
に、前記回路図或いはＨＤＬによる記述をもとに、回路
を接続する素子間の接続関係や素子の電気的特性を記述
したテキストファイルであるネットリストを作成し（ス
テップ３）、更に、ＦＰＧＡに格納する鍵データと同一
の鍵データによりネットリストを暗号化する（ステップ
４）。次に、暗号化データを暗号化されていないデータ
に復号するための復号回路の回路図或いはＨＤＬによる
記述を作成し（ステップ５）、この回路図、或いは、Ｈ
ＤＬによる記述をもとにネットリストを作成する（ステ
ップ６）。最後に、ステップ４により作成した暗号化し
たネットリスト及びステップ６により作成したネットリ
ストをＲＯＭに書き込む（ステップ７）。このようにし
て、回路情報を書き込んだＲＯＭを用意し、電源投入時
にＦＰＧＡにデータを出力させる。
る際に必要なＲＯＭへの回路情報書き込み手順について
説明する。図３は、本発明に係るＲＯＭへの回路情報書
き込み手順について説明した流れ図である。同図を説明
すると、ＦＰＧＡに持たせる必要な機能を具体化する回
路設計を行い（ステップ１）、設計した回路に対応する
回路図、或いは、ハードウェアディスクリプションラン
ゲージ（以降、ＨＤＬと称す）を用いて回路の機能レベ
ルを論理記述したものを作成する（ステップ２）。更
に、前記回路図或いはＨＤＬによる記述をもとに、回路
を接続する素子間の接続関係や素子の電気的特性を記述
したテキストファイルであるネットリストを作成し（ス
テップ３）、更に、ＦＰＧＡに格納する鍵データと同一
の鍵データによりネットリストを暗号化する（ステップ
４）。次に、暗号化データを暗号化されていないデータ
に復号するための復号回路の回路図或いはＨＤＬによる
記述を作成し（ステップ５）、この回路図、或いは、Ｈ
ＤＬによる記述をもとにネットリストを作成する（ステ
ップ６）。最後に、ステップ４により作成した暗号化し
たネットリスト及びステップ６により作成したネットリ
ストをＲＯＭに書き込む（ステップ７）。このようにし
て、回路情報を書き込んだＲＯＭを用意し、電源投入時
にＦＰＧＡにデータを出力させる。
【００１２】
【発明の効果】本発明は上述したように、ＦＰＧＡの回
路情報保護のために暗号化技術を取り入れたものであ
り、ＳＲＡＭ方式を採用したＦＰＧＡに必要な回路情報
を読み出すＲＯＭの内容を保護し、不正コピーを防止す
る上で大きな効果を発揮することが可能となる。
路情報保護のために暗号化技術を取り入れたものであ
り、ＳＲＡＭ方式を採用したＦＰＧＡに必要な回路情報
を読み出すＲＯＭの内容を保護し、不正コピーを防止す
る上で大きな効果を発揮することが可能となる。
【図１】本発明に係るＦＰＧＡの回路情報保護方法の一
実施例を示す構成図であり、（ａ）にブロック構成例
を、（ｂ）に処理の流れ図を示す。
実施例を示す構成図であり、（ａ）にブロック構成例
を、（ｂ）に処理の流れ図を示す。
【図２】共通鍵方式による暗号化処理の流れを示す。
【図３】本発明に係るＲＯＭへの回路情報書き込み手順
について説明した流れ図である。
について説明した流れ図である。
【図４】従来から用いられているＳＲＡＭ方式ＦＰＧＡ
のチップ構成例を示す。
のチップ構成例を示す。
１・・ＦＰＧＡチップ、 ２・・入出力ブロック、 ３・・論理ブロック、 ４・・スイッチマトリックス、 ５・・１ビットＳＲＡＭセル、 ６・・ＦＥＴトランジスタ、 ７・・ＲＯＭ、 ８・・ＦＰＧＡ、 ９・・復号回路構成情報格納部、 １０・・回路情報暗号化データ格納部、 １１・・制御部、 １２・・鍵データ格納部、 １３・・回路情報記憶用ＳＲＡＭ
Claims (3)
- 【請求項１】揮発性メモリを備えたフィールドプログラ
マブルゲートアレイに回路情報を書き込む手段として該
フィールドプログラマブルゲートアレイ外部に不揮発性
メモリを設け、該不揮発性メモリに回路情報を書き込
み、電源投入時に前記不揮発性メモリからフィールドプ
ログラマブルゲートアレイに備えた前記揮発性メモリに
回路情報を書き込む方法において、 前記不揮発性メモリに書き込む回路情報を暗号化データ
とし、フィールドプログラマブルゲートアレイ上で暗号
化データを復号したことを特徴とするフィールドプログ
ラマブルゲートアレイの回路情報保護方法。 - 【請求項２】前記回路情報を保護する際に、フィールド
プログラマブルゲートアレイ内部の外部から読み出し不
可能な不揮発性メモリ領域に鍵データを格納し、復号時
に使用したことを特徴とする請求項１記載のフィールド
プログラマブルゲートアレイの回路情報保護方法。 - 【請求項３】前記回路情報を保護する際に、前記フィー
ルドプログラマブルゲートアレイ外部に設けた回路情報
を格納する前記不揮発性メモリに復号回路の構成情報と
前記暗号化データとを格納したことを特徴とする請求項
１記載のフィールドプログラマブルゲートアレイの回路
情報保護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000142456A JP2001325153A (ja) | 2000-05-15 | 2000-05-15 | フィールドプログラマブルゲートアレイの回路情報保護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000142456A JP2001325153A (ja) | 2000-05-15 | 2000-05-15 | フィールドプログラマブルゲートアレイの回路情報保護方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001325153A true JP2001325153A (ja) | 2001-11-22 |
Family
ID=18649424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000142456A Pending JP2001325153A (ja) | 2000-05-15 | 2000-05-15 | フィールドプログラマブルゲートアレイの回路情報保護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001325153A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445406B1 (ko) * | 2001-11-30 | 2004-08-25 | 주식회사 하이닉스반도체 | 데이터 암호화 장치 및 그 방법 |
| KR100446317B1 (ko) * | 2001-12-24 | 2004-09-01 | 주식회사 하이닉스반도체 | 코드 롬의 테스트시 데이터를 보호하기 위한 장치 |
| JP2006163522A (ja) * | 2004-12-02 | 2006-06-22 | Nec Electronics Corp | コピー防止回路装置およびコピー防止方法 |
| WO2006109738A1 (ja) * | 2005-04-07 | 2006-10-19 | Matsushita Electric Industrial Co., Ltd. | 回路構築装置 |
| US7127616B2 (en) | 2002-03-22 | 2006-10-24 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuits, data transfer systems, and the method for data transfer |
| JP2007013835A (ja) * | 2005-07-04 | 2007-01-18 | Nippon Telegr & Teleph Corp <Ntt> | 暗号化データ復号装置及びその方法 |
| JP2007142591A (ja) * | 2005-11-15 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 暗号管理方法 |
| JP2007257166A (ja) * | 2006-03-22 | 2007-10-04 | Yamaha Corp | 汎用論理回路 |
| US7613931B2 (en) | 2004-07-23 | 2009-11-03 | Nec Electronics Corporation | Copy protection method and system for programmable gate array |
| US7958353B2 (en) | 2005-04-25 | 2011-06-07 | Panasonic Corporation | Information security device |
| JP2012505442A (ja) * | 2008-08-12 | 2012-03-01 | インスティテュート テレコム−テレコム パリ テック | プログラマブル論理回路の設定ファイルの解読を保護する方法およびそれを実施する論理回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999046774A1 (en) * | 1998-03-11 | 1999-09-16 | Xilinx, Inc. | System and method for pld bitstream encryption |
| JP2002537709A (ja) * | 1999-02-19 | 2002-11-05 | ザイリンクス インコーポレイテッド | プログラム可能論理装置用の私有形態特定データを保護する方法及び装置 |
-
2000
- 2000-05-15 JP JP2000142456A patent/JP2001325153A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999046774A1 (en) * | 1998-03-11 | 1999-09-16 | Xilinx, Inc. | System and method for pld bitstream encryption |
| JP2002537709A (ja) * | 1999-02-19 | 2002-11-05 | ザイリンクス インコーポレイテッド | プログラム可能論理装置用の私有形態特定データを保護する方法及び装置 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445406B1 (ko) * | 2001-11-30 | 2004-08-25 | 주식회사 하이닉스반도체 | 데이터 암호화 장치 및 그 방법 |
| KR100446317B1 (ko) * | 2001-12-24 | 2004-09-01 | 주식회사 하이닉스반도체 | 코드 롬의 테스트시 데이터를 보호하기 위한 장치 |
| US7062659B2 (en) | 2001-12-24 | 2006-06-13 | Abov Semiconductor Co., Ltd. | Apparatus for protecting code ROM data in code ROM test |
| US7127616B2 (en) | 2002-03-22 | 2006-10-24 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuits, data transfer systems, and the method for data transfer |
| US7613931B2 (en) | 2004-07-23 | 2009-11-03 | Nec Electronics Corporation | Copy protection method and system for programmable gate array |
| JP2006163522A (ja) * | 2004-12-02 | 2006-06-22 | Nec Electronics Corp | コピー防止回路装置およびコピー防止方法 |
| US7262629B2 (en) | 2004-12-02 | 2007-08-28 | Nec Electronics Corporation | Apparatus and method for protecting from illegal copy |
| WO2006109738A1 (ja) * | 2005-04-07 | 2006-10-19 | Matsushita Electric Industrial Co., Ltd. | 回路構築装置 |
| US8452985B2 (en) | 2005-04-07 | 2013-05-28 | Panasonic Corporation | Circuit building device |
| US7958353B2 (en) | 2005-04-25 | 2011-06-07 | Panasonic Corporation | Information security device |
| JP2007013835A (ja) * | 2005-07-04 | 2007-01-18 | Nippon Telegr & Teleph Corp <Ntt> | 暗号化データ復号装置及びその方法 |
| JP2007142591A (ja) * | 2005-11-15 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 暗号管理方法 |
| JP4586755B2 (ja) * | 2006-03-22 | 2010-11-24 | ヤマハ株式会社 | 汎用論理回路 |
| JP2007257166A (ja) * | 2006-03-22 | 2007-10-04 | Yamaha Corp | 汎用論理回路 |
| JP2012505442A (ja) * | 2008-08-12 | 2012-03-01 | インスティテュート テレコム−テレコム パリ テック | プログラマブル論理回路の設定ファイルの解読を保護する方法およびそれを実施する論理回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1153480B1 (en) | Method and apparatus for protecting proprietary configuration data for programmable logic devices | |
| CN1331056C (zh) | 集成系统中的数据访问方法和系统 | |
| US7792302B2 (en) | Securely coupling an FPGA to a security IC | |
| EP3319265B1 (en) | Configuration based cryptographic key generation | |
| US11308241B2 (en) | Security data generation based upon software unreadable registers | |
| CN111488630B (zh) | 可配置安全存储区域的存储装置及其操作方法 | |
| EP1505594A3 (en) | Access control for digital content | |
| JPH08328962A (ja) | 端末機と、当該端末機に接続されるメモリカードからなるシステム | |
| US7841014B2 (en) | Confidential information processing method, confidential information processor, and content data playback system | |
| JP2001325153A (ja) | フィールドプログラマブルゲートアレイの回路情報保護方法 | |
| US20040117639A1 (en) | Secure driver | |
| US6457125B1 (en) | Encrypted download of SRAM-based FPGAs | |
| US8681996B2 (en) | Asymmetric key wrapping using a symmetric cipher | |
| US8189773B2 (en) | Circuit updating system | |
| JP7057675B2 (ja) | 半導体装置及び暗号鍵の生成方法 | |
| JP2002050956A (ja) | フィールド・プログラマブル・ゲート・アレイ | |
| CN111914309A (zh) | 密码保护的数据储存装置以及非挥发式存储器控制方法 | |
| JPH045298B2 (ja) | ||
| US7978850B2 (en) | Manufacturing embedded unique keys using a built in random number generator | |
| JPH10143441A (ja) | 機密保持機能を備えた半導体装置、符号処理方法及びそのソフトウエアを記憶した記憶媒体 | |
| JPH10143438A (ja) | 外部記憶装置データセキュリティシステム | |
| CN114065267A (zh) | 基于国密算法的fpga码流的保护方法及其装置 | |
| JPH03278137A (ja) | 暗号化データ処理システム | |
| CN115296789A (zh) | 用于处理密钥的方法和系统、电子设备 | |
| JPS6117176A (ja) | 端末機における暗号デ−タの解読装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070502 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070502 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070425 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20070425 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100629 |