KR20040003302A - 인터럽트 제어 장치 및 방법 - Google Patents

인터럽트 제어 장치 및 방법 Download PDF

Info

Publication number
KR20040003302A
KR20040003302A KR1020020037965A KR20020037965A KR20040003302A KR 20040003302 A KR20040003302 A KR 20040003302A KR 1020020037965 A KR1020020037965 A KR 1020020037965A KR 20020037965 A KR20020037965 A KR 20020037965A KR 20040003302 A KR20040003302 A KR 20040003302A
Authority
KR
South Korea
Prior art keywords
interrupt
signal
request signal
interrupt request
delayed
Prior art date
Application number
KR1020020037965A
Other languages
English (en)
Inventor
전규필
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037965A priority Critical patent/KR20040003302A/ko
Publication of KR20040003302A publication Critical patent/KR20040003302A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4825—Interrupt from clock, e.g. time of day
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)

Abstract

본 발명의 인터럽트 제어 장치 및 방법은, 각각의 인터럽트를 자동으로 디스에이블할 수 있는 로직을 추가함으로써, 인터럽트 요청이 종료하면 해당 인터럽트가 디스에이블되는 인터럽트 제어 장치 및 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 인터럽트 요구 신호 및 클록 신호를 입력받고, 상기 클록 신호에 따른 제1 지연 인터럽트 요구 신호 및 제2 지연 인터럽트 요구 신호를 생성하는 인터럽트 지연 수단; 및 상기 클록 신호, 상기 인터럽트 요구 신호, 상기 제1 지연 인터럽트 요구 신호 및 상기 제2 지연 인터럽트 요구 신호를 입력받고, 상기 인터럽트 요구 신호의 상승 에지를 감지한 경우에는 인터럽트 신호를 활성화시키고, 상기 인터럽트 요구 신호의 하강 에지를 감지한 경우에는 인터럽트 신호를 비활성화시키는 인터럽트 제어 수단을 포함한다.

Description

인터럽트 제어 장치 및 방법{APPARATUS FOR CONTROLLING INTERRUPT AND METHOD THEREOF}
본 발명은 인터럽트 제어 장치 및 방법에 관한 것으로, 특히, 내부/외부적인 인터럽트 소스(Interrupt Source)가 발생하면 인터럽트를 발생시키는 인터럽트 제어기의 기능을 확장, 개선시킨 인터럽트 제어 장치 및 방법에 관한 것이다.
일반적으로, 인터럽트(Interrupt)라 함은, 프로그램 실행 중에 중앙 제어 장치가 강제적으로 제어를 특정 주소로 옮기는 것으로, 프로그램 실행 중에 인터럽트가 발생하면 그 프로그램의 실행을 중단하고 그 시점에서의 중앙 제어 장치 내의 중요 데이터를 주 기억 장치로 되돌려 놓은 다음 특정 주소로부터 시작되는 프로그램에 제어를 옮긴다. 인터럽트를 원인별로 분류하면 장치나 프로그램의 고장과 같이 비상시에 발생하는 것, 주기적인 시각 인터럽트 및 입출력 장치의 완료보고 등이 있다.
도 1은 종래의 인터럽트 제어기의 동작을 나타낸 타이밍도로서, 상승 에지로 동작하는 인터럽트 요구(Interrupt Request)를 예로 들고 있다. 도 1에 있어서, 인터럽트 소스 A에서 발생시키는 인터럽트(Irq_A), 인터럽트 소스 A에서 발생시키는 인터럽트(Irq_A)가 한 클록 지연된 신호(Irq_A_delayed), 발생된 인터럽트(nIRQ) 및 발생된 인터럽트(nIRQ)를 디스에이블시키는 신호(Clear source)가 도시되어 있다. 즉, 발생된 인터럽트(nIRQ)를 디스에이블시키는 신호(Clear source)에 의하여 활성화된 인터럽트(nIRQ)가 비활성화 상태로 돌아간다.
그러나, 상술한 종래의 인터럽트 제어기는, 인터럽트 발생 후 해당 인터럽트를 소거 레지스터에 의하여 강제로 디스에이블시키므로, 여러개의 인터럽트 소스로부터 동시에 인터럽트 요청이 들어오는 경우에는, 일부 인터럽트 소스에 의한 인터럽트 서비스 루틴이 수행되는 도중임에도 불구하고, 각각의 인터럽트를 강제로 디스에이블시키는 문제점이 있다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, 각각의 인터럽트를 자동으로 디스에이블할 수 있는 로직을 추가함으로써, 인터럽트 요청이 종료하면 해당 인터럽트가 디스에이블되는 인터럽트 제어 장치 및 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 인터럽트 제어기의 동작을 나타낸 타이밍도,
도 2는 본 발명의 일 실시예에 의한 인터럽트 제어 장치를 나타낸 블록도,
도 3은 본 발명의 일 실시예에 의한 인터럽트 제어 장치의 동작을 나타낸 타이밍도,
도 4는 본 발명의 일 실시예에 의한 인터럽트 제어 방법을 나타낸 동작흐름도.
* 도면의 주요 부분에 대한 부호의 설명 *
210 : 인터럽트 지연 수단220 : 인터럽트 제어 수단
상기 목적을 달성하기 위하여 본 발명의 인터럽트 제어 장치는, 인터럽트 요구 신호 및 클록 신호를 입력받고, 상기 클록 신호에 따른 제1 지연 인터럽트 요구 신호 및 제2 지연 인터럽트 요구 신호를 생성하는 인터럽트 지연 수단; 및 상기 클록 신호, 상기 인터럽트 요구 신호, 상기 제1 지연 인터럽트 요구 신호 및 상기 제2 지연 인터럽트 요구 신호를 입력받고, 상기 인터럽트 요구 신호의 상승 에지를 감지한 경우에는 인터럽트 신호를 활성화시키고, 상기 인터럽트 요구 신호의 하강 에지를 감지한 경우에는 인터럽트 신호를 비활성화시키는 인터럽트 제어 수단을 포함한다.
또한, 상기 목적을 달성하기 위하여 본 발명의 인터럽트 제어 방법은, 인터럽트 소스에 의하여 인터럽트 요구 신호가 활성화되었는지 여부를 판단하고, 인터럽트 요구 신호가 활성화되지 않은 경우에는 인터럽트 요구 신호가 활성화되었는지 여부를 판단하는 단계를 계속 수행하는 단계; 인터럽트 요구 신호가 활성화된 경우에는, 인터럽트 요구 신호의 활성화가 반영된 제1 지연 인터럽트 요구 신호와 인터럽트 요구 신호의 활성화가 반영되지 않은 제2 지연 인터럽트 요구 신호의 논리 연산에 의해 인에이블 신호를 생성하고, 상기 인에이블 신호에 의하여 인터럽트 신호를 생성하는 단계; 인터럽트 소스에 의하여 인터럽트 요구 신호가 비활성화되었는지 여부를 판단하고, 인터럽트 요구 신호가 비활성화되지 않은 경우에는 인터럽트 요구 신호가 비활성화되었는지 여부를 판단하는 단계를 계속 수행하는 단계; 및 인터럽트 요구 신호가 비활성화된 경우에는, 인터럽트 요구 신호의 비활성화가 반영된 제1 지연 인터럽트 요구 신호와 인터럽트 요구 신호의 비활성화가 반영되지 않은 제2 지연 인터럽트 요구 신호의 논리 연산에 의해 디스에이블 신호를 생성하고, 상기 디스에이블 신호에 의하여 인터럽트 신호를 중지한 후 인터럽트 요구 신호가 활성화되었는지 여부를 판단하는 단계로 돌아가는 단계를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 도 2는 본 발명의 일 실시예에 의한 인터럽트 제어 장치를 나타낸 블록도로서, 인터럽트 지연 수단(210) 및 인터럽트 제어 수단(220)을 포함한다.
인터럽트 지연 수단(210)은, 인터럽트 요구 신호(Irq_A) 및 클록 신호를 입력받고, 상기 클록 신호에 따른 제1 지연 인터럽트 요구 신호 및 제2 지연 인터럽트 요구 신호를 생성하여 후술하는 인터럽트 제어 수단(220)으로 출력하는 역할을한다. 여기서, 상기 인터럽트 지연 수단(210)은, 제1 D 플립플롭(211) 및 제2 D 플립플롭(212)을 포함한다.
상기 인터럽트 지연 수단(210) 내에 장착된 제1 D 플립플롭(211)은, 상기 인터럽트 요구 신호(Irq_A) 및 상기 클록 신호를 입력받고, 상기 클록 신호의 에지에서 상기 인터럽트 요구 신호(Irq_A)의 논리 단계를 반영하는 제1 지연 인터럽트 요구 신호를 후술하는 제2 D 플립플롭(212) 및 후술하는 인터럽트 제어 수단(220)으로 출력하는 역할을 한다. 여기서, 상기 제1 D 플립플롭(211)은 상승 에지형 플립플롭을 예로 들고 있으나 하강 에지형 또는 쌍방 에지형을 사용해도 좋다.
또한, 상기 인터럽트 지연 수단(210) 내에 장착된 제2 D 플립플롭(212)은, 상기 제1 지연 인터럽트 요구 신호 및 상기 클록 신호를 입력받고, 상기 클록 신호의 에지에서 상기 제1 지연 인터럽트 요구 신호의 논리 단계를 반영하는 제2 지연 인터럽트 요구 신호를 후술하는 인터럽트 제어 수단(220)으로 출력하는 역할을 한다. 여기서, 상기 제2 D 플립플롭(212)은 상승 에지형 플립플롭을 예로 들고 있으나 하강 에지형 또는 쌍방 에지형을 사용해도 좋다.
한편, 인터럽트 제어 수단(220)은, 상기 클록 신호, 상기 인터럽트 요구 신호(Irq_A), 상기 제1 지연 인터럽트 요구 신호 및 상기 제2 지연 인터럽트 요구 신호를 입력받고, 상기 인터럽트 요구 신호(Irq_A)의 상승 에지를 감지한 경우에는 인터럽트 신호(nIRQ)를 활성화시키고, 상기 인터럽트 요구 신호(Irq_A)의 하강 에지를 감지한 경우에는 인터럽트 신호를 비활성화시키는 역할을 한다. 여기서, 상기 인터럽트 제어 수단(220)은, 제1 NAND 게이트(221), 제2 NAND 게이트(222) 및 제3D 플립플롭(223)을 포함한다.
상기 인터럽트 제어 수단(220) 내에 장착된 제1 NAND 게이트(221)는, 상기 제2 지연 인터럽트 요구 신호의 반전된 신호 및 상기 제1 지연 인터럽트 요구 신호를 입력받아 NAND 연산을 수행하고, 그 결과값(221_Out)을 후술하는 제3 D 플립플롭(223)의 인에이블 단자로 입력하는 역할을 한다.
또한, 상기 인터럽트 제어 수단(220) 내에 장착된 제2 NAND 게이트(222)는, 상기 제1 지연 인터럽트 요구 신호의 반전된 신호 및 상기 제2 지연 인터럽트 요구 신호를 입력받아 NAND 연산을 수행하고, 그 결과값(222_Out)을 후술하는 제3 D 플립플롭(223)의 디스에이블 단자로 입력하는 역할을 한다.
한편, 상기 인터럽트 제어 수단(220) 내에 장착된 제3 D 플립플롭(223)은, 상기 제1 NAND 게이트(221)의 결과값(221_Out)의 반전된 신호를 인에이블 단자로 입력받고, 상기 제2 NAND 게이트(222)의 결과값(222_Out)의 반전된 신호를 디스에이블 단자로 입력받으며, 인에이블 단자로 입력된 신호가 제2 논리 단계(High)이고, 디스에이블 단자로 입력된 신호가 제1 논리 단계(Low)인 경우에는 상기 인터럽트 신호(nIRQ)를 활성화시키고, 인에이블 단자로 입력된 신호가 제1 논리 단계이고, 디스에이블 단자로 입력된 신호가 제2 논리 단계인 경우에는 상기 인터럽트 신호(nIRQ)를 비활성화시키는 역할을 한다. 여기서, 상기 제3 D 플립플롭(223)은 상승 에지형 플립플롭을 예로 들고 있으나 하강 에지형 또는 쌍방 에지형을 사용해도 좋다.
상술한 본 발명의 일 실시예에 의한 인터럽트 제어 장치의 동작에 관하여 설명하면 다음과 같다.
도 3은 본 발명의 일 실시예에 의한 인터럽트 제어 장치의 동작을 나타낸 타이밍도로서, 먼저, 인터럽트 요구 신호(Irq_A)가 제2 논리 단계(High)로 전환되면, 전환 후 최초의 클록 상승 에지(a)에서 제1 D 플립플롭(211)에 의해 인터럽트 요구 신호(Irq_A)의 상승이 반영된 제1 지연 인터럽트 요구 신호가 생성된다. 이후에, 두 번째 클록 상승 에지(c)의 도래 전에는, 제1 지연 인터럽트 요구 신호는 인터럽트 요구 신호(Irq_A)의 상승이 반영된 반면, 제2 지연 인터럽트 요구 신호에는 인터럽트 요구 신호(Irq_A)의 상승이 반영되지 않았으므로, 인터럽트 요구 신호(Irq_A)의 상승 직후에(b), 제1 NAND 게이트(221)는 신호의 논리 연산에 의해 제1 논리 단계의 신호를 출력하고, 제2 NAND 게이트(222)는 신호의 논리 연산에 의해 제2 논리 단계의 신호를 출력하게 된다. 다음에, 제1 NAND 게이트(221)의 출력 신호의 반전된 값은 제3 D 플립플롭(223)의 인에이블 단자로 입력되고, 제2 NAND 게이트(222)의 출력 신호의 반전된 값은 제3 D 플립플롭(223)의 디스에이블 단자로 입력되어 제3 D 플립플롭(223)이 활성화되고, 이에 따라, 인터럽트 신호(nIRQ)가 두 번째 클록 상승 에지(c)에서 활성화된다.
한편, 인터럽트 요구 신호(Irq_A)가 제1 논리 단계(Low)로 전환되면, 전환 후 최초의 클록 상승 에지(d)에서 제1 D 플립플롭(211)에 의해 인터럽트 요구 신호(Irq_A)의 하강이 반영된 제1 지연 인터럽트 요구 신호가 생성된다. 이후에, 하강 전환 후 두 번째 클록 상승 에지(f)의 도래 전에는, 제1 지연 인터럽트 요구신호는 인터럽트 요구 신호(Irq_A)의 하강이 반영된 반면, 제2 지연 인터럽트 요구 신호에는 인터럽트 요구 신호(Irq_A)의 하강이 반영되지 않았으므로, 인터럽트 요구 신호(Irq_A)의 하강 직후에(e), 제1 NAND 게이트(221)는 신호의 논리 연산에 의해 제2 논리 단계의 신호를 출력하고, 제2 NAND 게이트(222)는 신호의 논리 연산에 의해 제1 논리 단계의 신호를 출력하게 된다. 다음에, 제1 NAND 게이트(221)의 출력 신호의 반전된 값은 제3 D 플립플롭(223)의 인에이블 단자로 입력되고, 제2 NAND 게이트(222)의 출력 신호의 반전된 값은 제3 D 플립플롭(223)의 디스에이블 단자로 입력되어 제3 D 플립플롭(223)이 비활성화되고, 이에 따라, 인터럽트 신호(nIRQ)가 하강 전환 후 두 번째 클록 상승 에지(f)에서 비활성화된다.
도 4는 본 발명의 일 실시예에 의한 인터럽트 제어 방법을 나타낸 동작흐름도로서, 이에 관하여 설명하면 다음과 같다.
먼저, 인터럽트 소스에 의하여 인터럽트 요구 신호(Irq_A)가 활성화되었는지 여부를 판단하고, 인터럽트 요구 신호(Irq_A)가 활성화되지 않은 경우에는 인터럽트 요구 신호(Irq_A)가 활성화되었는지 여부를 판단하는 단계를 계속 수행한다(S401).
인터럽트 요구 신호(Irq_A)가 활성화된 경우에는, 활성화 후 최초의 클록 상승 에지(a)에서 제1 D 플립플롭(211)에 의해 인터럽트 요구 신호(Irq_A)의 활성화가 반영된 제1 지연 인터럽트 요구 신호가 생성되고, 이후에, 두 번째 클록 상승 에지(c)의 도래 전에는, 제1 지연 인터럽트 요구 신호는 인터럽트 요구신호(Irq_A)의 활성화가 반영된 반면, 제2 지연 인터럽트 요구 신호에는 인터럽트 요구 신호(Irq_A)의 활성화가 반영되지 않았으므로, 인터럽트 요구 신호(Irq_A)의 상승 직후에(b), 제1 NAND 게이트(221)는 신호의 논리 연산에 의해 제1 논리 단계의 신호를 출력하고, 제2 NAND 게이트(222)는 신호의 논리 연산에 의해 제2 논리 단계의 신호를 출력하게 된다. 다음에, 제1 NAND 게이트(221)의 출력 신호의 반전된 값은 제3 D 플립플롭(223)의 인에이블 단자로 입력되고, 제2 NAND 게이트(222)의 출력 신호의 반전된 값은 제3 D 플립플롭(223)의 디스에이블 단자로 입력되어 제3 D 플립플롭(223)이 활성화되고, 이에 따라, 인터럽트 신호(nIRQ)가 두 번째 클록 상승 에지(c)에서 생성된다(S402).
다음에, 인터럽트 소스에 의하여 인터럽트 요구 신호(Irq_A)가 비활성화되었는지 여부를 판단하고, 인터럽트 요구 신호(Irq_A)가 비활성화되지 않은 경우에는 인터럽트 요구 신호(Irq_A)가 비활성화되었는지 여부를 판단하는 단계를 계속 수행한다(S403).
인터럽트 요구 신호(Irq_A)가 비활성화된 경우에는, 비활성화 후 최초의 클록 상승 에지(d)에서 제1 D 플립플롭(211)에 의해 인터럽트 요구 신호(Irq_A)의 비활성화가 반영된 제1 지연 인터럽트 요구 신호가 생성된다. 이후에, 비활성화 후 두 번째 클록 상승 에지(f)의 도래 전에는, 제1 지연 인터럽트 요구 신호는 인터럽트 요구 신호(Irq_A)의 비활성화가 반영된 반면, 제2 지연 인터럽트 요구 신호에는 인터럽트 요구 신호(Irq_A)의 비활성화가 반영되지 않았으므로, 인터럽트 요구 신호(Irq_A)의 비활성화 직후에(e), 제1 NAND 게이트(221)는 신호의 논리 연산에 의해 제2 논리 단계의 신호를 출력하고, 제2 NAND 게이트(222)는 신호의 논리 연산에 의해 제1 논리 단계의 신호를 출력하게 된다. 다음에, 제1 NAND 게이트(221)의 출력 신호의 반전된 값은 제3 D 플립플롭(223)의 인에이블 단자로 입력되고, 제2 NAND 게이트(222)의 출력 신호의 반전된 값은 제3 D 플립플롭(223)의 디스에이블 단자로 입력되어 제3 D 플립플롭(223)이 비활성화되고, 이에 따라, 인터럽트 신호(nIRQ)가 비활성화 전환 후 두 번째 클록 상승 에지(f)에서 중지된 후 인터럽트 요구 신호(Irq_A)가 활성화되었는지 여부를 판단하는 단계로 돌아간다(S404).
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
본 발명은, 인터럽트 신호를 자동으로 제어하는 간단한 논리 회로를 도입함으로써, 인터럽트를 강제로 종료시키기 위한 프로그램 코드가 필요하지 않으며, 프로그램 실행시간을 단축시키는 이점이 있다.

Claims (4)

  1. 인터럽트 요구 신호 및 클록 신호를 입력받고, 상기 클록 신호에 따른 제1 지연 인터럽트 요구 신호 및 제2 지연 인터럽트 요구 신호를 생성하는 인터럽트 지연 수단; 및
    상기 클록 신호, 상기 인터럽트 요구 신호, 상기 제1 지연 인터럽트 요구 신호 및 상기 제2 지연 인터럽트 요구 신호를 입력받고, 상기 인터럽트 요구 신호의 상승 에지를 감지한 경우에는 인터럽트 신호를 활성화시키고, 상기 인터럽트 요구 신호의 하강 에지를 감지한 경우에는 인터럽트 신호를 비활성화시키는 인터럽트 제어 수단
    을 포함하는 것을 특징으로 하는 인터럽트 제어 장치.
  2. 제1항에 있어서, 상기 인터럽트 지연 수단은,
    상기 인터럽트 요구 신호 및 상기 클록 신호를 입력받고, 상기 클록 신호의 에지에서 상기 인터럽트 요구 신호의 논리 단계를 반영하는 제1 지연 인터럽트 요구 신호를 상기 인터럽트 제어 수단으로 출력하는 제1 D 플립플롭; 및
    상기 제1 지연 인터럽트 요구 신호 및 상기 클록 신호를 입력받고, 상기 클록 신호의 에지에서 상기 제1 지연 인터럽트 요구 신호의 논리 단계를 반영하는 제2 지연 인터럽트 요구 신호를 상기 인터럽트 제어 수단으로 출력하는 제2 D 플립플롭
    을 포함하는 것을 특징으로 하는 인터럽트 제어 장치.
  3. 제1항에 있어서, 상기 인터럽트 제어 수단은,
    상기 제2 지연 인터럽트 요구 신호의 반전된 신호 및 상기 제1 지연 인터럽트 요구 신호를 입력받아 NAND 연산을 수행하는 제1 NAND 게이트;
    상기 제1 지연 인터럽트 요구 신호의 반전된 신호 및 상기 제2 지연 인터럽트 요구 신호를 입력받아 NAND 연산을 수행하는 제2 NAND 게이트; 및
    상기 제1 NAND 게이트의 결과값의 반전된 신호를 인에이블 단자로 입력받고, 상기 제2 NAND 게이트의 결과값의 반전된 신호를 디스에이블 단자로 입력받으며, 인에이블 단자로 입력된 신호가 제2 논리 단계이고, 디스에이블 단자로 입력된 신호가 제1 논리 단계인 경우에는 상기 인터럽트 신호를 활성화시키고, 인에이블 단자로 입력된 신호가 제1 논리 단계이고, 디스에이블 단자로 입력된 신호가 제2 논리 단계인 경우에는 상기 인터럽트 신호를 비활성화시키는 제3 D 플립플롭
    을 포함하는 것을 특징으로 하는 인터럽트 제어 장치.
  4. 인터럽트 소스에 의하여 인터럽트 요구 신호가 활성화되었는지 여부를 판단하고, 인터럽트 요구 신호가 활성화되지 않은 경우에는 인터럽트 요구 신호가 활성화되었는지 여부를 판단하는 단계를 계속 수행하는 단계;
    인터럽트 요구 신호가 활성화된 경우에는, 인터럽트 요구 신호의 활성화가 반영된 제1 지연 인터럽트 요구 신호와 인터럽트 요구 신호의 활성화가 반영되지 않은 제2 지연 인터럽트 요구 신호의 논리 연산에 의해 인에이블 신호를 생성하고, 상기 인에이블 신호에 의하여 인터럽트 신호를 생성하는 단계;
    인터럽트 소스에 의하여 인터럽트 요구 신호가 비활성화되었는지 여부를 판단하고, 인터럽트 요구 신호가 비활성화되지 않은 경우에는 인터럽트 요구 신호가 비활성화되었는지 여부를 판단하는 단계를 계속 수행하는 단계; 및
    인터럽트 요구 신호가 비활성화된 경우에는, 인터럽트 요구 신호의 비활성화가 반영된 제1 지연 인터럽트 요구 신호와 인터럽트 요구 신호의 비활성화가 반영되지 않은 제2 지연 인터럽트 요구 신호의 논리 연산에 의해 디스에이블 신호를 생성하고, 상기 디스에이블 신호에 의하여 인터럽트 신호를 중지한 후 인터럽트 요구 신호가 활성화되었는지 여부를 판단하는 단계로 돌아가는 단계
    를 포함하는 것을 특징으로 하는 인터럽트 제어 방법.
KR1020020037965A 2002-07-02 2002-07-02 인터럽트 제어 장치 및 방법 KR20040003302A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037965A KR20040003302A (ko) 2002-07-02 2002-07-02 인터럽트 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037965A KR20040003302A (ko) 2002-07-02 2002-07-02 인터럽트 제어 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20040003302A true KR20040003302A (ko) 2004-01-13

Family

ID=37314323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037965A KR20040003302A (ko) 2002-07-02 2002-07-02 인터럽트 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20040003302A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08166887A (ja) * 1994-12-13 1996-06-25 Matsushita Electric Ind Co Ltd 割込み処理からの復帰方法
JPH09149168A (ja) * 1995-11-20 1997-06-06 Fuji Xerox Co Ltd 画像処理装置
KR20000025099A (ko) * 1998-10-08 2000-05-06 서평원 에프피지에이를 이용한 인터럽트 요구신호 제어방법 및 제어회로
KR20000012547U (ko) * 1998-12-18 2000-07-05 서평원 카운터를 이용한 자동 인터럽트 발생장치
KR20020084963A (ko) * 2001-05-03 2002-11-16 엘지전자 주식회사 인터럽트 처리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08166887A (ja) * 1994-12-13 1996-06-25 Matsushita Electric Ind Co Ltd 割込み処理からの復帰方法
JPH09149168A (ja) * 1995-11-20 1997-06-06 Fuji Xerox Co Ltd 画像処理装置
KR20000025099A (ko) * 1998-10-08 2000-05-06 서평원 에프피지에이를 이용한 인터럽트 요구신호 제어방법 및 제어회로
KR20000012547U (ko) * 1998-12-18 2000-07-05 서평원 카운터를 이용한 자동 인터럽트 발생장치
KR20020084963A (ko) * 2001-05-03 2002-11-16 엘지전자 주식회사 인터럽트 처리 장치

Similar Documents

Publication Publication Date Title
KR920010916B1 (ko) 멀티프로세서의 레벨 변경 동기장치
US5677849A (en) Selective low power clocking apparatus and method
KR20010074544A (ko) 인터럽트 강제 레지스터를 포함하는 유연 인터럽트 제어기
US5815733A (en) System for handling interrupts in a computer system using asic reset input line coupled to set of status circuits for presetting values in the status circuits
US20050188137A1 (en) Matrix type bus connection system and power reduction method therefor
US7100033B2 (en) Controlling the timing of test modes in a multiple processor system
JP2004054766A (ja) 情報処理装置
US10719331B2 (en) Stand-by mode of an electronic circuit
US7805557B2 (en) Interrupt controller and method for handling interrupts
KR101660019B1 (ko) 하나 이상의 모듈 간에 전력을 순차적으로 분배하는 시스템 및 방법
EP2247992B1 (en) Clock switching circuits and methods
CN108292236B (zh) 一种信息处理方法及装置
US6877113B2 (en) Break determining circuit for a debugging support unit in a semiconductor integrated circuit
JP2006244382A (ja) マイクロプロセッサ
KR20040003302A (ko) 인터럽트 제어 장치 및 방법
JPH0844594A (ja) データ処理装置
US6550015B1 (en) Scalable virtual timer architecture for efficiently implementing multiple hardware timers with minimal silicon overhead
US20030177280A1 (en) Imbedded interrupt handler
CN109144223B (zh) 一种触摸屏时钟输出方法、移动终端及存储介质
US7649471B2 (en) Logic circuit and method for controlling display lights of hard disk
CN113127045A (zh) 一种电子设备及cpld固件加载方法
TW202338609A (zh) Bmc復位壓力測試方法、系統及電腦可讀存儲介質
JPH11163711A (ja) 端末装置
JPS6073748A (ja) 内部タイマ回路方式
JP3597744B2 (ja) 割込み要因信号フラグレジスタ装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application