KR200334631Y1 - Substrate device, electro-optical device, and electronic apparatus - Google Patents
Substrate device, electro-optical device, and electronic apparatus Download PDFInfo
- Publication number
- KR200334631Y1 KR200334631Y1 KR20-2003-0026602U KR20030026602U KR200334631Y1 KR 200334631 Y1 KR200334631 Y1 KR 200334631Y1 KR 20030026602 U KR20030026602 U KR 20030026602U KR 200334631 Y1 KR200334631 Y1 KR 200334631Y1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- film
- substrate
- semiconductor layer
- thin film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 141
- 150000004767 nitrides Chemical class 0.000 claims abstract description 92
- 239000004065 semiconductor Substances 0.000 claims abstract description 90
- 239000003990 capacitor Substances 0.000 claims abstract description 66
- 239000010408 film Substances 0.000 claims description 331
- 239000010409 thin film Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 57
- 239000011159 matrix material Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000009825 accumulation Methods 0.000 claims description 3
- 238000003491 array Methods 0.000 claims description 2
- 238000005984 hydrogenation reaction Methods 0.000 abstract description 29
- 239000010410 layer Substances 0.000 description 111
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 42
- 229920005591 polysilicon Polymers 0.000 description 42
- 239000004973 liquid crystal related substance Substances 0.000 description 28
- 239000011229 interlayer Substances 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 25
- 229910052739 hydrogen Inorganic materials 0.000 description 23
- 239000001257 hydrogen Substances 0.000 description 23
- 238000003860 storage Methods 0.000 description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 20
- 230000000694 effects Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 239000000382 optic material Substances 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- 239000003566 sealing material Substances 0.000 description 6
- 238000009279 wet oxidation reaction Methods 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000005368 silicate glass Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- 229910008051 Si-OH Inorganic materials 0.000 description 2
- 229910006358 Si—OH Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- BTBUEUYNUDRHOZ-UHFFFAOYSA-N Borate Chemical compound [O-]B([O-])[O-] BTBUEUYNUDRHOZ-UHFFFAOYSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
기판상에, 반도체층을 포함하는 TFT와, 상기 반도체층의 일부와 전기적으로 접속된 제 1 전극과, 이것에 대향 배치된 제 2 전극과, 제 1 전극 및 제 2 전극 사이에 배치된 질화막을 포함하는 유전체막으로 이루어지고, 상기 TFT의 위에 형성된 콘덴서를 구비하고 있다. 상기 질화막은, 평면적으로 보아, 상기 반도체층을 마주하는 것이 가능한 개구부를 갖는다. 반도체층에 대한 수소화는, 이 개구부를 이용함으로써, 유효하게 행할 수 있다.On the substrate, a TFT including a semiconductor layer, a first electrode electrically connected to a portion of the semiconductor layer, a second electrode disposed opposite thereto, and a nitride film disposed between the first electrode and the second electrode And a capacitor formed on the TFT and including the dielectric film. The nitride film has an opening that can face the semiconductor layer in plan view. Hydrogenation to a semiconductor layer can be effectively performed by using this opening part.
Description
본 고안은, 박막 트랜지스터(이하 적절히,「TFT(Thin Film Transistor)」라고 칭함)가 형성된 TFT 어레이 기판 장치 등의 기판 장치 및 그 제조 방법, 및, 그와 같은 기판 장치를 구비한 액정 장치 등의 전기 광학 장치 및 전자 기기의 기술 분야에 속한다.The present invention provides a substrate device such as a TFT array substrate device including a thin film transistor (hereinafter, referred to as "TFT (Thin Film Transistor)" as appropriate), a method of manufacturing the same, and a liquid crystal device having such a substrate device. Belongs to the technical field of electro-optical devices and electronic devices.
이러한 종류의 기판 장치는 예컨대, 석영 기판 등의 기판상에, 소스 영역, 드레인 영역 및 채널 영역을 포함하는 폴리실리콘막 또는 비정질(amorphous) 실리콘막 등의 반도체층을 구비한다. 이 반도체층 표면에는, 건식 산화(dry oxidation) 또는 습식 산화(wet oxidation)에 의한 열산화막 등, HTO(고온산화)막, TEOS(tetraethyl orthosilicate)막, 혹은 플라즈마 산화막으로 게이트 절연막이 형성된다. 또한, 이 게이트 절연막상에 게이트 전극막이 형성되는 것에 의해, 기판상에 TFT가 구축된다. 이러한 TFT는, 예컨대 액정 장치 등의 전기 광학 장치의 화상 표시 영역내에 있어서의 각 화소에 만들어지는 것에 의해, TFT 어레이 기판 장치에 있어서의 화소 스위칭용 소자로서 이용된다. 또는, 해당 화상 표시 영역의주위에 있어서의 주변 영역에 만들어지는 것에 의해, 해당 기판 장치의 구동 회로의 일부로서도 이용된다.A substrate device of this kind includes, for example, a semiconductor layer such as a polysilicon film or an amorphous silicon film including a source region, a drain region and a channel region on a substrate such as a quartz substrate. On the surface of this semiconductor layer, a gate insulating film is formed of an HTO (high temperature oxidation) film, a TEOS (tetraethyl orthosilicate) film, or a plasma oxide film, such as a thermal oxidation film by dry oxidation or wet oxidation. In addition, a TFT is formed on the substrate by forming a gate electrode film on the gate insulating film. Such a TFT is used for each pixel in an image display area of an electro-optical device such as a liquid crystal device, and thus is used as a pixel switching element in a TFT array substrate device. Or it is used also as a part of the drive circuit of the said board | substrate apparatus by being made in the peripheral area around the said image display area.
그리고, 화상 표시 영역내에는, 캐리어가 전자이기 때문에 캐리어 이동도(mobility)가 우수한, 즉 스위칭 특성이 우수한 N 채널형 TFT가 만들어지는 것이 일반적이며, 주변 영역에는, 이러한 N 채널형 TFT와 P 채널형 TFT를 1조로 하여 이루어지고, 또한 구동 전류가 미소하게 되는 등의 장점을 갖는 CMOS 형(상보형) TFT가 만들어지는 것이 일반적이다.In the image display area, since the carrier is an electron, an N-channel TFT having a good carrier mobility, that is, an excellent switching characteristic is generally made. In the peripheral area, such an N-channel TFT and a P-channel are produced. It is common to make a CMOS type (complementary type) TFT which has the advantage of having a pair of type TFTs and having a small driving current.
이와 같이 화상 표시 영역이나 주변 영역에 TFT가 만들어진 기판 장치는, TFT 액티브 매트릭스 구동 방식의 액정 장치 등을 비롯한 각종 전기 광학 장치에 널리 이용되고 있다.Thus, the board | substrate apparatus by which TFT was created in the image display area | region and the peripheral area is widely used for various electro-optical devices, such as the liquid crystal device of a TFT active matrix drive system.
그런데, 이러한 종류의 기판 장치에 대해서는, 고성능인 전기 특성, 또는 고신뢰성을 달성하는 것을, 항상, 일반적인 과제로 하고 있다. 특히, 해당 기판 장치를 구성하는 상기 TFT에 있어서는, 리크 전류 특성, 계면 준위 밀도, 핫캐리어 내성 등에 대하여, 보다 고성능이고 고신뢰성인 것(즉, 리크 전류 및 계면 준위 밀도는 보다 낮게, 핫캐리어 내성은 보다 높게, 등)이 요구된다. 또한, 그와 같은 양호한 트랜지스터 특성을 비교적 장기간에 걸쳐 유지한다고 하는 요구도 당연히 있다.By the way, with respect to this kind of board | substrate apparatus, achieving high electrical property or high reliability always makes it a general subject. In particular, in the above-mentioned TFT constituting the substrate device, higher performance and higher reliability with respect to leak current characteristics, interface state density, hot carrier resistance, and the like (that is, the leak current and interface state density are lower, and the hot carrier resistance is Higher, etc.) is required. There is also a natural need to maintain such good transistor characteristics for a relatively long time.
이러한 요구를 만족시키기 위해서는, 예컨대, 반도체층 중의 결정립계(結晶粒界)나, 해당 반도체층과 상기 게이트 절연막과의 계면 등에서 발생하는 댕글링 본드(dangling bonds)의 바람직한 처리, 즉 그 제거 내지는 종단 등을 효과적으로행하는 것이 필요해진다. 이러한 댕글링 본드가 잔존한 그대로이면, TFT의 온·오프 특성의 열화 등으로 이어지기 때문이다. 또, TFT를 구성하는 게이트 절연막, 또는 이것과 반도체층의 계면에 대해서는, 수분이 도입되는 것을 가능한 한 피해야 한다. 만약, 그와 같은 부위에 수분이 침입하면, TFT의 스레시홀드 전압 Vth의 상승 등을 초래하기 때문이다. 어쨌든, 양호한 특성을 유지한다고 하는 관점에서는, 상술한 바와 같은 불량이 해소되는 것이 바람직하다.In order to satisfy such a requirement, for example, desirable treatment of dangling bonds occurring at an interface between the semiconductor layer and the gate insulating film, or the like, i.e., removal or termination thereof, is performed. It is necessary to do this effectively. This is because if the dangling bond remains as it is, it leads to deterioration of the on / off characteristics of the TFT. In addition, the introduction of moisture should be avoided as far as possible with respect to the gate insulating film constituting the TFT or the interface between the semiconductor layer and this. This is because if moisture invades such a site, the threshold voltage Vth of the TFT is raised. In any case, from the viewpoint of maintaining good characteristics, it is preferable that the above-described defects be eliminated.
이 점, 종래에 있어서도, 이들 문제점을 해결하는 수단은 몇 가지가 제안되어 있기는 하다. 그러나, 상술한 TFT의 특성향상에 대한 일반적이면서, 또한, 높은 수준의 요구가 있는 관점에서 보면, 현 상태에 있어서도, 완전한 해결 수단이 제안되어 있다고는 말하기 어렵다.In this regard, also in the related art, some means for solving these problems have been proposed. However, it is difficult to say that a complete solution is proposed even in the present state from the viewpoint of the general and the high level of demand for improving the characteristics of the above-described TFT.
또한, 이러한 문제점은, 상기 기판 장치가, 화상 표시가 가능한 액정 장치 등의 전기 광학 장치를 구성하는 TFT 어레이 기판에 해당하는 경우에 있어서, 보다 실제적으로 된다. 이러한 전기 광학 장치에서는, 고품질인 화상 표시나, 그 장기간에 걸친 유지 지속이라고 하는 요구가 있고, 그것은, 상기 TFT 어레이 기판상의 TFT의 특성 여하에 크게 의존하고 있기 때문이다.This problem is more practical when the substrate device corresponds to a TFT array substrate constituting an electro-optical device such as a liquid crystal device capable of displaying an image. In such an electro-optical device, there is a demand for high quality image display and its sustained maintenance over a long period of time, because it is largely dependent on the characteristics of the TFT on the TFT array substrate.
본 고안은, 상기 문제점을 감안하여 이루어진 것으로서, 양호한 트랜지스터 특성을 갖고, 또한, 그것을 비교적 장기간에 걸쳐 유지하는 것이 가능한 박막 트랜지스터를 구비하여 이루어지는 기판 장치 및 그 제조 방법, 및, 그와 같은 기판 장치를 구비하여 이루어지는 전기 광학 장치 및 전자 기기를 제공하는 것을 과제로 한다.This invention is made | formed in view of the said problem, The board | substrate apparatus which has favorable transistor characteristics, and is provided with the thin film transistor which can hold | maintain it for a comparatively long time, its manufacturing method, and such a board | substrate apparatus An object of the present invention is to provide an electro-optical device and an electronic device.
본 고안의 기판 장치는, 상기 과제를 해결하기 위해서, 기판상에 마련된 반도체층을 포함하는 박막 트랜지스터와, 상기 반도체층의 일부와 전기적으로 접속된 제 1 전극과, 해당 제 1 전극에 대향 배치된 제 2 전극과, 상기 제 1 전극 및 상기 제 2 전극 사이에 배치된 질화막을 포함하는 유전체막으로 이루어지고, 상기 박막 트랜지스터의 위에 형성된 콘덴서를 구비하고 있다. 그리고, 상기 질화막은, 상기 반도체층을 수소화하기 위한 개구부를 갖는다.In order to solve the above problems, the substrate device of the present invention includes a thin film transistor including a semiconductor layer provided on a substrate, a first electrode electrically connected to a part of the semiconductor layer, and a first electrode disposed opposite to the first electrode. And a capacitor formed of a dielectric film including a second electrode and a nitride film disposed between the first electrode and the second electrode. The nitride film has an opening for hydrogenating the semiconductor layer.
본 고안의 기판 장치에 의하면, 박막 트랜지스터와, 그 구성 요소인 반도체층의 일부와 전기적으로 접속된 콘덴서가 구비되어 있다. 본 고안에서는, 상기 한 바와 같은 구성 외에, 예컨대, 반도체층내의 채널 영역에 대향하도록 게이트 절연막을 거쳐서 형성되는 게이트 전극, 동 반도체층내의 소스 영역 및 드레인 영역에 전기적으로 접속된 소스 전극 및 드레인 전극 등을 구비함으로써, 게이트 전극에 대한 통전에 의해, 소스 전극 및 드레인 전극간의 통전을 제어하는 스위칭 소자로서 이용하는 것이 가능해진다. 또한, 상기 콘덴서는, 그 구성 요소인 제 1 전극이 상기 반도체층의 일부, 즉 예컨대 상기 드레인 영역, 또는 드레인 전극과 접속되어 있는 것에 의해, 박막 트랜지스터의 스위칭 동작에 따라서, 소정의 전하를 축적하는 것으로 하여 이용하는 것이 가능해진다. 이러한 박막 트랜지스터 및 콘덴서는, 각각, 예컨대 후술되는, 액정 장치 등의 전기 광학 장치내에 있어서의 화소 스위칭용 소자 및 축적 용량으로서 적합하게 이용 가능하다.According to the board | substrate apparatus of this invention, the thin film transistor and the capacitor | condenser electrically connected with the one part of the semiconductor layer which is the component are provided. In the present invention, in addition to the above-described configuration, for example, a gate electrode formed through a gate insulating film so as to face a channel region in a semiconductor layer, a source electrode and a drain electrode electrically connected to a source region and a drain region in the same semiconductor layer, and the like. By providing it, it becomes possible to use it as a switching element which controls the electricity supply between a source electrode and a drain electrode by electricity supply to a gate electrode. In the capacitor, the first electrode, which is a component thereof, is connected to a part of the semiconductor layer, that is, for example, the drain region or the drain electrode, so that the predetermined charge is accumulated in accordance with the switching operation of the thin film transistor. It becomes possible to use as a thing. Such thin film transistors and capacitors can be suitably used as pixel switching elements and storage capacitors in electro-optical devices such as liquid crystal devices, which will be described later, for example.
그리고, 본 고안에서는 특히, 콘덴서를 구성하는 유전체막은 질화막을 포함하고 있다. 이것에 의해, 종래와 같이, 유전체막이 산화막 등으로 이루어지는 것은 아니고, 비교적 유전율이 큰 질화막을 포함하여 이루어지는 것에 의해, 콘덴서의 용량을 증대시키는 것이 가능해진다. 또한, 질화막에는 수분의 침입을 방지하는 작용이 있으니까, 물 분자가, 박막 트랜지스터의 게이트 절연막 및 반도체층의 계면으로 확산하는 것에 의해 정(正)전하가 발생하여, 스레시홀드 전압 Vth를 상승시켜 버리는 등의 사태 발생을 미연에 피하는 것이 가능해진다. 또, 위와 같은 현상은 특히, 그 캐리어가 정공인 P 채널형 TFT에 있어서 현저하게 볼 수 있다.In the present invention, in particular, the dielectric film constituting the capacitor includes a nitride film. As a result, the dielectric film is not made of an oxide film or the like as in the related art, and a nitride film having a relatively high dielectric constant is included, so that the capacity of the capacitor can be increased. In addition, since the nitride film has a function of preventing the ingress of moisture, positive charges are generated by diffusion of water molecules into the interface between the gate insulating film and the semiconductor layer of the thin film transistor, thereby increasing the threshold voltage Vth. It is possible to avoid the occurrence of an accident such as throwing away. The above phenomenon is particularly remarkable in the P-channel TFT whose carrier is a hole.
또한, 본 고안에 따른 질화막은 특히, 상기 반도체층을 수소화하기 위한 개구부를 갖고 있다. 이것에 의해 다음과 같은 작용 효과를 얻을 수 있다. 즉, 유전체막이 질화막을 포함하는 본 고안에 있어서는, 상술한 바와 같은 용량 증대 및 박막 트랜지스터의 내습성 향상 등의 작용 효과를 얻는 것이 가능하게는 되지만, 해당 질화막은, 박막 트랜지스터의 특성 향상에 유용한 수소화 처리에 있어서는 거추장스러운 존재로 된다. 여기서 수소화 처리란, 박막 트랜지스터의 반도체층 중, 또는 해당 반도체층 및 박막 트랜지스터를 구성하는 게이트 절연막의 계면에 있어서의 댕글링 본드의 종단(즉 예컨대, Si-H 결합, 또는 Si-OH 결합 등을 생성함)을 목적으로 하는 처리이다. 이것에 의해, 댕글링 본드가 존재한 그대로일 경우 발생할 수 있는 악영향, 즉, 그것에 기인하는 계면 준위가 생성되는 것에 의해, 박막 트랜지스터의 온·오프 전류 특성 등을 열화시키는 등의 악영향을 회피할 수 있다. 그러나, 상기 질화막은, 그 구조가 조밀하다는 등의 이유에 의해, 수소의 진행을방해하는 작용을 갖고 있고, 박막 트랜지스터상에, 유전체막으로서 질화막을 포함하는 콘덴서가 배치되면, 상기 수소화 처리를 충분히 효과적으로 실시할 수가 없게 되는 것이다.In addition, the nitride film according to the present invention, in particular, has an opening for hydrogenating the semiconductor layer. As a result, the following effects can be obtained. In other words, in the present invention in which the dielectric film includes a nitride film, it is possible to obtain the above-described effects such as the increase in capacitance and the improved moisture resistance of the thin film transistor. However, the nitride film is useful for improving the characteristics of the thin film transistor. In processing, it becomes a cumbersome existence. Here, the hydrogenation treatment refers to termination of dangling bonds (ie, Si-H bonds, Si-OH bonds, etc.) in the semiconductor layer of the thin film transistor or at the interface between the semiconductor layer and the gate insulating film constituting the thin film transistor. Generation). As a result, adverse effects that may occur when the dangling bonds are left as they are, that is, the interface levels resulting therefrom are generated, thereby adversely affecting the on / off current characteristics of the thin film transistors and the like. have. However, the nitride film has a function of preventing the progress of hydrogen due to its compact structure and the like, and if the capacitor including the nitride film as a dielectric film is disposed on the thin film transistor, the hydrogenation treatment is sufficiently performed. It cannot be done effectively.
그런데, 본 고안에 있어서는, 상술한 바와 같이, 질화막을 포함하는 유전체막에 「개구부」가 구비되어 있는 것에 의해, 수소는, 이 개구부를 통하여 박막 트랜지스터, 또는 그 구성 요소인 반도체층 등에 비교적 용이하게 도달하는 것이 가능해져, 박막 트랜지스터에 대한 수소화 처리를 유효하게 실시하는 것이 가능해지는 것이다.By the way, in the present invention, as described above, the “opening portion” is provided in the dielectric film including the nitride film, so that hydrogen is relatively easily formed through the openings in the thin film transistor or the semiconductor layer thereof. It becomes possible to reach | attain, and it becomes possible to perform the hydrogenation process with respect to a thin film transistor effectively.
이상과 같이, 본 고안에 의하면, 질화막에 따른 작용 효과와 수소화 처리에 따른 작용 효과의 양자를 모두 누릴 수 있게 된다. 즉, 박막 트랜지스터의 온·오프 특성을 양호하게 유지하고, 스레시홀드 전압 Vth의 상승을 초래할 가능성을 감소하며, 핫캐리어 내성의 향상을 전망할 수 있게 되는 등, 그 특성 향상을 도모할 수 있게 된다. 그리고, 그와 같은 양호한 특성을, 비교적 장기간에 걸쳐 유지하는 것도 가능해진다.As described above, according to the present invention, it is possible to enjoy both the effect of the nitride film and the effect of the hydrogenation treatment. In other words, the on / off characteristics of the thin film transistors can be maintained satisfactorily, the possibility of raising the threshold voltage Vth can be reduced, and the improvement of the hot carrier resistance can be expected. do. And it is also possible to maintain such a favorable characteristic for a comparatively long term.
또, 본 고안에서 말하는 「개구부」란, 상술한 것으로부터 분명한 바와 같이, 반도체층과 질화막과의 사이에서, 수소의 통로를 확보하는 기능을 구비하는 것이면 좋다.In addition, the "opening part" as used in this invention should just have a function which ensures the channel | path of hydrogen between a semiconductor layer and a nitride film as mentioned above.
예컨대, 후술하는 바와 같이, 질화막의 존재 위치를 기준으로 그 하방을 평면적으로 보면, 개구부의 바로 아래에, 해당 개구부를 통해서 반도체층의 표면이 보이는 듯한 관계에 있는 경우가 바람직한 구체적 형태의 일례인 것은 물론, 그와같은 시점으로부터는 반도체층의 표면은 보이지 않지만, 개구부로부터 반도체층으로 통하는 수소의 통로가 존재한다고 하는 것 같은 형태도 포함된다. 후자에 관한, 보다 구체적인 예로서는, 예컨대, 반도체층의 바로 위에는 질화막이 존재하지만, 그 오른쪽 비스듬이 윗쪽 또는 왼쪽 비스듬이 윗쪽 영역에 해당 질화막의 개구부가 존재하는 등의 형태를 상정할 수 있다. 즉, 본 고안에서 말하는 「개구부」는, 이와 같이, 박막 트랜지스터로부터 보아, 말하자면 경사진 방향으로 반도체층을 마주하는 것 같은 장소에 형성되는 경우를 포함한다.For example, as will be described later, when the lower side is viewed in plan view based on the existence position of the nitride film, the case where the surface of the semiconductor layer appears to be visible directly under the opening is an example of a preferable specific form. Of course, the surface of the semiconductor layer is not seen from such a point of view, but a form in which hydrogen passages from the openings to the semiconductor layer exist. As a more specific example of the latter, for example, a nitride film exists directly on the semiconductor layer, but a shape in which an opening of the nitride film is present in a region where the right oblique top or the left oblique top is present. That is, the "opening part" as used in the present invention includes the case formed in such a manner as to face the semiconductor layer in the inclined direction as it is seen from the thin film transistor.
또한, 이러한 「개구부」는, 예컨대, 일단 기판의 전(全)면에 질화물로 이루어지는 막을 성막한 후, 포토리소그래피법을 이용하여 패터닝하는 것 등에 의해서 얻을 수 있다.In addition, such an "opening part" can be obtained by, for example, forming a film of nitride on the entire surface of the substrate once and then patterning the photolithography method.
또한, 본 고안에서 말하는 「질화막」으로서는, 대표적으로는, 실리콘 질화막(SiN 막이나 SiON 막 등)이 상정된다. 단, 그 이외의 것이라도 좋은 것은 말할 필요도 없다. 더욱이, 본 고안에 따른 「질화막」은, 후술하는 바와 같이 플라즈마에 의한 질화 처리 또는 스퍼터링법으로 형성되는 것이 가장 바람직한 형태의 하나이지만, 그 외에, PVD(Physical Vapor Deposition)법이나 CVD(Chemical Vapor Deposition)법 등 여러 가지의 성막법에 의해서 형성되도록 하여도 좋다.Moreover, as a "nitride film" said by this invention, typically, a silicon nitride film (SiN film | membrane, SiON film | membrane, etc.) is assumed. It goes without saying that anything other than that may be good. Further, the "nitride film" according to the present invention is one of the most preferable forms of being formed by a nitriding treatment with a plasma or a sputtering method, as will be described later. In addition, a physical vapor deposition (PVD) method or a chemical vapor deposition (CVD) method It may be formed by various film forming methods such as the "
부가하여, 본 고안은, 상술한 기판 장치가 구체적으로 어떠한 장치에 적용될지에 대하여, 특별히 한정되는 것은 아니지만, 바람직하게는 예컨대, 액정 장치를 구성하는 TFT 어레이 기판 등에 적용되는 것이 바람직하다.In addition, the present invention is not particularly limited as to which device the above-described substrate device is specifically applied, but is preferably applied to, for example, a TFT array substrate constituting a liquid crystal device.
본 고안의 기판 장치의 일형태에서는, 상기 개구부는, 상기 반도체층의 수직상방에 형성되어 있다.In one embodiment of the substrate device of the present invention, the opening is formed above the semiconductor layer vertically.
이 형태에 의하면, 개구부와 반도체층과의 배치 관계는, 질화막의 존재 위치를 기준으로 그 하방을 평면적으로 보면, 개구부의 바로 아래에, 해당 개구부를 통해서 반도체층의 표면이 보이는 듯하게 된다. 따라서, 본 형태에 의하면, 수소화 처리에 있어서, 반도체층에 대한 수소의 도입을, 가장 유효하게 행할 수 있다. 이것에 의해, 반도체층 중 등의 댕글링 본드의 해소를 보다 유효하게 행할 수 있어, 보다 높은 특성의 박막 트랜지스터를 구축할 수 있다.According to this aspect, the arrangement relationship between the openings and the semiconductor layer is viewed from below with reference to the existence position of the nitride film in plan view, whereby the surface of the semiconductor layer appears to be visible directly under the openings. Therefore, according to this aspect, in the hydrogenation process, introduction of hydrogen to a semiconductor layer can be performed most effectively. As a result, the dangling bonds in the semiconductor layer can be more effectively eliminated, and a thin film transistor having higher characteristics can be constructed.
이 형태에서는 특히, 상기 반도체층 중의 채널 영역의 수직 상방에 형성되어 있도록 하면 좋다. 이러한 구성에 의하면, 댕글링 본드의 해소가 가장 요구되는, 채널 영역과 게이트 절연막과의 계면에 있어서, 수소화 처리를 유효하게 실시할 수 있다.In this aspect, in particular, it may be formed above the channel region in the semiconductor layer. According to such a structure, a hydrogenation process can be effectively performed at the interface of a channel region and a gate insulating film which most require the removal of a dangling bond.
본 고안의 기판 장치의 일형태에서는, 상기 유전체막은, 상기 질화막으로 이루어지는 층을 일층으로 하는 적층 구조를 갖고 있다.In one embodiment of the substrate device of the present invention, the dielectric film has a laminated structure in which a layer made of the nitride film is one layer.
이 형태에 의하면, 상기 질화막으로 이루어지는 층을 포함하고 있기 때문에, 상술한 질화막에 기인하는 용량 증대, 수분 침입 방지 등의 작용 효과를 얻는 것이 가능하고, 또한 본 형태에 있어서는, 해당 질화막으로 이루어지는 층을 일층으로 하는 적층 구조를 갖고 있는, 즉 질화막으로 이루어지는 층 이외의 층이 포함되어 있기 때문에, 해당 적층 구조를 구성하는 다른 층의 재료 선택 등을 적당히 행하면, 예컨대, 콘덴서의 내압성을 향상시키는 등의 그 밖의 작용 효과를 전망할 수 있다.According to this aspect, since the layer made of the nitride film is included, it is possible to obtain the effect of increasing the capacity due to the nitride film described above, preventing moisture intrusion, and the like. In this embodiment, the layer made of the nitride film is obtained. Since a layer having a laminated structure as one layer is included, that is, a layer other than a layer made of a nitride film is included, when the material selection of the other layer constituting the laminated structure is appropriately performed, for example, the pressure resistance of the capacitor is improved. The external effect can be expected.
이 형태에서는 특히, 상기 적층 구조에는, 산화막으로 이루어지는 층이 포함되어 있도록 하면 좋다.In this aspect, in particular, the laminated structure may include a layer made of an oxide film.
이러한 구성에 의하면, 유전체막을 구성하는 적층 구조에, 산화막에 비해서, 유전율이 보다 큰 질화막이 포함되어 있는 것에 의해, 용량 증대의 효과를 얻을 수 있고, 또한 내압 저하를 억제할 수 있다. 보다 구체적으로는 예컨대, 순서대로, 두께 10nm의 산화막, 두께 10nm의 질화막 및 두께 10nm의 산화막이라는 3층 구조에 의해서, 합계의 두께 30nm 정도를 확보하는 것 같은 형태에서는, 12V 정도의 구동 전압에 대하여, 비교적 충분한 내압 성능을 기대할 수 있다.According to such a structure, since the nitride film of which dielectric constant is larger than the oxide film is contained in the laminated structure which comprises a dielectric film, the effect of a capacity | capacitance increase can be acquired and the fall of a breakdown voltage can be suppressed. More specifically, with a three-layer structure of, for example, an oxide film having a thickness of 10 nm, a nitride film having a thickness of 10 nm, and an oxide film having a thickness of 10 nm, in order to secure a total thickness of about 30 nm, for a driving voltage of about 12V, for example. Therefore, relatively sufficient breakdown voltage performance can be expected.
또, 이것에 관련하여, 본 고안에 따른 「질화막」의 두께는, 수소화 처리의 구체적 방법, 수소화의 대상으로 되는 반도체층의 막질이나 막두께, 기판 장치의 사양에 대응하여 요구되는 수소화의 정도, 당해 질화막 자체의 막질 혹은 질화막 자체의 성막 방법, 나아가 콘덴서의 유전체막으로서 요구되는 성능 등에 따라서, 개별 구체적으로 변화하는 것이다. 본 고안에서는, 이러한 소정의 두께를, 실험적, 경험적, 이론적으로 혹은 시뮬레이션에 의해서, 당해 기판 장치의 제조에 앞서 미리 개별 구체적으로 설정해 놓은 것이 가능하다. 그리고, 일단 이러한 소정의 두께를 설정하면, 그후 대량 생산이나 배치 처리(batch process)에 있어서, 특히 질화막의 두께에 조정을 가하지 않더라도, 양호한 수소화 처리를 행할 수 있다. 이들의 결과, 최종적으로 완성되는 기판 장치에서는, 충분한 수소화 처리가 실시되어 있고, 또한, 콘덴서의 유전체막으로서 충분한 기능을 갖고 있기 때문에, 양호한 트랜지스터 특성 및 콘덴서 특성이 실현되어 있고, 더구나 질화막이 존재하기 때문에, 양호한 내수성 혹은 내습성이 실현되게 된다.In addition, in connection with this, the thickness of the "nitride film" which concerns on this invention is a specific method of a hydrogenation process, the film | membrane quality and film thickness of the semiconductor layer used for hydrogenation, the grade of the hydrogenation requested | required according to the specification of a board | substrate apparatus, The specific quality changes individually depending on the film quality of the nitride film itself or the film deposition method of the nitride film itself, and also the performance required as the dielectric film of the capacitor. In the present invention, such a predetermined thickness can be set individually in advance prior to the production of the substrate device by experimental, empirical, theoretical or simulation. And once this predetermined thickness is set, favorable hydrogenation process can be performed after mass production and a batch process, even if it does not adjust especially the thickness of a nitride film. As a result, in the finally completed substrate device, since sufficient hydrogenation treatment is performed and it has a sufficient function as a dielectric film of a capacitor, good transistor characteristics and capacitor characteristics are realized, and further, a nitride film exists. Therefore, good water resistance or moisture resistance is realized.
본 고안의 기판 장치의 다른 형태에서는, 상기 기판상에는, 상기 박막 트랜지스터가 어레이 형상으로 복수 배열되어 있다.In another embodiment of the substrate device of the present invention, a plurality of thin film transistors are arranged in an array on the substrate.
이 형태에 의하면, 예컨대 TFT 액티브 매트릭스 구동 방식의 액정 장치 등의 전기 광학 장치에 적합하게 이용되는 TFT 어레이 기판 장치를 구축할 수 있다.According to this aspect, it is possible to construct a TFT array substrate device suitably used for an electro-optical device such as a liquid crystal device of a TFT active matrix driving method.
본 고안의 전기 광학 장치는, 상기 과제를 해결하기 위해서, 기판상에 연장되는 주사선과, 상기 주사선에 교차하는 방향으로 연장되는 데이터선과, 상기 주사선 및 상기 데이터선의 교차부에 대응하도록 형성된 반도체층을 포함하는 박막 트랜지스터와, 상기 박막 트랜지스터에 대응하여 마련된 화소 전극을 갖는다. 그리고, 또한, 상기 반도체층의 일부와 전기적으로 접속된 제 1 전극과, 해당 제 1 전극에 대향 배치된 제 2 전극과, 상기 제 1 전극 및 상기 제 2 전극 사이에 배치된 질화막을 포함하는 유전체막으로 이루어고, 상기 박막 트랜지스터의 위에 형성된 축적 용량을 갖는다. 상기 질화막은, 상기 반도체층을 수소화하기 위한 개구부를 갖는다.In order to solve the above problems, the electro-optical device of the present invention includes a scan line extending on a substrate, a data line extending in a direction crossing the scan line, and a semiconductor layer formed to correspond to an intersection of the scan line and the data line. And a pixel electrode provided corresponding to the thin film transistor. And a dielectric further comprising a first electrode electrically connected to a portion of the semiconductor layer, a second electrode disposed opposite to the first electrode, and a nitride film disposed between the first electrode and the second electrode. And a storage capacitor formed on the thin film transistor. The nitride film has an opening for hydrogenating the semiconductor layer.
본 고안의 전기 광학 장치에 의하면, 주사선을 통한 주사 신호의 공급에 의해, 화소 스위칭용 소자로서의 박막 트랜지스터의 ON·OFF를 제어하는 것으로, 데이터선을 통한 데이터 신호의 화소 전극에 대한 인가를 제어할 수 있다. 그리고, 상기한 바와 같은 구성 외에, 이러한 화소 전극 등을 구비한 기판에 대향하도록, 대향 전극을 구비한 대향 기판과, 상기 화소 전극 및 상기 대향 전극 사이에 액정 등의 전기 광학 물질(이하, 「액정」으로 대표됨) 등 그 외의 필요한 구성을 구비하면, 양 기판 사이에 소정의 전위차를 발생시켜, 액정에 전계를 인가하는 것이 가능해진다. 이것에 의해, 액정 분자의 배향 상태 등을 변화시키는 것이 가능해지므로, 해당 액정에 대하여 광을 조사하면, 그 투과율을 변화시키는 것이 가능해져, 화상을 표시할 수 있다. 또, 본 고안에서는 특히, 박막 트랜지스터를 구성하는 반도체층의 일부에 전기적으로 접속된 축적 용량이 구비되어 있기 때문에, 화소 전극에 있어서의 전위, 나아가서는 해당 화소 전극 및 대향 전극 사이에 걸린 상기 전위차를, 비교적 장기간에 걸쳐 유지할 수 있어, 높은 콘트라스트비 등이 달성된 고품질의 화상을 표시하는 것이 가능해진다.According to the electro-optical device of the present invention, by supplying a scan signal through a scan line, by controlling ON / OFF of the thin film transistor as a pixel switching element, application of the data signal through the data line to the pixel electrode can be controlled. Can be. In addition to the above-described configuration, an opposing substrate provided with an opposing electrode and an electro-optic material such as liquid crystal (hereinafter referred to as "liquid crystal") are provided between the opposing substrate provided with an opposing electrode so as to oppose a substrate provided with such a pixel electrode or the like. And other necessary structures, a predetermined potential difference can be generated between both substrates, and an electric field can be applied to the liquid crystal. Since it becomes possible to change the orientation state etc. of liquid crystal molecules by this, when light is irradiated to the said liquid crystal, the transmittance can be changed and an image can be displayed. In addition, in the present invention, since a storage capacitor electrically connected to a part of the semiconductor layer constituting the thin film transistor is provided, the potential difference between the pixel electrode, and further, the potential difference between the pixel electrode and the counter electrode is reduced. It is possible to display a high quality image which can be maintained for a relatively long time and a high contrast ratio or the like is achieved.
그리고, 본 고안의 전기 광학 장치에서는 특히, 그 구성으로부터 분명한 바와 같이, 전술한 기판 장치를 구비하여 이루어지므로, 기술한 바와 같은 작용 효과를 대략 마찬가지로 얻을 수 있다. 즉, 질화막을 포함하는 유전체막을 구비한 축적 용량(콘덴서)의 용량 증대, 또한, 질화막의 존재에 의한 박막 트랜지스터의 내습성 향상이라는 작용 효과를 얻을 수 있는 것 외에, 해당 질화막은, 상기 반도체층을 수소화하기 위한 개구부를 갖는 것에 의해, 박막 트랜지스터의 반도체층을 대상으로 한 수소화 처리를 적합하게 실시할 수 있다.In particular, in the electro-optical device of the present invention, since the above-described substrate device is provided, as apparent from the configuration, the above-described effects can be obtained in the same manner. That is, in addition to increasing the capacity of the storage capacitor (capacitor) including the dielectric film including the nitride film, and improving the moisture resistance of the thin film transistor due to the presence of the nitride film, the nitride film may be formed of the semiconductor layer. By having the opening part for hydrogenation, the hydrogenation process which targets the semiconductor layer of a thin film transistor can be performed suitably.
따라서, 본 고안에 따른 전기 광학 장치는, 화소 스위칭용 소자로서의 박막 트랜지스터가 고특성을 구비하고, 또한, 이것을 비교적 장기간에 걸치어 유지하는 것이 가능한 성능도 구비하고 있는 것으로 되어, 당해 전기 광학 장치에 있어서는, 보다 고품질의 화상 표시나, 안정적인 장기 운용 등을 행할 수 있다.Therefore, the electro-optical device according to the present invention has the characteristics that the thin-film transistor as the pixel switching element has high characteristics and can also hold it for a relatively long time. In this case, higher quality image display, stable long term operation, and the like can be performed.
본 고안의 전기 광학 장치의 일형태에서는, 상기 개구부는, 상기 화소 전극의 형성 영역의 범위내에서 형성되어 있다.In one embodiment of the electro-optical device of the present invention, the opening is formed within a range of a formation region of the pixel electrode.
이 형태에 의하면, 질화막의 개구부는, 화소 전극의 형성 영역의 범위내에서 형성되어 있으므로, 당해 영역에 있어서 예정되는 광의 투과에 있어서, 질화막의 존재가 방해되는 것 같은 일이 없다. 즉, 광은, 개구부를 통하여 투과하는 것이 가능하기 때문에, 화상의 밝기를 손상하는 것 같은 것을 적극 방지하는 것이 가능해지는 것이다.According to this aspect, since the opening of the nitride film is formed within the range of the formation region of the pixel electrode, the presence of the nitride film does not seem to be disturbed in the transmission of the light intended in the region. That is, since light can transmit through an opening part, it becomes possible to prevent actively that the brightness of an image is impaired.
본 고안의 전기 광학 장치의 다른 형태에서는, 상기 화소 전극 및 상기 박막 트랜지스터는 매트릭스 형상으로 배열되어 이루어지고, 또한 상기 주사선은 상기 매트릭스 형상에 대응하도록 스트라이프 형상으로 형성되어 이루어지며, 상기 주사선에 평행하게 형성된 고정 전위의 용량선을 더 구비하고, 상기 용량선은, 상기 제 2 전극을 포함한다.In another embodiment of the electro-optical device of the present invention, the pixel electrode and the thin film transistor are arranged in a matrix shape, and the scan line is formed in a stripe shape so as to correspond to the matrix shape, and parallel to the scan line. A capacitance line having a fixed potential formed is further provided, and the capacitance line includes the second electrode.
이 형태에 의하면, 축적 용량을 구성하는 제 2 전극은, 주사선에 평행하게 형성된 고정 전위의 용량선의 적어도 일부를 구성하고 있는 것으로 된다. 이것에 의해, 우선, 용량선(즉, 제 2 전극)을 고정 전위로 하기 위한 배선수 등을 감소시키는 것이 가능하기 때문에, 장치 구성의 간략화를 도모할 수 있다. 또한, 본 형태에서는, 예컨대, 용량선 및 주사선을 평면적으로 보아 겹치도록 형성하는 것 등이 가능하기 때문에, 종래 볼 수 있었던 바와 같이, 축적 용량, 또는 용량선을 광투과역에 걸리도록 형성하는 경우 등에 비해서, 화소 개구율을 높이는 것이 가능해져, 보다 밝은 화상을 표시할 수 있다. 또한, 본 형태에 의하면, 축적 용량, 박막 트랜지스터 및 화소 전극 사이의 기판상에 있어서의 레이아웃의 자유도를 높이고,또한, 그들의 배치를 보다 효율적으로 행할 수 있다.According to this aspect, the second electrode constituting the storage capacitor constitutes at least a part of the capacitance line of the fixed potential formed in parallel with the scan line. By this, first, since the number of wirings and the like for reducing the capacitance line (ie, the second electrode) to the fixed potential can be reduced, the device configuration can be simplified. In the present embodiment, for example, the capacitance line and the scanning line can be formed so as to overlap each other in plan view. Thus, as has conventionally been seen, when the storage capacitance or the capacitance line is formed to cover the light transmission region, Compared with the above, the pixel aperture ratio can be increased, and a brighter image can be displayed. In addition, according to this embodiment, the degree of freedom of layout on the substrate between the storage capacitor, the thin film transistor, and the pixel electrode can be increased, and their arrangement can be performed more efficiently.
본 고안의 전기 광학 장치의 다른 형태에서는, 상기 제 1 전극과 상기 반도체층의 일부를 전기적으로 접속하는 제 1 콘택트 홀과, 상기 제 1 전극과 상기 화소 전극을 전기적으로 접속하는 제 2 콘택트 홀을 더 구비하고 있다.According to another aspect of the electro-optical device of the present invention, a first contact hole for electrically connecting the first electrode and a part of the semiconductor layer, and a second contact hole for electrically connecting the first electrode and the pixel electrode are provided. It is equipped with more.
이 형태에 의하면, 축적 용량을 구성하는 제 1 전극과, 반도체층의 일부 및 화소 전극 각각과의 전기적인 접속은, 제 1 및 제 2 콘택트 홀에 의해서 행해지는 것으로 되므로, 축적 용량, 박막 트랜지스터 및 화소 전극 사이의 기판상에 있어서의 레이아웃의 자유도를 높이고, 또한, 그들의 배치를 보다 효율적으로 행할 수 있다. 또한, 본 형태에 의해서도, 박막 트랜지스터, 축적 용량, 화소 전극 등의 기판상에 있어서의 배치를 보다 효율적으로 행할 수 있다.According to this aspect, the electrical connection between the first electrode constituting the storage capacitor, each of the semiconductor layer and each of the pixel electrodes is performed by the first and second contact holes, so that the storage capacitor, the thin film transistor and The degree of freedom of layout on the substrate between the pixel electrodes can be increased, and their arrangement can be performed more efficiently. Moreover, also with this embodiment, arrangement | positioning on the board | substrate of a thin film transistor, a storage capacitor, a pixel electrode, etc. can be performed more efficiently.
이 형태에서는 특히, 상기 박막 트랜지스터는, 어레이 형상으로 복수 배열된 N 채널형의 박막 트랜지스터이고, 상기 박막 트랜지스터는 상기 기판상의 화상 표시 영역에 있어서 화소 스위칭용으로 화소마다 마련되어 있으면 좋다.In this aspect, in particular, the thin film transistor may be an N-channel thin film transistor arranged in a plurality of arrays, and the thin film transistor may be provided for each pixel for pixel switching in the image display area on the substrate.
이러한 구성에 의하면, 화소 스위칭용의 TFT로서는, 전자가 캐리어이기 때문에, 캐리어 이동도가 우수한 N 채널형 TFT로 구축할 수 있다. 동시에, 주변 회로에 대해서는, 이 N 채널형 TFT와 동일 프로세스로 동시 형성 가능한 N 채널형 TFT에 부가하여, P 채널형 TFT을 포함하여 이루어지는 CMOS 형 TFT로 구축할 수 있다. 따라서 장치 전체로서, 우수한 특성의 트랜지스터를 구비하여 이루어지고, 또한 수명이 긴 기판 장치를 실현할 수 있다.According to such a structure, since the electron is a carrier as a TFT for pixel switching, it can be constructed with the N-channel type TFT which is excellent in carrier mobility. At the same time, the peripheral circuit can be constructed of a CMOS TFT including a P-channel TFT in addition to an N-channel TFT that can be simultaneously formed in the same process as this N-channel TFT. Therefore, as a whole apparatus, the board | substrate apparatus provided with the transistor of the outstanding characteristic and long lifetime can be implement | achieved.
본 고안의 기판 장치의 제조 방법은, 상기 과제를 해결하기 위해서, 기판상에 반도체층을 포함하는 박막 트랜지스터를 형성하는 공정과, 상기 박막 트랜지스터상에 상기 반도체층의 일부와 전기적으로 접속되는 제 1 전극을 형성하는 공정과, 상기 제 1 전극에 대향하도록 제 2 전극을 형성하는 공정과, 상기 제 1 전극 또는 상기 제 2 전극을 형성하는 공정 후에, 해당 제 1 전극 또는 해당 제 2 전극상에 질화막을 포함하는 유전체막을 형성하는 공정과, 상기 질화막에 대한 패터닝을 실시하여 상기 반도체층을 수소화하기 위한 개구부를 형성하는 공정과, 상기 개구부를 통해서 상기 반도체층에 대하여 수소를 도입하여 해당 반도체층을 수소화하는 수소화 처리 공정을 포함한다.In order to solve the said subject, the manufacturing method of the board | substrate apparatus of this invention is a process of forming the thin film transistor containing a semiconductor layer on a board | substrate, and the 1st electrically connected with a part of said semiconductor layer on the said thin film transistor. After the step of forming an electrode, the step of forming a second electrode to face the first electrode, and the step of forming the first electrode or the second electrode, a nitride film on the first electrode or the second electrode. Forming a dielectric film comprising: forming an opening for hydrogenating the semiconductor layer by patterning the nitride film; and introducing hydrogen into the semiconductor layer through the opening to hydrogenate the semiconductor layer. It includes a hydroprocessing process.
본 고안의 기판 장치의 제조 방법에 의하면, 최종적으로는, 기판상에, 박막 트랜지스터 및 콘덴서가 제조되게 된다. 이 중 박막 트랜지스터는 반도체층을 포함하고, 해당 반도체층에는, 적당한 불순물의 도입 공정을 실시함으로써, 소스 영역 및 드레인 영역 및 채널 영역을 형성할 수 있다. 또한, 콘덴서는, 제 1 전극, 유전체막 및 제 2 전극의 각각을 형성함으로써 제조되게 된다. 이 중 제 1 전극은, 상술한 반도체층의 일부, 예컨대 드레인 영역과 전기적으로 접속된다.According to the manufacturing method of the board | substrate apparatus of this invention, finally, a thin film transistor and a capacitor are manufactured on a board | substrate. Among these, the thin film transistor includes a semiconductor layer, and a source region, a drain region, and a channel region can be formed by applying a suitable impurity introduction step to the semiconductor layer. In addition, the capacitor is manufactured by forming each of the first electrode, the dielectric film, and the second electrode. Among them, the first electrode is electrically connected to a part of the semiconductor layer described above, for example, the drain region.
그리고 본 고안에서는 특히, 상기 콘덴서의 형성 공정의 도중 단계에 있어서, 상기 반도체층에 대한 수소화 처리를 실시한다. 즉, 제 1 전극 또는 제 2 전극 중 어느 한쪽을 형성한 후에는, 그 한쪽의 위에 질화막을 포함하는 유전체막을 형성하고, 해당 질화막에 대하여, 패터닝을 실시하여 상기 반도체층을 수소화하기 위한 개구부를 형성한다. 그리고, 이 개구부를 통해서 상기 반도체층에 대하여 수소를 도입하여, 해당 반도체층을 수소화하는 것이다. 또한, 「수소화 처리」란,이미 기술한 대로의 내용 및 의미를 갖는 처리이다.In the present invention, in particular, in the middle of the process of forming the capacitor, a hydrogenation treatment is performed on the semiconductor layer. That is, after either one of the first electrode and the second electrode is formed, a dielectric film including a nitride film is formed on the one side, and an opening for hydrogenating the semiconductor layer is formed by patterning the nitride film. do. Then, hydrogen is introduced into the semiconductor layer through the opening to hydrogenate the semiconductor layer. In addition, "hydrogenation process" is the process which has the content and meaning as already described.
이와 같이, 본 고안에 의하면, 반도체층에 대하여 개구부를 통해서 수소를 도입하는 것이 가능해져, 해당 반도체층에 대한 유효한 수소화 처리를 실시할 수 있다. 따라서, 본 고안에 따른 제조 방법에 의해 제조된 기판 장치에서는, 온·오프 특성 등이 우수한 박막 트랜지스터를 구축할 수 있다. 더욱이, 당해 기판 장치에서는, 콘덴서의 유전체막에 질화막이 포함되어 있는 것에 의해, 해당 콘덴서의 용량 증대의 효과를 기대할 수 있는 것 외에, 해당 질화막의 존재에 의해서, 박막 트랜지스터의 반도체층에 대한 수분의 침입을 방해하는 것이 가능해져, 스레시홀드 전압의 상승 등의 사태 발생을 미연에 피할 수 있다.As described above, according to the present invention, hydrogen can be introduced into the semiconductor layer through the opening, and the hydrogenation can be effectively performed for the semiconductor layer. Therefore, in the substrate device manufactured by the manufacturing method which concerns on this invention, the thin film transistor excellent in the on / off characteristic etc. can be constructed. Further, in the substrate device, since the nitride film is included in the dielectric film of the capacitor, the effect of increasing the capacitance of the capacitor can be expected, and the presence of the nitride film prevents the removal of moisture from the semiconductor layer of the thin film transistor. Invasion can be prevented, and occurrence of a situation such as a rise in the threshold voltage can be avoided.
또, 본 고안에 있어서는, 상술한 것으로부터도 분명한 바와 같이, 제 1 전극 및 제 2 전극 중 어느 하나를 먼저 형성하더라도 좋다. 제 1 전극을 먼저 형성하는 것이면, 콘덴서는, 박막 트랜지스터 상, 하로부터 순서대로, 제 1 전극, 유전체막 및 제 2 전극이라는 순서의 적층 구조를 갖게 되고, 그 반대에서는, 반대 순서의 적층 구조를 갖게 된다. 이들의 경우, 반도체층의 일부와 전기적으로 접속되는 것은, 제 1 전극이므로, 결국 본 고안은, 박막 트랜지스터와 콘덴서의 구체적인 접속 부분에 대하여, 그것이 상부 전극막인지 하부 전극막인지에 대하여 특별히 한정하지 않는 것이다.In addition, in the present invention, as apparent from the above, any one of the first electrode and the second electrode may be formed first. If the first electrode is formed first, the capacitor has a laminated structure in the order of the first electrode, the dielectric film, and the second electrode in order from above and below the thin film transistor, and vice versa. Will have In these cases, since the first electrode is electrically connected to a part of the semiconductor layer, the present invention does not specifically limit whether it is an upper electrode film or a lower electrode film with respect to a specific connection portion of the thin film transistor and the capacitor. Will not.
본 고안의 전자 기기는, 상기 과제를 해결하기 위해서, 상술한 본 고안의 전기 광학 장치(단, 그 각종 형태도 포함함)를 구비하여 이루어진다.In order to solve the said subject, the electronic device of this invention comprises the above-mentioned electro-optical device (however, the various forms are also included).
이 형태에 의하면, 상술한 본 고안의 기판 장치를 구비하여 이루어지기 때문에, 고성능으로 긴 수명의 전기 광학 장치를 표시부로서 갖는, 투사형 표시 장치 혹은 프로젝터, 액정 텔레비젼, 퍼스널 컴퓨터나 모바일 혹은 휴대 단말의 모니터부, 페이저, 휴대 전화의 표시부, 카메라의 파인더부 등의 각종 전자 기기를 실현할 수 있다.According to this aspect, since it comprises the board | substrate apparatus of this invention mentioned above, the monitor of a projection type display apparatus or a projector, a liquid crystal television, a personal computer, a mobile, or a portable terminal which has a high performance, long-life electro-optic device as a display part. Various electronic devices such as a unit, a pager, a display unit of a mobile phone, and a finder unit of a camera can be realized.
본 고안의 이러한 작용 및 다른 이득은 다음에 설명하는 실시예로부터 분명해진다.These actions and other benefits of the present invention are evident from the examples described below.
도 1은 본 고안의 제 1 실시예의 기판 장치의 제조 방법을, 순서를 따라 나타내는 공정도(그 1),1 is a process diagram (part 1) showing a manufacturing method of a substrate device according to a first embodiment of the present invention in order;
도 2는 본 고안의 제 1 실시예의 기판 장치의 제조 방법을, 순서를 따라 나타내는 공정도(그 2),2 is a process chart (part 2) showing a manufacturing method of the substrate device according to the first embodiment of the present invention in order;
도 3은 본 고안의 제 1 실시예의 기판 장치의 제조 방법을, 순서를 따라 나타내는 공정도(그 3),3 is a process diagram (part 3) showing a manufacturing method of the substrate device according to the first embodiment of the present invention in order;
도 4는 본 고안의 제 1 실시예의 기판 장치의 제조 방법을, 순서를 따라 나타내는 공정도(그 4),4 is a flowchart (part 4) showing a method of manufacturing the substrate device according to the first embodiment of the present invention in order;
도 5는 도 3의 공정(8)에 있어서 형성되는 질화막 및 그 개구부와 TFT의 반도체층인 폴리 실리콘막과의 배치 관계를 사시적으로 나타내는 설명도,FIG. 5 is an explanatory view showing the arrangement relationship between the nitride film formed in the step (8) of FIG. 3 and its opening and the polysilicon film which is the semiconductor layer of the TFT;
도 6은 본 고안의 제 2 실시예의 전기 광학 장치에 있어서의 화상 표시 영역을 구성하는 매트릭스 형상의 복수의 화소에 마련된 각종 소자, 배선 등의 등가 회로를 나타내는 회로도,6 is a circuit diagram showing an equivalent circuit such as various elements, wirings, and the like provided in a plurality of matrix-shaped pixels constituting an image display area in the electro-optical device of the second embodiment of the present invention;
도 7은 본 고안의 제 2 실시예의 전기 광학 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판이 서로 인접하는 복수의 화소군의 평면도,7 is a plan view of a plurality of pixel groups in which a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed in the electro-optical device of the second embodiment of the present invention is adjacent to each other;
도 8은 도 7의 K-K' 단면도,8 is a cross-sectional view taken along line K-K 'of FIG.
도 9는 도 7과 동일 취지의 도면으로서, 제 2 실시예의 변형예를 나타내는 평면도,FIG. 9 is a view similar to that of FIG. 7, and is a plan view showing a modification of the second embodiment;
도 10은 본 고안의 제 2 실시예의 전기 광학 장치에 있어서의 TFT 어레이 기판을, 그 위에 형성된 각 구성 요소와 함께 대향 기판의 측에서 본 평면도,Fig. 10 is a plan view of the TFT array substrate in the electro-optical device of the second embodiment of the present invention as viewed from the side of the opposing substrate together with the respective components formed thereon;
도 11은 도 10의 H-H' 단면도,11 is a cross-sectional view taken along line H-H 'of FIG. 10;
도 12는 본 고안의 전자 기기의 실시예에 따른 투사형 컬러 표시 장치의 개략 블럭도.12 is a schematic block diagram of a projection color display device according to an embodiment of an electronic device of the present invention;
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
200 : 석영 기판 202 : 폴리실리콘막200: quartz substrate 202: polysilicon film
202a' : 채널 영역 204 : 열산화 실리콘막202a ': channel region 204: thermal silicon oxide film
206 : 게이트 전극막 216 : 드레인 전극막206: gate electrode film 216: drain electrode film
218 : 상부 전극막 208A : 산화막218: upper electrode film 208A: oxide film
208B : 질화막 208BM : 개구부208B: Nitride Film 208BM: Opening
1a : 반도체층 1a' : 채널 영역1a: semiconductor layer 1a ': channel region
2 : 절연막(게이트 절연막을 포함함) 3a : 주사선2: insulating film (including gate insulating film) 3a: scanning line
10 : TFT 어레이 기판 30 : TFT10 TFT array substrate 30 TFT
70 : 축적 용량 71 : 중계층70: accumulation capacity 71: middle layer
300 : 용량선 75 : 유전체막300: capacitance line 75: dielectric film
75M, 75M' : 개구부75M, 75M ': opening
이하, 본 고안의 실시예를 도면에 근거하여 설명하다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(제 1 실시예)(First embodiment)
우선, 본 고안의 제 1 실시예의 기판 장치의 제조 방법 및 구성에 대하여, 도 1 내지 도 5를 참조하면서 설명한다. 여기서, 도 1 내지 도 4는, 제 1 실시예의 기판 장치의 제조 방법을 그 순서를 따라 나타내는 공정도이며, 공정마다의 TFT 부근에 있어서의 단면 구조를 나타내고 있다. 또한, 도 5는, 도 3의 공정(8)에 있어서의 질화막 형성 공정에 있어서, 해당 질화막에 형성되는 개구부와, 그 아래에 위치하는 TFT의 반도체층의 일례인 폴리실리콘막과의 배치관계를 나타내는 설명도이다. 또, 제 1 실시예 및 후술하는 제 2 실시예에 있어서 참조하는 도면에 있어서는, 각 층이나 각부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다.First, the manufacturing method and the structure of the substrate device of the first embodiment of the present invention will be described with reference to FIGS. 1 to 5. Here, FIGS. 1-4 is process drawing which shows the manufacturing method of the board | substrate apparatus of 1st Example along the procedure, and has shown the cross-sectional structure in TFT vicinity for every process. 5 shows the arrangement relationship between the opening formed in the nitride film and the polysilicon film which is an example of the semiconductor layer of the TFT located below the nitride film forming step in the step (8) of FIG. It is explanatory drawing which shows. In addition, in the drawings referred to in the first embodiment and the second embodiment described later, the scales are different for each layer and each member in order to make each layer or each member a size that can be recognized on the drawing.
도 1에 있어서, 그 공정(1)에서는, 예컨대 유리, 석영, 플라스틱 등으로 이루어지는 기판(200)이 준비되고, 공정(2)에서는, 그 위에 폴리실리콘막이 형성된 후, 포토리소그래피 및 에칭에 의해, TFT의 소스 영역, 채널 영역 및 드레인 영역을 포함하는 소정 패턴의 폴리실리콘막(202)(본 고안에 말하는 「반도체층」의 일례에 해당함)이 형성된다. 이러한 폴리실리콘막(202)으로서는, 저온 폴리실리콘막이라도 좋고, 고온 폴리실리콘막, 또는 비정질 실리콘이라도 좋다.In FIG. 1, in the step (1), for example, a substrate 200 made of glass, quartz, plastic, or the like is prepared. In step (2), after the polysilicon film is formed thereon, by photolithography and etching, A polysilicon film 202 (corresponding to an example of a "semiconductor layer" in the present invention) is formed, which includes a source region, a channel region, and a drain region of the TFT. The polysilicon film 202 may be a low temperature polysilicon film, a high temperature polysilicon film, or amorphous silicon.
다음에, 공정(3)에서는, 습식 산화에 의해, 폴리실리콘막(202)의 표면에, 후술하는 TFT를 구성하는 게이트 절연막으로 되어야 할 열산화 실리콘막(204)이 형성된다. 이것은, 예컨대 상기 폴리실리콘막(202)의 표면을 습식 산화함으로써 형성할 수 있다. 단, 본 고안은, 상기한 습식 산화에 의한 방법 외에, 습식 산화에 의한 방법이나, CVD 법을 이용하여 TEOS(tetraethyl orthosilicate)막을 형성하는 방법, 또는 플라즈마를 이용하여 산화막을 형성하는 방법 중 적어도 어느 하나를 포함하도록 하더라도 좋다. 또한, 경우에 따라서는, 습식 산화를 거쳐 열산화막을 형성한 후, 그 위에 플라즈마 산화막을 형성하는 경우 이더라도 좋다.Next, in the step (3), by the wet oxidation, a thermal silicon oxide film 204 to be a gate insulating film constituting a TFT to be described later is formed on the surface of the polysilicon film 202. This can be formed, for example, by wet oxidation of the surface of the polysilicon film 202. However, the present invention, in addition to the above-described method by wet oxidation, at least any one of a method by wet oxidation, a method of forming a tetraethyl orthosilicate (TEOS) film using the CVD method, or a method of forming an oxide film using plasma. It may be included. In some cases, after forming a thermal oxide film through wet oxidation, a plasma oxide film may be formed thereon.
다음에, 공정(4)에서는, 상기 열산화 실리콘막(204)의 위에, 게이트 전극막(206)을 형성한다. 이 게이트 전극막(206)은, 예컨대, 감압 CVD 법 등에 의해 폴리실리콘막을 퇴적하고, 또한 인을 열확산하여 도전화함으로써 형성된다. 또, 게이트 전극막(206)은, 기판(200)의 전(全)면에 일단 폴리실리콘막을 퇴적한 후 이것을 본래의 막으로 하여, 포토리소그래피법을 이용해서, 소망하는 패턴을 갖도록 패터닝되어 형성되는 것이 일반적이다. 또, 그 이외의 재료로 이루어지거나,또는 그 이외의 제조 방법에 의해서, 게이트 전극막(206)을 형성해도 좋은 것은 물론이다.Next, in the step (4), the gate electrode film 206 is formed on the thermal silicon oxide film 204. The gate electrode film 206 is formed by, for example, depositing a polysilicon film by a reduced pressure CVD method or the like and thermally diffusing phosphorus to conduct the conductive film. In addition, the gate electrode film 206 is formed by depositing a polysilicon film on the entire surface of the substrate 200 and patterning it to have a desired pattern by using a photolithography method as the original film. It is common to be. It goes without saying that the gate electrode film 206 may be formed of a material other than that or by a manufacturing method other than that.
또, 이 공정(4)에서는, 이 게이트 전극막(206)을 마스크로서, 폴리실리콘막(202)에 대한 불순물의 도입을 실시하는 것으로, 해당 폴리실리콘막(202)중에, 소스 영역, 채널 영역 및 드레인 영역을 형성하도록 하면 좋다. 여기서, 상기 불순물이 붕소 이온 등인 경우에는, 최종적으로 형성되는 TFT는 P 채널형으로서, 상기 불순물이 인 이온, 또는 비소 이온 등인 경우에는 N 채널형으로서, 각각 형성되게 된다. 또한, 게이트 전극막(206)을 마스크로 하여 불순물의 도입을 행하면, 이른바 자기 정합적으로 소스 영역, 채널 영역 및 드레인 영역을 형성하는 것이 가능해진다.In this step (4), impurities are introduced into the polysilicon film 202 by using the gate electrode film 206 as a mask. In the polysilicon film 202, a source region and a channel region are introduced. And a drain region may be formed. Here, in the case where the impurity is boron ions or the like, the TFT finally formed is formed as a P channel type, and in the case where the impurity is phosphorus ion or arsenic ion or the like, it is formed as an N channel type. In addition, when impurities are introduced using the gate electrode film 206 as a mask, it becomes possible to form source regions, channel regions, and drain regions so-called self-alignment.
다음에, 공정(5)에서는, 산화 실리콘막 등으로 이루어지는 제 1 층간 절연막(210)을 형성한 후, 해당 제 1 층간 절연막(210)에 습식 에칭을 실시함으로써, 폴리실리콘막(202)의 소스 영역으로 통하는 콘택트 홀(209)을 형성하고, 제 1 층간 절연막(210) 위 및 콘택트 홀(209)의 내부를 포함해서, 예컨대 알루미늄 등으로 이루어지는 소스 전극막(212)을 형성한다. 또, 공정(5)에 있어서의 제 1 층간 절연막(210)의 구체적인 형성 방법으로서는, 예컨대, 상압 또는 감압 CVD 법 등에 의해, TEOS 가스, TEB(tetraethyl borate) 가스, TMOP(tetramethyl oxyphoslate) 가스 등을 이용하여, NSG(non-silicate glass), PSG(phosphorous silicate glass), BSG(boron silicate glass), BPSG(boron phosphorous silicate glass) 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어지는 것으로 하여 형성하는 것이 가능하다. 이 점에 대해서는, 바로 이후의 제 2 층간 절연막(214)이라도 마찬가지이다.Next, in the step (5), after forming the first interlayer insulating film 210 made of a silicon oxide film or the like, wet etching is performed on the first interlayer insulating film 210, whereby the source of the polysilicon film 202 is formed. A contact hole 209 leading to the region is formed, and a source electrode film 212 made of, for example, aluminum is formed, including the first interlayer insulating film 210 and the inside of the contact hole 209. As a specific method of forming the first interlayer insulating film 210 in the step (5), for example, TEOS gas, tetraethyl borate (TEB) gas, tetramethyl oxyphoslate (TMOP) gas, or the like may be formed by atmospheric pressure or reduced pressure CVD method or the like. Formed by using a silicate glass film such as non-silicate glass (NSG), phosphorous silicate glass (PSG), boron silicate glass (BSG), or boron phosphorous silicate glass (BPSG), a silicon nitride film, a silicon oxide film, or the like. It is possible to do The same holds true for the second interlayer insulating film 214 immediately after this point.
다음에, 공정(6)에서는, 상술한 소스 전극막(212)의 형성후, 제 2 층간 절연막(214)을 형성한 후, 해당 제 2 층간 절연막(214) 및 제 1 층간 절연막(210)에 습식 에칭을 실시함으로써, 폴리실리콘막(202)의 드레인 영역으로 통하는 콘택트 홀(215)을 형성하고, 제 2 층간 절연막(214) 위 및 콘택트 홀(215)의 내부를 포함해서, 도전막으로 이루어지는 드레인 전극막(216)을 형성한다. 이상의 공정 (1)∼(6)에 의해서, 기판(200)상에 TFT가 구축된다.Next, in the step (6), after forming the source electrode film 212 described above, after forming the second interlayer insulating film 214, the second interlayer insulating film 214 and the first interlayer insulating film 210 are formed. By performing wet etching, a contact hole 215 is formed to lead to the drain region of the polysilicon film 202, and is formed of a conductive film including the second interlayer insulating film 214 and the inside of the contact hole 215. A drain electrode film 216 is formed. By the above steps (1) to (6), the TFT is constructed on the substrate 200.
다음에, 제 1 실시예에서는 특히, 공정(7)에서는, 드레인 전극막(216)상에, 예컨대 실리콘 산화막(SiO 막) 등으로 이루어지는 산화막(208A)을 형성하고, 계속되는 공정(8)에서는, 산화막(208A)상에, 예컨대 실리콘 질화막(SiN 막, SiON 막) 등으로 이루어지는 질화막(208B)을 형성한다. 이들 산화막(208A) 및 질화막(208B)은, 예컨대, 플라즈마에 의한 산화 처리 혹은 질화 처리 또는 스퍼터링법 등에 의해 형성할 수 있다. 또한, 각각의 두께는, 산화막(208A)이 20nm 정도, 질화막(208B)이 10nm 정도 등으로 하면 좋다.Next, especially in the first embodiment, an oxide film 208A made of, for example, a silicon oxide film (SiO film) or the like is formed on the drain electrode film 216 in the step (7), and in the subsequent step (8), On the oxide film 208A, a nitride film 208B made of, for example, a silicon nitride film (SiN film, SiON film) or the like is formed. These oxide films 208A and nitride films 208B can be formed by, for example, an oxidation treatment with a plasma, a nitride treatment, a sputtering method, or the like. The thickness of each layer may be about 20 nm for the oxide film 208A, about 10 nm for the nitride film 208B, and the like.
또한, 양막(208A, 208B)에 대해서는, 각각, 포토리소그래피법을 이용하는 등, 적당한 패터닝 처리를 실시한다. 이 때, 질화막(208B)에 관해서는 특히, 폴리실리콘막(202)의 수직 상방에 대하여, 개구부(208BM)이 형성되도록, 패터닝을 실시한다. 이것에 의해, 질화막(208B)의 개구부(208BM) 및 폴리실리콘막(202)의 배치 관계는, 도 3의 공정(8), 또는 도 5에 나타낸 바와 같은 것으로 된다. 여기서 도5는, 당해 배치 관계를, 도 3의 공정(8)의 화살표 Q의 방향으로부터 사시적으로 마주하는 상태를 나타내는 설명도이다.In addition, about the positive film 208A, 208B, appropriate patterning process is performed, such as using the photolithographic method, respectively. At this time, the nitride film 208B is patterned so that the openings 208BM are formed above the polysilicon film 202 in the vertical direction. Thereby, arrangement | positioning relationship of the opening part 208BM of the nitride film 208B and the polysilicon film 202 becomes as shown in the process 8 of FIG. 3, or FIG. 5 is explanatory drawing which shows the state which arrange | positions this arrangement relationship from the direction of the arrow Q of the process 8 of FIG.
또, 이 도 5에 있어서는, 당해 배치 관계를 알기 쉽게 나타내는 것을 목적으로서, 상술한 질화막(208B) 및 폴리실리콘막(202)만을 나타내는 것으로 하고, 그 밖의 구성(예컨대, 게이트 전극막(206), 소스 전극막(212) 및 드레인 전극(216) 등)에 대한 도시는 생략하는 것으로 한다.5, only the above-described nitride film 208B and the polysilicon film 202 are shown for the purpose of showing the arrangement relationship clearly, and other configurations (for example, the gate electrode film 206, The illustration of the source electrode film 212 and the drain electrode 216) is omitted.
이 도 5에서는, 폴리실리콘막(202)은, 평면적으로 보아, 「I」자형의 형상을 갖고 있고, 그 한쪽 단부에는, 해당 폴리실리콘막(202)의 드레인 영역과 드레인 전극막(216)을 전기적으로 접속하는 콘택트 홀(215)의 하단이 위치하도록 되어 있다. 또한, 폴리실리콘막(202)의 다른쪽 단부에는, 해당 폴리실리콘막(202)의 소스 영역과 소스 전극막(212)을 전기적으로 접속하는 콘택트 홀(209)의 하단이 위치하도록 되어 있다. 그리고, 도 5에서는 특히, 질화막(208B)의 도면의 대략 중앙부에 개구부(208BM)가 형성되어 있고, 해당 개구부(208BM)를 들여다 보면, 폴리실리콘막(202)의 채널 영역(202a')의 표면이 보이도록 되어 있다(단, 게이트 전극막(206) 등 그 밖의 구성 요소가 존재하므로, 실제로 보인다고는 한정할 수 없음).In FIG. 5, the polysilicon film 202 has a "I" shape in plan view, and at one end thereof, the drain region and the drain electrode film 216 of the polysilicon film 202 are formed. The lower end of the contact hole 215 to be electrically connected is located. At the other end of the polysilicon film 202, the lower end of the contact hole 209 for electrically connecting the source region of the polysilicon film 202 and the source electrode film 212 is positioned. In FIG. 5, in particular, an opening 208BM is formed in a substantially central portion of the drawing of the nitride film 208B, and when looking in the opening 208BM, the surface of the channel region 202a 'of the polysilicon film 202 is formed. Is visible (however, since other components such as the gate electrode film 206 exist, the present invention is not limited to this).
이상과 같은 개구부(208BM)를 형성한 다음에, 도 4의 공정(9)에 도시하는 바와 같이, 질화막(208B)의 위에, 적당한 도전성 재료로 이루어지는 상부 전극막(218)을 형성한다. 이 상부 전극막(218)에 대해서는, 질화막(208B)상에 있어서의 상기 개구부(208BM)의 형성 위치에 대응하도록, 포토리소그래피법을 이용하는 것 등에 의해서, 개구부를 마련하여 놓는다. 이것에 의해, 상부 전극막(218) 및 드레인 전극막(216) 사이에서 단락을 발생시킬 가능성을 지극히 낮게 억제하는 것이 가능해진다. 단, 제 1 실시예에서는, 상술한 바와 같이 산화막(208A)이 마련되어 있기 때문에, 이 산화막(208A)에 대하여 도면에 도시하는 바와 같이 개구부를 형성하지 않으면, 상부 전극막(218)에 대하여, 반드시 개구부를 마련하는 필요는 없다. 이렇게 하여도, 산화막(208A)의 절연 작용에 의해, 상부 전극막(218) 및 드레인 전극막(216) 사이의 단락이 즉시 발생하는 것은 아니기 때문이다.After the openings 208BM are formed as described above, the upper electrode film 218 made of a suitable conductive material is formed on the nitride film 208B, as shown in step 9 of FIG. 4. The upper electrode film 218 is formed with a photolithography method or the like so as to correspond to the formation position of the opening 208BM on the nitride film 208B. As a result, the possibility of generating a short circuit between the upper electrode film 218 and the drain electrode film 216 becomes extremely low. However, in the first embodiment, since the oxide film 208A is provided as described above, unless the opening is formed in the oxide film 208A as shown in the drawing, the upper electrode film 218 must be provided. There is no need to provide an opening. This is because a short circuit between the upper electrode film 218 and the drain electrode film 216 does not immediately occur due to the insulating action of the oxide film 208A.
이상의 각 공정에 의해, 제 1 실시예에 따른 기판 장치에서는, 폴리실리콘막(202)을 포함하는 TFT상에, 드레인 전극막(216), 산화막(208A) 및 질화막(208B)으로 이루어지는 유전체막 및 상부 전극막(218)으로 이루어지는 콘덴서가 형성되게 된다.In each of the above steps, in the substrate device according to the first embodiment, a dielectric film composed of a drain electrode film 216, an oxide film 208A, and a nitride film 208B is formed on a TFT including the polysilicon film 202; The capacitor which consists of the upper electrode film 218 is formed.
다음에, 공정(10)에서는, 노(furnace)(확산로) 안에서, 수소 원자를 포함하는 분위기 속에서 어닐링 처리함으로써, 상기 폴리실리콘막(202)중에 수소를 포함하게 한다(수소화 처리의 실시). 또한, 이 어닐링 처리에 의하면, 자동적으로, 폴리실리콘막(202)과 게이트 절연막인 열산화 실리콘막(204)의 계면 및 그 근방에도 수소가 포함되게 된다.Next, in the step 10, annealing treatment is performed in a furnace (diffusion furnace) in an atmosphere containing hydrogen atoms so that hydrogen is included in the polysilicon film 202 (hydrogenation treatment). . Moreover, according to this annealing process, hydrogen is automatically contained in the interface of the polysilicon film 202 and the thermal silicon oxide film 204 which is a gate insulating film, and its vicinity.
이 때, 본 실시예에서는 특히, 질화막(208B)에 있어서, 도 5에 나타낸 바와 같은 개구부(208BM)가 형성되어 있던 것에 의해, 폴리실리콘막(202), 또는 그 채널 영역(202a')에 대한 수소의 도입을 문제없이 실시할 수 있다. 이 점, 만약, 폴리실리콘막(202)을 덮도록, 개구부(208BM)가 없는 질화막(208B)이 존재했다고 하면,해당 질화막(208B)에 의해서, 수소의 진행이 저해되게 되어, 충분한 수소화 처리를 실시할 수 없게 되는 것과는 크게 다르다.At this time, particularly in the present embodiment, since the openings 208BM as shown in FIG. 5 are formed in the nitride film 208B, the polysilicon film 202 or the channel region 202a 'may be formed. Introduction of hydrogen can be performed without a problem. At this point, if the nitride film 208B without the opening 208BM exists to cover the polysilicon film 202, the progress of hydrogen is inhibited by the nitride film 208B, and sufficient hydrogenation treatment is performed. It is very different from becoming impossible.
이러한 유효한 수소화 처리에 의해, 폴리실리콘막(202)중 및 상기 계면에 있어서의 댕글링 본드는, 수소 H를 얽히게 한 형태, 즉 Si-H 결합이나 Si-OH 결합 등으로 종단되게 된다. 따라서, 제 1 실시예에 따른 기판 장치에 의하면, 댕글링 본드의 존재에 기인하는 계면 준위가 생성되는 일이 없고, 박막 트랜지스터의 온·오프 특성을 양호하게 유지하는 것이 가능해진다.By this effective hydrogenation treatment, the dangling bonds in the polysilicon film 202 and at the interface are terminated in a form in which hydrogen H is entangled, that is, Si-H bond, Si-OH bond, or the like. Therefore, according to the substrate device according to the first embodiment, the interface level caused by the presence of the dangling bond is not generated, and it is possible to maintain the on / off characteristics of the thin film transistor satisfactorily.
또, 상술에 있어서는, 수소 어닐링을 실시함으로써, 폴리실리콘막(202)중에 수소를 포함하게 하는 형태로 되어 있었지만, 본 고안에 있어서는, 이 밖에, 폴리실리콘막(202)에 대하여 수소를 도입하는 방법으로서 수소 플라즈마를 이용하는 것에 의한 방법이나, 수소를 포함하는 소결(sinter) 처리 또는 수소 이온을 주입하는 처리 등을 실시하더라도 좋다. 또한, 수소화 처리를 실시하는 단계는, 상술한 바와 같이, 콘덴서가 형성된 직후로 한정되지 않는다. 예컨대, 후술의 (전기 광학 장치의 제조 방법)에 있어서 설명하는 바와 같이, 도 4의 공정(10)에 계속해서, 층간 절연막, 화소 전극 등을 더 형성하는 경우에 있어서는, 그들 구성 요소의 형성 공정을 실시한 후에, 수소화 처리를 실시하도록 하더라도 좋다.In the above description, the hydrogen annealing was performed to form hydrogen in the polysilicon film 202. However, in the present invention, a method of introducing hydrogen into the polysilicon film 202 in addition. As a method using hydrogen plasma, a sintering process containing hydrogen, a process of implanting hydrogen ions, or the like may be performed. In addition, the step of performing a hydrogenation process is not limited to immediately after a capacitor | condenser is formed as mentioned above. For example, as described later in the method of manufacturing an electro-optical device, in the case of further forming an interlayer insulating film, a pixel electrode, and the like following the step 10 of FIG. After the treatment, the hydrogenation treatment may be performed.
이러한 제조 방법 및 구성으로 이루어지는 제 1 실시예의 기판 장치에 있어서는, 다음과 같은 작용 효과가 얻어지게 된다.In the board | substrate apparatus of the 1st Example which consists of such a manufacturing method and a structure, the following effect is acquired.
즉, 우선, 콘덴서의 유전체막으로서, 유전율이 큰 질화막(208B)이 포함되어 있는 것에 의해, 종래에 비해서, 콘덴서의 용량을 증대시키는 것이 가능해진다.또한, 제 1 실시예에서는 특히, 질화막(208B)에 부가하여, 이것과 산화막(208A)이 적층 구조를 구성하도록, 콘덴서의 유전체막이 형성되어 있는 것에 의해, 그 내압성을 향상시킬 수 있다.That is, first, since the nitride film 208B having a large dielectric constant is included as the dielectric film of the capacitor, it is possible to increase the capacity of the capacitor as compared with the prior art. Further, in the first embodiment, the nitride film 208B is particularly preferred. In addition to this), the dielectric film of the capacitor is formed so that this and the oxide film 208A form a laminated structure, so that the voltage resistance can be improved.
또한, 이러한 질화막(208B)의 존재에 의해, 폴리실리콘막(202)에 대하여 수분이 침입하는 것 같은 일이 없다. 따라서, 제 1 실시예에서는, 물 분자가, 박막 트랜지스터의 게이트 절연막 및 반도체층의 계면으로 확산함으로써 정전하가 발생하여, 스레시홀드 전압 Vth를 상승시켜 버리는 등의 사태 발생을 미연에 피하는 것이 가능해진다.In addition, the presence of such a nitride film 208B prevents moisture from entering the polysilicon film 202. Therefore, in the first embodiment, it is possible to avoid occurrence of a situation in which water molecules diffuse into the interface between the gate insulating film and the semiconductor layer of the thin film transistor, thereby generating an electrostatic charge, thereby raising the threshold voltage Vth. Become.
더욱이, 제 1 실시예에서는, 상술한 공정(10)에 있어서, 수소화 처리를 실시하는데 있어서, 공정(8)에 있어서 형성된 질화막(208B)이 폴리실리콘막(202)에 대한 수소의 도입의 방해로 되는 것 같은 일이 없다. 이것은, 마찬가지로 공정(8)에 있어서, 해당 질화막(208B)에 대하여, 개구부(208BM)가 형성되기 때문이다. 수소화 처리에 있어서 도입되는 수소는, 이 개구부(208BM)를 통하여, 폴리실리콘막(202), 또는 그 채널 영역(202a')에 문제없이 도달하는 것이 가능해지는 것이다. 이것에 의해, 폴리실리콘막(202)에는, 충분한 수소가 도입되는 것에 의해, 해당 폴리실리콘막(202)내 등의 댕글링 본드를 유효하게 종단하는 것이 가능해지는 것이다.Furthermore, in the first embodiment, in the above-described step (10), in performing the hydrogenation treatment, the nitride film 208B formed in the step (8) is prevented from introducing hydrogen into the polysilicon film 202. There is no such thing as becoming. This is because in the step (8), the openings 208BM are formed in the nitride film 208B. Hydrogen introduced in the hydrogenation process can reach the polysilicon film 202 or its channel region 202a 'without problems through this opening portion 208BM. As a result, sufficient hydrogen is introduced into the polysilicon film 202 so that the dangling bond in the polysilicon film 202 can be effectively terminated.
또한, 제 1 실시예에서는, 상술한 바와 같이, 플라즈마에 의한 질화 처리 또는 스퍼터링법에 의해서 질화막(208B)을 형성한 후에, 수소화 처리를 실시하는 제조 방법을 취하고 있었지만, 이것에 의해, 다음과 같은 작용 효과가 연주된다.즉, 이러한 방법에 의해 질화막(208B)을 형성하는 경우에는, 당해 형성 공정은, 예컨대 650∼800℃ 정도의 비교적 고온 환경하에서 실시되게 된다. 여기서 만약, 질화막(208B)의 형성전에, 상술한 바와 같은 수소화 처리 공정을 실시하는 경우를 생각하면, 해당 공정에 의해 생성된 Si-H 결합 등은, 그후 실시되는 질화막(208B)의 형성 공정에 따르는 상기의 고온 환경하에 노출되게 된다. 따라서, 이 경우, 모처럼 생성된 Si-H 결합 등이 절단되는 우려가 있는 것으로 된다.In addition, in the first embodiment, as described above, after the nitride film 208B is formed by the nitriding treatment or the sputtering method using plasma, a manufacturing method of performing the hydrogenation treatment is adopted. In other words, when the nitride film 208B is formed by this method, the forming step is performed under a relatively high temperature environment of, for example, about 650 to 800 ° C. Here, if the case where the above-mentioned hydrogenation process is performed before formation of the nitride film 208B is considered, Si-H bond etc. which were produced by the said process are referred to the formation process of the nitride film 208B performed after that. Exposure under the high temperature environment that follows. Therefore, in this case, there exists a possibility that the Si-H bond etc. which were produced | generated at all will be cut | disconnected.
그런데, 제 1 실시예에서는, 질화막(208B)의 형성후에, 수소화 처리를 실시함으로써, 상술한 바와 같은 문제가 발생할 우려가 없다. 즉, 일단 생성된 Si-H 결합 등은, 기판 장치의 출하 단계에 이를 때까지 유지하는 것이 가능해지는 것이다.By the way, in the first embodiment, the hydrogenation treatment is performed after the nitride film 208B is formed, so that there is no fear that the above-described problems may occur. In other words, the Si-H bond or the like once formed can be maintained until the shipment stage of the substrate device is reached.
이상 기술한 바와 같이, 제 1 실시예에 따른 기판 장치에 의하면, 양호한 특성을 갖고, 또한, 그것이 장기간에 걸쳐 지속되는 TFT의 제조가 가능해진다.As described above, according to the substrate device according to the first embodiment, it is possible to manufacture a TFT having good characteristics and lasting for a long time.
(제 2 실시예)(Second embodiment)
다음에, 본 고안의 제 2 실시예에 대하여, 도 6 내지 도 11을 참조하면서 설명한다. 제 2 실시예는, 상술한 기판 장치의 실시예를, TFT 어레이 기판으로서 구비한 것이며, 해당 TFT 어레이 기판과 대향 기판을 대향 배치하여, 양자 사이에 액정 등의 전기 광학 물질을 유지하여 이루어지는 전기 광학 장치에 관한 것이다.Next, a second embodiment of the present invention will be described with reference to FIGS. 6 to 11. The second embodiment includes the above-described embodiment of the substrate device as a TFT array substrate, and the TFT array substrate and the opposing substrate are disposed to face each other, and an electro-optic material such as a liquid crystal is held therebetween. Relates to a device.
우선, 도 6 내지 도 8을 참조하여, 제 2 실시예에 따른 전기 광학 장치의 화상 표시 영역에 있어서의 구성 및 그 동작에 대하여 설명한다. 여기서, 도 6은 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로이다. 또한, 도 7은 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도이며, 도 8은 도 7의 K-K' 단면도이다.First, with reference to FIGS. 6-8, the structure and operation | movement in the image display area of the electro-optical device concerning 2nd Example are demonstrated. 6 is an equivalent circuit of various elements, wiring, etc. in the several pixel formed in the matrix form which comprises the image display area of an electro-optical device. 7 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed, and FIG. 8 is a cross-sectional view taken along line K-K 'of FIG.
도 6에 있어서, 제 2 실시예에 있어서의 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에는, 각각, 화소 전극(9a)과 당해 화소 전극(9a)을 스위칭 제어하기 위한 TFT(30)가 형성되어 있고, 화상 신호가 공급되는 데이터선(6a)이 당해 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화상 신호 S1, S2,…, Sn은, 이 순서대로 선순차적으로 공급하더라도 상관없고, 서로 인접하는 복수의 데이터선(6a)끼리에 대하여, 그룹마다 공급하도록 하더라도 좋다.In Fig. 6, a plurality of pixels formed in a matrix shape constituting the image display area of the electro-optical device in the second embodiment respectively controls switching of the pixel electrode 9a and the pixel electrode 9a. The TFT 30 is formed, and the data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. Image signals S1, S2, ... written in the data line 6a. , Sn may be supplied sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a.
또한, TFT(30)의 게이트에 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선(3a)에 펄스식에 주사 신호 G1, G2,…, Gm을, 이 순서대로 선순차적으로 전압을 가하도록 구성되어 있다. 화소 전극(9a)은, TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간 동안 그 스위치를 닫는 것에 의해, 데이터선(6a)으로부터 공급되는 화상 신호 S1, S2,…, Sn을 소정의 타이밍으로 기입한다.Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scan signals G1, G2,... Are pulsed to the scanning line 3a at a predetermined timing. , Gm is configured to apply voltage in a linear order in this order. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1 supplied from the data line 6a is closed by closing the switch of the TFT 30 as a switching element for a predetermined period of time. S2,… , Sn is written at a predetermined timing.
화소 전극(9a)을 거쳐서 전기 광학 물질의 일례로서의 액정에 기입된 소정 레벨의 화상 신호 S1, S2,…, Sn은, 대향 기판에 형성된 대향 전극과의 사이에서 일정 기간 유지된다. 액정은, 인가되는 전압 레벨에 의해 분자 집합의 배향이나질서가 변화됨으로써, 광을 변조하여, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 감소하고, 노멀리 블랙 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 증가되어, 전체로서 전기 광학 장치로부터는 화상 신호에 따른 콘트라스트를 갖는 광이 출사된다.Image signals S1, S2, ... of predetermined levels written in the liquid crystal as an example of the electro-optic material via the pixel electrode 9a. Sn is maintained for a certain period of time between the counter electrode formed on the counter substrate. The liquid crystal modulates light by changing the orientation and order of the molecular set according to the voltage level applied, thereby enabling gray scale display. In the normally white mode, the transmittance for incident light decreases according to the voltage applied in units of each pixel, and in the normally black mode, the transmittance for incident light increases in accordance with the voltage applied in units of each pixel, Light having contrast in accordance with the image signal is emitted from the electro-optical device.
여기서 유지된 화상 신호가 리크되는 것을 방지하기 위해서, 화소 전극(9a)과 대향 전극의 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)을 부가한다. 이 축적 용량(70)은, 주사선(3a)에 병렬로 마련되며, 고정 전위측 용량 전극을 포함하고, 또한 정전위에 고정된 용량선(300)을 포함하고 있다. 또한, 이 축적 용량(70)은, 상기 제 1 실시예에 있어서의「콘덴서」에 상당한다고 생각할 수 있다.In order to prevent leakage of the image signal held here, the storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. This storage capacitor 70 is provided in parallel with the scan line 3a, includes a fixed potential side capacitor electrode, and includes a capacitor line 300 fixed to a potential potential. The storage capacity 70 can be considered to correspond to the "condenser" in the first embodiment.
이하에서는, 상기 데이터선(6a), 주사선(3a), TFT(30) 등에 의한, 상술한 바와 같은 회로 동작이 실현되는 전기 광학 장치의, 보다 실제적인 구성에 대하여, 도 7 및 도 8을 참조하여 설명한다.Hereinafter, referring to FIGS. 7 and 8 for a more practical configuration of the electro-optical device in which the above-described circuit operation by the data line 6a, the scanning line 3a, the TFT 30, and the like is realized. Will be explained.
우선, 제 2 실시예에 따른 전기 광학 장치는, 도 7의 K-K'선 단면도인 도 8에 도시하는 바와 같이, 투명한 TFT 어레이 기판(10)과, 이것에 대향 배치되는 투명한 대향 기판(20)을 구비하고 있다. TFT 어레이 기판(10)은, 예컨대, 석영 기판, 유리 기판, 실리콘 기판으로 이루어지고, 대향 기판(20)은, 예컨대 유리 기판이나 석영 기판으로 이루어진다.First, the electro-optical device according to the second embodiment has a transparent TFT array substrate 10 and a transparent opposing substrate 20 disposed opposite to it, as shown in FIG. 8 which is a cross-sectional view taken along the line K-K 'of FIG. ). The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.
TFT 어레이 기판(10)에는, 도 8에 도시하는 바와 같이, 화소 전극(9a)이 마련되어 있고, 그 상측에는, 러빙(rubbing) 처리 등의 소정의 배향 처리가 실시된 배향막(16)이 마련되어 있다. 화소 전극(9a)은, 예컨대 ITO(Indium Tin Oxide)막 등의 투명 도전성막으로 이루어진다. 한편, 대향 기판(20)에는, 그 전(全)면에 걸쳐 대향 전극(21)이 마련되어 있고, 그 도면중 하측에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막(22)이 마련되어 있다. 이 중에서 대향 전극(21)은, 상술한 화소 전극(9a)과 마찬가지로, 예컨대 ITO 막 등의 투명 도전성막으로 이루어지고, 상기 배향막(16, 22)은, 예컨대, 폴리이미드막 등의 투명한 유기막으로 이루어진다.As illustrated in FIG. 8, the pixel array 9a is provided on the TFT array substrate 10, and on the upper side thereof, an alignment film 16 subjected to a predetermined alignment process such as a rubbing process is provided. . The pixel electrode 9a is made of, for example, a transparent conductive film such as an indium tin oxide (ITO) film. On the other hand, the counter electrode 20 is provided with the counter electrode 21 over the whole surface, and the alignment film 22 in which predetermined orientation processing, such as a rubbing process, was performed in the lower part of the figure is provided. . The counter electrode 21 is made of a transparent conductive film such as, for example, an ITO film, and the like, and the alignment films 16 and 22 are, for example, a transparent organic film such as a polyimide film. Is done.
이와 같이 대향 배치된 TFT 어레이 기판(10) 및 대향 기판(20) 사이에는, 후술하는 밀봉재(도 10 및 도 11 참조)에 의해 둘러싸인 공간에 액정 등의 전기 광학물질이 봉입되어, 액정층(50)이 형성된다. 액정층(50)은, 화소 전극(9a)으로부터의 전계가 인가되어 있지 않은 상태로 배향막(16, 22)에 의해 소정의 배향 상태를 취한다. 액정층(50)은, 예컨대 일종 또는 수종류의 네마틱 액정을 혼합한 전기 광학 물질로 이루어진다. 밀봉재는, TFT 기판(10) 및 대향 기판(20)을 그들의 주변에서 접합하기 위한, 예컨대 광경화성 수지나 열경화성 수지로 이루어지는 접착제 이며, 양 기판 사이의 거리를 소정값으로 하기 위한 유리 섬유(glass fiber) 혹은 유리 비즈(glass bead) 등의 스페이서가 혼입되어 있다.An electro-optic material such as a liquid crystal is enclosed between the TFT array substrate 10 and the opposing substrate 20 arranged as described above in a space surrounded by a sealing material (see FIGS. 10 and 11) to be described later, and the liquid crystal layer 50 ) Is formed. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 22 in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, an electro-optic material mixed with one or several kinds of nematic liquid crystals. The sealing material is an adhesive made of, for example, a photocurable resin or a thermosetting resin for bonding the TFT substrate 10 and the counter substrate 20 to their periphery, and a glass fiber for setting the distance between both substrates to a predetermined value. ) Or spacers such as glass beads are mixed.
한편, 도 7에 있어서, 상기 화소 전극(9a)은, TFT 어레이 기판(10)상에, 매트릭스 형상으로 복수 마련되어 있고(점선부(9a')에 의해 윤곽이 표시되어 있음), 화소 전극(9a)의 종횡의 경계를 각각 따라 데이터선(6a) 및 주사선(3a)가 마련되어있다. 이 중에서 데이터선(6a)은, 알루미늄막 등의 금속막 또는 합금막으로 이루어지고, 주사선(3a)은, 도전성의 폴리실리콘 등으로 이루어진다. 또한, 주사선(3a)은, 반도체층(1a) 중 도면중 오른쪽 상방향으로의 사선 영역으로 나타낸 채널 영역(1a')에 대향하도록 배치되어 있고, 주사선(3a)은 게이트 전극으로서 기능한다. 즉, 주사선(3a)과 데이터선(6a)의 교차하는 개소에는 각각, 채널 영역(1a')에 주사선(3a)의 본선부가 게이트 전극으로서 대향 배치된 화소 스위칭용의 TFT(30)가 마련되어 있다.7, the pixel electrode 9a is provided in plural in matrix form on the TFT array substrate 10 (contoured by the dotted line 9a '), and the pixel electrode 9a. A data line 6a and a scanning line 3a are provided along the vertical and horizontal boundaries of the " The data line 6a is made of a metal film or an alloy film such as an aluminum film, and the scan line 3a is made of conductive polysilicon or the like. In addition, the scanning line 3a is arrange | positioned so as to oppose the channel area | region 1a 'shown by the diagonal line area | region to the right upper direction in the figure among the semiconductor layers 1a, and the scanning line 3a functions as a gate electrode. That is, at the intersections of the scanning line 3a and the data line 6a, the TFT 30 for pixel switching in which the main line part of the scanning line 3a opposes as a gate electrode is provided in the channel region 1a ', respectively. .
TFT(30)는, 도 8에 도시하는 바와 같이, LDD(Lightly Doped Drain) 구조를 갖고 있고, 그 구성 요소로서는, 상술한 바와 같이 게이트 전극으로서 기능하는 주사선(3a), 예컨대 폴리실리콘막으로 이루어지고 주사선(3a)으로부터의 전계에 의해 채널이 형성되는 반도체층(1a)의 채널 영역(1a'), 주사선(3a)과 반도체층(1a)을 절연하는 게이트 절연막을 포함하는 절연막(2), 반도체층(1a)에 있어서의 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)과 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 구비하고 있다.As shown in Fig. 8, the TFT 30 has a LDD (Lightly Doped Drain) structure, and the component thereof includes a scanning line 3a, for example, a polysilicon film, which functions as a gate electrode as described above. An insulating film 2 including a channel region 1a 'of the semiconductor layer 1a in which a channel is formed by an electric field from the high scanning line 3a, a gate insulating film insulating the scanning line 3a and the semiconductor layer 1a, A low concentration source region 1b, a low concentration drain region 1c, a high concentration source region 1d, and a high concentration drain region 1e in the semiconductor layer 1a are provided.
또, TFT(30)는, 바람직하게는 도 8에 나타낸 바와 같이 LDD 구조를 갖지만, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 불순물의 주입을 행하지 않는 오프셋 구조를 갖더라도 좋고, 주사선(3a)의 일부로 이루어지는 게이트 전극을 마스크로서 고농도로 불순물을 주입하여, 자기 정합적으로 고농도 소스 영역 및 고농도 드레인 영역을 형성하는 셀프얼라인형의 TFT 이더라도 좋다. 또한, 제 2 실시예에서는, 화소 스위칭용 TFT(30)의 게이트 전극을, 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e) 사이에 1개만 배치한 싱글(single) 게이트 구조로 했지만, 이들의 사이에 2개 이상의 게이트 전극을 배치하더라도 좋다. 이와 같이 듀얼(dual) 게이트, 또는 트리플(triple) 게이트 이상으로 TFT를 구성하면, 채널과 소스 및 드레인 영역과의 접합부의 리크 전류를 방지할 수 있어, 오프시의 전류를 저감할 수 있다. 또한, TFT(30)를 구성하는 반도체층(1a)은 비단결정층이라도 단결정층이라도 상관없다. 단결정층의 형성에는, 접합법 등의 공지의 방법을 이용할 수 있다. 반도체층(1a)을 단결정층으로 함으로써, 특히 주변 회로의 고성능화를 도모할 수 있다.In addition, the TFT 30 preferably has an LDD structure as shown in FIG. 8, but may have an offset structure in which impurities are not implanted into the low concentration source region 1b and the low concentration drain region 1c. The self-aligned TFT may be formed by injecting impurities at a high concentration using a gate electrode formed as a part of (3a) to form a high concentration source region and a high concentration drain region in a self-aligned manner. Further, in the second embodiment, the gate electrode of the pixel switching TFT 30 has a single gate structure in which only one gate electrode is disposed between the high concentration source region 1d and the high concentration drain region 1e. Two or more gate electrodes may be arranged in between. In this way, when the TFT is formed by the dual gate or the triple gate or more, the leakage current at the junction portion between the channel, the source, and the drain region can be prevented, and the current at the time of OFF can be reduced. In addition, the semiconductor layer 1a which comprises the TFT 30 may be a non-single crystal layer or a single crystal layer. A well-known method, such as a joining method, can be used for formation of a single crystal layer. By using the semiconductor layer 1a as a single crystal layer, the performance of the peripheral circuit can be particularly improved.
한편, 도 7 및 도 8에 있어서는, 축적 용량(70)이, TFT(30)의 고농도 드레인 영역(1e) 및 화소 전극(9a)에 접속된 화소 전위측 용량 전극으로서의 중계층(71)(본 고안에서 말하는 「제 1 전극」의 일례에 해당함)과, 고정 전위측 용량 전극으로서의 용량선(300)의 일부(본 고안에서 말하는 「제 2 전극」의 일례에 해당함)이, 유전체막(75)을 거쳐서 대향 배치되는 것에 의해 형성되어 있다. 이 축적 용량(70)에 의하면, 화소 전극(9a)에 있어서의 전위 유지 특성을 현저히 높이는 것이 가능해진다.In FIG. 7 and FIG. 8, the storage capacitor 70 is the intermediate layer 71 as the pixel potential side capacitor electrode connected to the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a (this example). The dielectric film 75 corresponds to an example of the "first electrode" in the design, and a part of the capacitance line 300 as the fixed potential side capacitor electrode (corresponds to an example of the "second electrode" in the design). It is formed by being arranged oppositely through. According to this storage capacitor 70, it is possible to significantly increase the potential holding characteristic of the pixel electrode 9a.
중계층(71)은, 예컨대 도전성의 폴리실리콘막으로 이루어지고 화소 전위측 용량 전극으로서 기능한다. 단, 중계층(71)은, 이후에 기술하는 용량선(300)과 마찬가지로, 금속 또는 합금을 포함하는 단일층막 또는 다층막으로 구성하더라도 좋다. 중계층(71)은, 화소 전위측 용량 전극으로서의 기능 외에, 콘택트 홀(83, 85)(본 고안에서 말하는 「제 1 콘택트 홀」 및 「제 2 콘택트 홀」의 일례에 해당함)을 거쳐서, 화소 전극(9a)과 TFT(30)의 고농도 드레인 영역(1e)을 중계 접속하는 기능을 갖는다. 이러한 중계층(71)을 이용하면, 층간 거리가 예컨대 2000nm 정도로 길더라도, 양자 사이를 하나의 콘택트 홀로 접속하는 기술적 곤란성을 회피하면서, 비교적 작은 직경의 두개 이상의 직렬 콘택트 홀로 양자 사이를 양호하게 접속할 수 있어, 화소 개구율을 높이는 것이 가능해진다. 또한, 콘택트 홀 개공시에 있어서의 에칭의 관통 방지에도 도움이 된다. 또한, 다른 관점에서 말하면, 이러한 중계층(71)을 거쳐서, 화소 전극(9a)과 TFT(30)를 전기적으로 접속하는 형태에 의하면, 이들 화소 전극(9a), TFT(30) 및 축적 용량(70)의 기판상에 있어서의 레이아웃의 자유도가 높아지고, 또한, 이들의 배치를 보다 효율적으로 행할 수 있다고 말할 수도 있다.The relay layer 71 is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitor electrode. However, the relay layer 71 may be composed of a single layer film or a multilayer film containing a metal or an alloy similarly to the capacitor line 300 described later. In addition to the function as the pixel potential side capacitive electrode, the relay layer 71 passes through contact holes 83 and 85 (corresponding to one example of "first contact hole" and "second contact hole" in the present invention). It has a function of relaying the electrode 9a and the high concentration drain region 1e of the TFT 30. By using such a relay layer 71, even if the distance between layers is long, for example about 2000 nm, it is possible to satisfactorily connect the two to two or more series contact holes having a relatively small diameter while avoiding the technical difficulty of connecting the two to one contact hole. The pixel aperture ratio can be increased. It also helps to prevent the penetration of etching at the time of contact hole opening. In other respects, the pixel electrode 9a and the TFT 30 are electrically connected to each other via the intermediate layer 71. The pixel electrode 9a, the TFT 30, and the storage capacitor ( It is also possible to say that the degree of freedom of layout on the substrate of 70) becomes high and that these arrangements can be performed more efficiently.
용량선(300)은, 예컨대 금속 또는 합금을 포함하는 도전막으로 이루어지고 고정 전위측 용량 전극으로서 기능한다. 이 용량선(300)은, 평면적으로 보면, 도 7에 나타내는 바와 같이, 주사선(3a)의 형성 영역에 겹쳐져 형성되어 있다. 보다 구체적으로는 용량선(300)은, 주사선(3a)을 따라 연장되는 본선부와, 도면중, 데이터선(6a)과 교차하는 각 개소로부터 데이터선(6a)을 따라 윗쪽으로 각기 돌출된 돌출부와, 콘택트 홀(85)에 대응하는 개소가 약간 오목한 오목부를 구비하고 있다. 이 중에서 돌출부는, 주사선(3a)상의 영역 및 데이터선(6a) 아래의 영역을 이용하여, 축적 용량(70) 형성 영역의 증대에 공헌한다. 이 용량선(300)은, 화소 전극(9a)이 배치된 화상 표시 영역(10a)으로부터 그 주위로 연장되고, 정전위원과 전기적으로 접속되어, 고정 전위로 된다. 이러한 정전위원으로서는, 데이터선 구동 회로(101)에 공급되는 정(正)전원이나 부(負)전원의 정전위원이더라도 좋고, 대향 기판(20)의 대향 전극(21)에 공급되는 정전위이더라도 상관없다.The capacitance line 300 is made of, for example, a conductive film containing a metal or an alloy and functions as a fixed potential side capacitance electrode. When viewed in plan, this capacitance line 300 overlaps with the formation region of the scanning line 3a, as shown in FIG. More specifically, the capacitance line 300 includes a main line portion extending along the scanning line 3a and a protrusion which protrudes upward along the data line 6a from each point intersecting with the data line 6a in the figure. And a recess corresponding to the contact hole 85 is slightly recessed. Among these, the protruding portion contributes to the increase of the storage capacitor 70 formation region by using the region on the scanning line 3a and the region under the data line 6a. This capacitor line 300 extends from the image display area 10a where the pixel electrode 9a is disposed, around it, is electrically connected to the electrostatic member, and becomes a fixed potential. Such an electrostatic member may be an electrostatic member of a positive power supply or a negative power supply supplied to the data line driving circuit 101, or may be an electrostatic potential supplied to the opposing electrode 21 of the opposing substrate 20. none.
이와 같이, 제 2 실시예에 있어서는, 용량선(300)이 축적 용량(70)의 고정 전위측 용량 전극을 포함하는 것 같은 구성으로 되어 있기 때문에, 우선, 용량선(300)을 고정 전위로 하기 위한 배선수 등을 감소시키는 것이 가능하다. 또한, 제 2 실시예에서는, 용량선(300)은 주사선(3a)과 겹치도록, 또한, 화소 전극(9a) 사이를 꿰매도록 형성되어 있기 때문에, 화소 개구율을 크게 높이는 것이 가능하게 되어 있다(도 7 참조). 더욱이, 이러한 용량선(300)을 고정 전위측 용량 전극으로서 사용하는 형태에 의하면, 축적 용량(70), TFT(30) 및 화소 전극(9a) 사이의 기판상에 있어서의 레이아웃의 자유도가 높아지고, 또한, 그들의 배치를 효율적으로 행할 수 있다. 예컨대, 도 7에서는, 용량선(300)과 주사선(3a)이 겹치도록 형성되어 있지만, 이들을, 동일한 평면내에 있어서 평행하게 연장되는 것 같은 형태로 하는 것도 가능하다.As described above, in the second embodiment, since the capacitor line 300 is configured to include the fixed potential side capacitor electrode of the storage capacitor 70, the capacitor line 300 is first set to the fixed potential. It is possible to reduce the number of wirings and the like. In addition, in the second embodiment, since the capacitor line 300 is formed so as to overlap the scan line 3a and to sew between the pixel electrodes 9a, the pixel aperture ratio can be greatly increased (Fig. 7). Furthermore, according to the form using such a capacitor line 300 as a fixed potential side capacitor electrode, the degree of freedom of layout on the substrate between the storage capacitor 70, the TFT 30, and the pixel electrode 9a is increased, Moreover, these arrangements can be performed efficiently. For example, in FIG. 7, the capacitance line 300 and the scanning line 3a are formed so as to overlap each other, but it is also possible to form them as extending in parallel in the same plane.
그리고 제 2 실시예에서는 특히, 유전체막(75)은, 도 8에 나타내는 바와 같이, 예컨대 막두께 5∼200nm 정도의 비교적 얇은 질화막(예컨대, SiN)으로 구성되어 있다. 축적 용량(70)을 증대시키는 관점에서는, 막의 신뢰성이 충분히 얻어지는 한에 있어서, 유전체막(75)은 얇을수록 좋다. 이러한 유전체막(75)에는, 도 7 및 도 8에 나타내는 바와 같이, 개구부(75M)가 형성되어 있다. 이 개구부(75M)는, 상술한 TFT(30)를 구성하는 반도체층(1a)중의 채널 영역(1a')의 표면이 보일 듯한 상태로 형성되어 있다(단, 주사선(3a) 등 그 밖의 구성 요소가 존재하므로, 실제로보인다고는 한정할 수 없음). 제 2 실시예에 있어서, TFT(30) 및 그 반도체층(1a)이 매트릭스 형상으로 복수 배열되어 있는 것에 대응하여, 유전체막(75)의 개구부(75M)도 또한, 매트릭스 형상으로 복수 배열되도록 형성되어 있다. 또, 유전체막(75)은 TFT 어레이 기판(10)의 전(全)면을 덮도록 형성되어 있기 때문에, 도 7에 있어서는, 상술한 개구부(75M) 이외의 유전체막(75)에 대해서는, 이것을 명시하지 않는다.In the second embodiment, in particular, the dielectric film 75 is composed of a relatively thin nitride film (eg, SiN) having a film thickness of about 5 to 200 nm, for example. From the standpoint of increasing the storage capacitor 70, as long as the reliability of the film is sufficiently obtained, the thinner the dielectric film 75 is better. In the dielectric film 75, as shown in FIGS. 7 and 8, an opening 75M is formed. The opening 75M is formed in such a state that the surface of the channel region 1a 'in the semiconductor layer 1a constituting the TFT 30 can be seen (however, other components such as the scan line 3a). Is present, so it cannot be limited to what is actually seen). In the second embodiment, the TFTs 30 and the semiconductor layers 1a are formed so as to be arranged in a matrix, so that the openings 75M of the dielectric film 75 are also arranged in a matrix. It is. In addition, since the dielectric film 75 is formed so as to cover the entire surface of the TFT array substrate 10, in FIG. 7, for the dielectric film 75 other than the opening 75M described above, Not specified
또한, 이러한 유전체막(75)의 개구부(75M)의 위치에 대응하도록, 용량선(300)에 대해서도 동 위치에 개구부가 형성되어 있다(도 8 참조). 이것에 의해, 용량선(300)과 중계층(71)과의 단락이 미연에 방지된다. 단, 유전체막(75)이, 상기 제 1 실시예에서 설명한 바와 같이, 산화막과 질화막과의 적층 구조를 갖는 경우에 있어서는, 그 중에서의 산화막만 개구부(75M)를 덮도록 형성해 놓으면 용량선(300) 및 중계층(71)간의 단락은 발생하지 않는다. 따라서, 그와 같은 경우에 있어서는, 용량선(300)의 개구부는 반드시 마련할 필요는 없다.Moreover, the opening part is formed also in the same position with respect to the capacitance line 300 so that it may correspond with the position of the opening part 75M of the dielectric film 75 (refer FIG. 8). As a result, a short circuit between the capacitor line 300 and the relay layer 71 is prevented in advance. However, in the case where the dielectric film 75 has a laminated structure of an oxide film and a nitride film as described in the first embodiment, the capacitance line 300 is formed when only the oxide film in the dielectric film 75 is formed so as to cover the opening 75M. ) And the intermediate layer 71 do not occur. Therefore, in such a case, the opening part of the capacitance line 300 does not necessarily need to be provided.
이상 기술한, 축적 용량(70)을 구성하는 중계층(71), 유전체막(75) 및 용량선(300)은, 상기 제 1 실시예에 있어서의 기판 장치에 있어서, 콘덴서를 구성하고 있었던 드레인 전극막(216), 산화막(208A) 및 질화막(208B)(=유전체막) 및 상부 전극막(218)에 각각 해당하고 있다고 생각할 수 있다.The relay layer 71, the dielectric film 75, and the capacitor line 300 constituting the storage capacitor 70 described above have drains that constitute the capacitor in the substrate device according to the first embodiment. It can be considered that they correspond to the electrode film 216, the oxide film 208A, the nitride film 208B (= dielectric film), and the upper electrode film 218, respectively.
도 7 및 도 8에 있어서는, 상기 외에, TFT(30)의 하측에, 하측 차광막(11a)이 마련되어 있다. 하측 차광막(11a)은, 격자 형상으로 패터닝되어 있고, 이것에 의해 각 화소의 개구 영역을 규정하고 있다. 또, 개구 영역의 규정은, 도 7중의데이터선(6a)과, 이것에 교차하도록 형성된 용량선(300)에 의해서도, 이루어지고 있다. 또한, 하측 차광막(11a)에 대해서도, 전술한 용량선(300)의 경우와 마찬가지로, 그 전위 변동이 TFT(30)에 대하여 악영향을 미치는 것을 피하기 위해서, 화상 표시 영역으로부터 그 주위로 연장되어 정전위원에 접속되면 좋다.In FIG. 7 and FIG. 8, in addition to the above, the lower light shielding film 11a is provided below the TFT 30. The lower light shielding film 11a is patterned in a lattice shape, thereby defining the opening region of each pixel. The opening area is defined by the data line 6a in FIG. 7 and the capacitance line 300 formed to intersect the data line 6a in FIG. 7. Similarly to the case of the capacitor line 300 described above, the lower light shielding film 11a also extends from the image display area to the periphery thereof in order to avoid the potential fluctuations adversely affecting the TFT 30. It is good to be connected to.
또한, TFT(30) 아래에는, 하지 절연막(12)이 마련되어 있다. 하지 절연막(12)은, 하측 차광막(11a)으로부터 TFT(30)를 층간 절연하는 기능 외에, TFT 어레이 기판(10)의 전(全)면에 형성되는 것에 의해, TFT 어레이 기판(10)의 표면 연마시에 있어서의 거칠거칠함이나, 세정후에 남는 오염 등에 의한 화소 스위칭용의 TFT(30)의 특성 변화를 방지하는 기능을 갖는다.In addition, the base insulating film 12 is provided under the TFT 30. The base insulating film 12 is formed on the entire surface of the TFT array substrate 10 in addition to the function of interlayer insulating the TFT 30 from the lower light shielding film 11a, thereby providing a surface of the TFT array substrate 10. It has a function of preventing a characteristic change of the TFT 30 for pixel switching due to roughness at the time of polishing or contamination remaining after cleaning.
부가하여, 주사선(3a)상에는, 고농도 소스 영역(1d)으로 통하는 콘택트 홀(81) 및 고농도 드레인 영역(1e)으로 통하는 콘택트 홀(83)이 각각 개공된 제 1 층간 절연막(41)이 형성되어 있다. 제 1 층간 절연막(41)상에는, 중계층(71) 및 용량선(300)이 형성되어 있고, 이들 위에는 고농도 소스 영역(1d)으로 통하는 콘택트 홀(81) 및 중계층(71)으로 통하는 콘택트 홀(85)이 각각 개공된 제 2 층간 절연막(42)이 형성되어 있다. 또, 본 실시예에서는, 제 1 층간 절연막(41)에 대해서는, 약 1000℃의 소성을 행하는 것에 의해, 반도체층(1a)이나 주사선(3a)을 구성하는 폴리실리콘막에 주입된 이온의 활성화를 도모하더라도 좋다. 한편, 제 2 층간 절연막(42)에 대해서는, 이러한 소성을 행하지 않는 것에 의해, 용량선(300)의 계면 부근에 발생하는 스트레스의 완화를 도모하도록 하더라도 좋다.In addition, on the scanning line 3a, a first interlayer insulating film 41 is formed in which contact holes 81 through the high concentration source region 1d and contact holes 83 through the high concentration drain region 1e are respectively opened. have. The intermediate layer 71 and the capacitor line 300 are formed on the 1st interlayer insulation film 41, and the contact hole 81 and the contact hole which communicate with the intermediate | middle layer 71 through the high concentration source area | region 1d are formed on these. A second interlayer insulating film 42 having holes 85 formed therein is formed. In this embodiment, the firing at about 1000 ° C. is performed on the first interlayer insulating film 41 to activate the ions injected into the polysilicon film constituting the semiconductor layer 1a or the scanning line 3a. You may plan. On the other hand, the second interlayer insulating film 42 may be relieved of stress caused near the interface of the capacitor line 300 by not performing such firing.
제 2 층간 절연막(42)상에는, 데이터선(6a)이 형성되어 있고, 이들의 위에는중계층(71)으로 통하는 콘택트 홀(85)이 형성된 제 3 층간 절연막(43)이 형성되어 있다. 제 3 층간 절연막(43)의 표면은, CMP(Chemical Mechanical Polishing) 처리 등에 의해 평탄화되어 있고, 그 아래쪽에 존재하는 각종 배선이나 소자 등에 의한 단차에 기인하는 액정층(50)의 배향 불량을 저감한다. 단, 이와 같이 제 3 층간 절연막(43)에 평탄화 처리를 실시하는 대신에, 또는 부가하여, TFT 어레이 기판(10), 하지 절연막(12), 제 1 층간 절연막(41) 및 제 2 층간 절연막(42) 중 적어도 하나에 홈을 파, 데이터선(6a) 등의 배선이나 TFT(30) 등을 매립하는 것에 의해, 평탄화 처리를 행하더라도 좋다.The data line 6a is formed on the 2nd interlayer insulation film 42, and the 3rd interlayer insulation film 43 in which the contact hole 85 which connects to the relay layer 71 is formed on these. The surface of the third interlayer insulating film 43 is planarized by a chemical mechanical polishing (CMP) process or the like, and reduces the alignment defect of the liquid crystal layer 50 due to the step caused by various wirings and elements, etc., which exist below it. . However, instead of or in addition to the planarization treatment on the third interlayer insulating film 43 in this manner, the TFT array substrate 10, the base insulating film 12, the first interlayer insulating film 41, and the second interlayer insulating film ( A flattening process may be performed by digging a groove in at least one of 42) and embedding wiring such as the data line 6a and the TFT 30 and the like.
이상과 같이, 제 2 실시예에 따른 전기 광학 장치에 있어서는, 화소 전극(9a)의 전위 유지 특성을 향상시키는 축적 용량(70)을 구성하는 유전체막(75)이 질화막으로 구성되어 있고, 또한, 해당 유전체막(75)에는, TFT(30)의 반도체층(1a)의 표면이 보일 듯한 개구부(75M)가 형성되어 있다. 이것에 의해, 상기 제 1 실시예의 기판 장치에 있어서 향수할 수 있었던 작용 효과는, 제 2 실시예에 있어서도 대략 마찬가지로 누릴 수 있게 된다. 즉, 유전체막(75)이 유전율이 비교적 큰 질화막으로 구성되어 있는 것에 의해, 그 용량을 증대시키는 것이 가능해지고, 또한, 해당 질화막의 존재에 의해서, 화소 스위칭용 소자인 TFT(30)의 내습성을 향상시키는 것이 가능해진다. 더욱이, 개구부(75M)의 존재에 의해, TFT(30)의 반도체층(1a)에 대하여, 충분한 수소화 처리를 실시할 수 있다.As described above, in the electro-optical device according to the second embodiment, the dielectric film 75 constituting the storage capacitor 70 for improving the potential holding characteristic of the pixel electrode 9a is made of a nitride film. In the dielectric film 75, an opening 75M in which the surface of the semiconductor layer 1a of the TFT 30 is visible is formed. Thereby, the functional effect which was nostalgic in the board | substrate apparatus of the said 1st Example can be enjoyed substantially similarly also in a 2nd Example. That is, since the dielectric film 75 is made of a nitride film having a relatively high dielectric constant, the capacitance can be increased, and the presence of the nitride film allows the moisture resistance of the TFT 30 as a pixel switching element. It becomes possible to improve. Furthermore, due to the presence of the opening 75M, sufficient hydrogenation treatment can be performed on the semiconductor layer 1a of the TFT 30.
또, 상술에 있어서는, 개구부(75M)는, 반도체층(1a)의 표면, 특히 채널 영역(1a')의 전(全)면을 마주하는 것 같은 형태로 형성되어 있었지만, 본 고안은,이러한 형태에 한정되는 것은 아니다. 예컨대 도 9에 나타내는 바와 같이, 반도체층(1a)의 바로 위가 아닌, 거기에서 약간 떨어진 장소에, 개구부(75M')를 형성하는 것 같은 형태로 하여도 좋다. 즉, 투명한 유전체막(75)을 구성하는 질화막은, 화소 표시 영역의 전(前)면에 형성되어 있다. 그리고, 개구부(75M')는 데이터선(6a)을 따르고, 또한 화소 전극(9a)의 가장자리에 위치하도록 마련되어 있다. 이와 같이, 반도체층(1a)의 바로 위에 개구부가 형성되어 있지 않은 형태이더라도, 해당 반도체층(1a)에 대한 수소의 도입은, 상응하여 실현할 수 있다. 이것은, 개구부(75M')를 통하여 도입된 수소 원자가, 예컨대 도 9의 파선 화살표로 나타내는 바와 같이, 제 1 층간 절연막(41)내 등을 확산하여, 반도체층(1a) 또는 채널 영역(1a')에 도달할 수 있기 때문이다. 이와 같이, 본 고안에서는, 효과적인 수소화 처리를 행할 수 있는 한, 기본적으로 어떠한 형태로 이루어지는 개구부이더라도, 그 범위내에 포함되는 것이다.In addition, in the above-mentioned, the opening part 75M was formed in the form which faces the surface of the semiconductor layer 1a, especially the whole surface of the channel region 1a ', but this invention is such a form. It is not limited to. For example, as shown in FIG. 9, you may make it the form which forms the opening part 75M 'in the place which is slightly above it rather than directly on the semiconductor layer 1a. In other words, the nitride film constituting the transparent dielectric film 75 is formed on the front surface of the pixel display region. The opening 75M 'is provided along the data line 6a and positioned at the edge of the pixel electrode 9a. As described above, even when the opening is not formed directly on the semiconductor layer 1a, introduction of hydrogen into the semiconductor layer 1a can be correspondingly realized. This is because hydrogen atoms introduced through the openings 75M 'diffuse, for example, in the first interlayer insulating film 41, as indicated by the broken arrows in FIG. 9, and thus the semiconductor layer 1a or the channel region 1a'. Because you can reach. As described above, in the present invention, as long as an effective hydrogenation treatment can be performed, even if the opening is basically formed in any form, it is included in the range.
단, 질화막에는, 상술한 수분 침입 방지 작용의 발휘도 기대되고 있기 때문에, 너무나 큰 면적의 개구부를 마련하는 것은 바람직하지 않다. 또한 반대로, 도 7이나 도 9에 있어서, 부호(9a)가 부여되어 있는 화소 전극의 형성 영역은, 광의 투과 영역이기 때문에, 당해 영역의 범위내에는, 되도록이면 화소 전극(9a) 이외의 구성 요소가 존재하면 안된다고 할 수 있으므로, 당해 영역내에 있어서, 비교적 큰 면적의 개구부를 마련하는 것은, 경우에 따라 허용된다고 할 수 있다. 이와 같이 하면, 화상의 밝기를 손상하는 등의 사태를 미연에 피할 수 있기 때문이다.However, because the nitride film is also expected to exhibit the above-described moisture intrusion prevention effect, it is not preferable to provide an opening of too large an area. On the contrary, in FIG. 7 and FIG. 9, since the formation region of the pixel electrode to which the code | symbol 9a is attached | subjected is a light transmission region, in the range of the said area, components other than the pixel electrode 9a as much as possible. It can be said that it is not allowed to provide an opening with a relatively large area in the region. This is because it is possible to avoid the situation such as impairing the brightness of the image.
질화막, 또는 그 개구부의 구체적 형태는, 이상과 같은 각종의 사정을 감안하여, 실험적, 경험적, 이론적, 또는 시뮬레이션 등에 의해서, 적절하게, 바람직한 것을 정할 수 있다.The specific form of the nitride film or the openings thereof can be appropriately determined appropriately by experimental, empirical, theoretical, or simulation in consideration of the various circumstances as described above.
(전기 광학 장치의 전체 구성)(Whole composition of electro-optical device)
이상과 같은 구성을 갖는 전기 광학 장치의 전체적인 구성은, 예컨대 도 10 및 도 11과 같이 이루어진다. 여기서 도 10은, TFT 어레이 기판(10)을 그 위에 형성된 각 구성 요소와 함께 대향 기판(20)측으로부터 본 평면도이며, 도 11은 대향 기판(20)을 포함하여 나타내는 도면 10의 H-H' 단면도이다.The overall configuration of the electro-optical device having the above configuration is, for example, as shown in FIGS. 10 and 11. FIG. 10 is a plan view of the TFT array substrate 10 viewed from the opposing substrate 20 side together with the components formed thereon, and FIG. 11 is a sectional view taken along line HH 'of FIG. 10 including the opposing substrate 20. .
도 10에 있어서, TFT 어레이 기판(10)의 위에는, 밀봉재(52)가 그 가장자리를 따라 마련되어 있고, 그 내측에 병행하여, 화상 표시 영역(10a)의 가장 바깥 둘레를 규정하는 프레임 차광막(53)이 마련되어 있다. 밀봉재(52)의 외측 영역에는, 데이터선 구동 회로(101) 및 외부 회로 접속 단자(102)가 TFT 어레이 기판(10)의 한 변을 따라 마련되어 있고, 주사선 구동 회로(104)가, 이 한 변에 인접하는 두 변을 따라 마련되어 있다. 더욱이 TFT 어레이 기판(10)이 남는 한 변에는, 화상 표시 영역의 양측에 마련된 주사선 구동 회로(104) 사이를 연결하기 위한 복수의 배선(105)이 마련되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1 개소에 있어서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 상하 도통재(106)가 마련되어 있다. 그리고, 도 10에 나타내는 바와 같이, 밀봉재(52)와 거의 동일한 윤곽을 갖는 대향 기판(20)이 당해 밀봉재(52)에 의해 TFT 어레이 기판(10)에 고착되어 있다.10, the sealing material 52 is provided along the edge of the TFT array substrate 10, and parallel to the inside thereof, and the frame light shielding film 53 defining the outermost circumference of the image display area 10a. This is provided. In the outer region of the sealing material 52, a data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10, and the scanning line driving circuit 104 is provided on one side thereof. It is provided along two sides adjacent to. Further, on one side of the TFT array substrate 10, a plurality of wirings 105 for connecting between the scan line driver circuits 104 provided on both sides of the image display area are provided. In addition, at least one corner portion of the opposing substrate 20 is provided with a top and bottom conductive material 106 for electrical conduction between the TFT array substrate 10 and the opposing substrate 20. And as shown in FIG. 10, the opposing board | substrate 20 which has substantially the same outline as the sealing material 52 is fixed to the TFT array substrate 10 by the said sealing material 52. As shown in FIG.
또, 본 실시예에서는 바람직하게는, 화상 표시 영역(10a)에 만든 화소 스위칭용의 TFT(30)에 대해서는 N 채널형 TFT로 구성하면 좋다. 동시에, 주변 영역에 만든 데이터선 구동 회로(101), 주사선 구동 회로(104) 등의 주변 회로를 구성하는 TFT에 대해서는, N 채널형 TFT 및 P 채널형 TFT를 포함하는 CMOS 형 TFT를 포함해서 구성하면 바람직하다. 이와 같이 구성하면, 전자가 캐리어이기 때문에 캐리어 이동도가 우수한 N 채널형 TFT를 이용하여, 화소 스위칭을 높은 구동 주파수로 양호하게 행할 수 있고, 또한 구동 전류 특성 등이 우수한 CMOS를 이용하여 주변 회로를 구성하면서 장치 전체의 장기 수명화를 도모하는 것이 가능해진다.In this embodiment, preferably, the TFT 30 for pixel switching made in the image display region 10a may be configured as an N-channel TFT. At the same time, the TFTs constituting the peripheral circuits such as the data line driver circuit 101 and the scan line driver circuit 104 formed in the peripheral region are configured to include a CMOS TFT including an N-channel TFT and a P-channel TFT. Is preferable. In this configuration, since the electrons are carriers, the N-channel TFT having excellent carrier mobility can be used to perform pixel switching at a high driving frequency, and the peripheral circuit can be formed using CMOS having excellent driving current characteristics. While constructing, it becomes possible to extend the life of the whole apparatus.
또한, 이상 도 6 내지 도 11을 참조하여 설명한 전기 광학 장치의 실시예에서는, 데이터선 구동 회로(101) 및 주사선 구동 회로(104)를 TFT 어레이 기판(10)의 위에 마련하는 대신에, 예컨대 TAB(tape automated bonding) 기판상에 실장된 구동용 LSI에, TFT 어레이 기판(10)의 주변부에 마련된 이방성 도전 필름을 거쳐서 전기적 및 기계적으로 접속되도록 하더라도 좋다. 또한, 상술한 전기 광학 장치에서는, 대향 기판(20)의 외면 및 TFT 어레이 기판(10)의 외면에는 각각, 예컨대, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드, VA(Vertically Aligned) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드 등의 동작 모드나, 노멀리 화이트 모드/노멀리 블랙 모드별로 그에 따라, 편광 필름, 위상차 필름, 편광판 등이 소정의 방향으로 배치된다.In addition, in the embodiment of the electro-optical device described above with reference to FIGS. 6 to 11, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, TAB (tape automated bonding) The drive LSI mounted on the substrate may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. In addition, in the above-described electro-optical device, the outer surface of the opposing substrate 20 and the outer surface of the TFT array substrate 10 are each, for example, twisted nematic (TN) mode, super twisted nematic (STN) mode, and vertically aligned (VA). A polarizing film, a retardation film, a polarizing plate, etc. are arrange | positioned according to a mode, operation mode, such as a PDLC (Polymer Dispersed Liquid Crystal) mode, and normally white mode / normally black mode accordingly.
(전기 광학 장치의 제조 방법)(Method of manufacturing electro-optical device)
이하에서는, 상술한 바와 같은 구성으로 이루어지는 전기 광학 장치의 제조 방법에 대하여 설명한다. 또, 상술한 제 1 실시예에 있어서 설명한, 도 4의 공정(10)과 도 8을 비교하면 알 수 있듯이, 양자 사이에는, 엄밀히 말하면, 소스 전극막(212)에 해당하게 되는 데이터선(6a)의 배치 등 약간 상이한 곳은 있지만, 기본적으로 거의 마찬가지의 구조를 갖는 것을 알 수 있다(또, 그들의 상위점은 본 고안에 있어서 중요한 차이가 아님). 따라서, 제 2 실시예에서는, 상기한 도 4의 공정(10)에 계속하여, 당해 TFT를 포함하는 화소부를 구비한, 액정 장치 등의 전기 광학 장치를 제조하는 경우에 대하여 설명한다.Hereinafter, the manufacturing method of the electro-optical device which consists of a structure as mentioned above is demonstrated. In addition, as can be seen by comparing the process 10 of FIG. 4 and FIG. 8 described in the above-described first embodiment, between the two, strictly speaking, the data line 6a corresponding to the source electrode film 212. Although there are slightly different places such as the arrangement of), it can be seen that they have basically the same structure (their differences are not important differences in the present invention). Therefore, in the second embodiment, the case of manufacturing an electro-optical device such as a liquid crystal device, which is provided with the pixel portion including the TFT, will be described following the above-described step (10) of FIG.
우선, 그 전제로서, TFT(30)는 기판(200)상에서 매트릭스 형상으로 복수 형성되도록 해 놓는다. 또한, 상기 게이트 전극막(206) 및 상기 소스 전극막(212)은, 각각, 기판(200)상에 있어서 상기 매트릭스 형상에 대응하는 것 같은 스트라이프 형상으로 형성하고, 이들 전체로, 예컨대, 격자 형상을 형성하도록 한다. 이것에 의해서, 게이트 전극막(206)은 주사선(3a)의 일부를 구성하고, 소스 전극막(212)은 데이터선(6a)의 일부를 구성하게 된다.First, as a premise, a plurality of TFTs 30 are formed in a matrix on the substrate 200. Further, the gate electrode film 206 and the source electrode film 212 are each formed in a stripe shape that corresponds to the matrix shape on the substrate 200, and all of them are, for example, lattice shapes. To form. As a result, the gate electrode film 206 forms part of the scan line 3a, and the source electrode film 212 forms part of the data line 6a.
이상의 전제 하에서, 전기 광학 장치 내지 그 화소부를 제조하기 위해서는, 도 4의 공정(10)에 계속해서, 상부 전극막(218)의 상층으로서, 제 3 층간 절연막을 형성한 후, 해당 제 3 층간 절연막에 대하여 콘택트 홀을 형성하고, 해당 콘택트 홀을 매립하도록, 또한, 제 3 층간 절연막상에, ITO 등의 투명 도전성 재료로 이루어지는 화소 전극(9a)을 형성한다. 다음에, 이 화소 전극(9a)상에, 폴리이미드계의 투명한 유기 재료로 이루어지는 도포액을 도포한 후, 소정의프리틸트각(pretilt angle)을 갖도록, 또한 소정 방향으로 러빙 처리를 실시하는 것 등에 의해, 배향막(16)을 형성한다.Under the above premise, in order to manufacture the electro-optical device or the pixel portion thereof, following the step 10 of FIG. 4, after forming the third interlayer insulating film as the upper layer of the upper electrode film 218, the third interlayer insulating film On the third interlayer insulating film, a pixel electrode 9a made of a transparent conductive material such as ITO is formed to form a contact hole with respect to the contact hole. Next, after apply | coating the coating liquid which consists of a polyimide-type transparent organic material on this pixel electrode 9a, performing a rubbing process also in a predetermined direction so that it may have a predetermined pretilt angle. The alignment film 16 is formed by, for example.
이것에 의해, TFT 어레이 기판(10)측의 제조는 완료되게 된다.Thereby, manufacture of the TFT array substrate 10 side is completed.
한편, 유리 기판, 석영 기판 등으로 이루어지는 대향 기판(20)을 준비하고, 또한 해당 대향 기판(20)의 전(全)면에, ITO 등의 투명 도전성 재료를 이용하여 대향 전극(21)을 스퍼터링법 등을 이용하여 형성하고, 그 후, 해당 대향 전극(21)상에, 상술한 배향막(16)과 마찬가지로 하여, 폴리이미드계의 투명한 유기 재료로 이루어지는 도포액을 도포한 후, 소정의 프리틸트각을 갖도록, 또한 소정 방향으로 연마 처리를 실시하는 것 등에 의해서, 배향막(22)을 형성한다.On the other hand, the counter substrate 20 which consists of a glass substrate, a quartz substrate, etc. is prepared, and the counter electrode 21 is sputtered on the whole surface of the said counter substrate 20 using transparent conductive materials, such as ITO. It is formed using a method or the like, and then, on the counter electrode 21, in the same manner as the alignment film 16 described above, a coating liquid made of a polyimide-based transparent organic material is applied, and then a predetermined pretilt is applied. The alignment film 22 is formed by, for example, polishing in a predetermined direction so as to have an angle.
마지막으로, 이상과 같이 각종 구성이 만들어진 TFT 어레이 기판(10)과 대향 기판(20)을 대향시키도록 접합하고, 또한 양 기판 사이의 간극내에 전기 광학 물질의 일례인 액정(50)을 봉입함으로써, 전기 광학 장치의 제조는 완료되게 된다.Finally, by bonding the TFT array substrate 10 and the opposing substrate 20 having various configurations as described above to face each other, and enclosing the liquid crystal 50 as an example of the electro-optic material in the gap between the two substrates, The manufacture of the electro-optical device is complete.
(전자 기기)(Electronics)
다음에, 이상 상세히 설명한 전기 광학 장치를 광밸브로서 이용한 전자 기기의 일례인 투사형 컬러 표시 장치의 실시예에 대하여, 그 전체 구성, 특히 광학적인 구성에 대하여 설명한다. 여기서 도 12는, 투사형 컬러 표시 장치의 도식적 단면도이다.Next, the whole structure, especially the optical structure is demonstrated about the Example of the projection type color display apparatus which is an example of the electronic apparatus which used the electro-optical device demonstrated in detail above as a light valve. 12 is a schematic sectional view of the projection color display device.
도 12에 있어서, 본 실시예에 있어서의 투사형 컬러 표시 장치의 일례인 액정 프로젝터(1100)는, 구동 회로가 TFT 어레이 기판상에 탑재된 액정 장치(100)를포함하는 액정 모듈을 3개 준비하고, 각기 RGB 용의 광밸브(100R, 100G, 100B)로서 이용한 프로젝터로서 구성되어 있다. 액정 프로젝터(1100)에서는, 메탈 할 라이드(metal halide) 램프 등의 백색 광원의 램프 유닛(1102)으로부터 투사광이 발생하면, 3장의 미러(1106) 및 2장의 다이클로익 미러(1108)에 의해서, RGB의 3원색에 대응하는 광성분 R, G, B로 나누어지고, 각 색에 대응하는 광밸브(100R, 100G, 100B)에 각기 도입된다. 이 때 특히 B 광은, 긴 광로에 의한 광손실을 방지하기 위해서, 입사 렌즈(1122), 릴레이 렌즈(1123) 및 출사 렌즈(1124)로 이루어지는 릴레이 렌즈계(1121)를 거쳐서 도입된다. 그리고, 광밸브(100R, 100G, 100B)에 의해 각기 변조된 3원색에 대응하는 광성분은, 다이클로익 프리즘(1112)에 의해 재차 합성된 후, 투사 렌즈(1114)를 거쳐서 스크린(1120)에 컬러 화상으로서 투사된다.In Fig. 12, the liquid crystal projector 1100, which is an example of the projection type color display device in the present embodiment, prepares three liquid crystal modules including the liquid crystal device 100 in which a driving circuit is mounted on a TFT array substrate. And a projector used as light valves 100R, 100G, and 100B for RGB, respectively. In the liquid crystal projector 1100, when projection light is generated from the lamp unit 1102 of a white light source such as a metal halide lamp, the three mirrors 1106 and two dichroic mirrors 1108 are used. And light components R, G, and B corresponding to the three primary colors of RGB, and are respectively introduced into the light valves 100R, 100G, and 100B corresponding to each color. At this time, in particular, the B light is introduced through the relay lens system 1121 including the entrance lens 1122, the relay lens 1123, and the exit lens 1124 in order to prevent light loss due to the long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B, respectively, are synthesized again by the dichroic prism 1112, and then the screen 1120 is passed through the projection lens 1114. Projected as a color image.
본 고안은, 상술한 실시예에 한정되는 것이 아니라, 청구의 범위 및 명세서 전체로부터 판독할 수 있는 고안의 요지, 또는 사상에 반하지 않는 범위에서 적절히 변경 가능하고, 그와 같은 변경을 수반하는 기판 장치 및 그 제조 방법, 전기 광학 장치 및 전자 기기도 또한, 본 고안의 기술적 범위에 포함되는 것이다.The present invention is not limited to the above-described embodiments, but can be appropriately changed within the scope not contrary to the spirit or spirit of the invention, which can be read from the claims and the entire specification, and the substrate accompanying such a change. The apparatus, the manufacturing method thereof, the electro-optical apparatus and the electronic apparatus are also included in the technical scope of the present invention.
본 고안에 의하면, 양호한 트랜지스터 특성을 갖고, 또한, 그것을 비교적 장기간에 걸쳐 유지하는 것이 가능한 박막 트랜지스터를 구비하여 이루어지는 기판 장치 및 그 제조 방법, 및, 그와 같은 기판 장치를 구비하여 이루어지는 전기 광학장치 및 전자 기기를 제공할 수 있다.According to the present invention, there is provided a substrate device comprising a thin film transistor having good transistor characteristics and capable of maintaining it for a relatively long time, a method of manufacturing the same, and an electro-optical device comprising the substrate device. An electronic device can be provided.
Claims (14)
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002238483 | 2002-08-19 | ||
| JPJP-P-2002-00238483 | 2002-08-19 | ||
| JP2003195081A JP2004140329A (en) | 2002-08-19 | 2003-07-10 | Substrate device, its manufacturing method, electrooptical device, and electronic apparatus |
| JPJP-P-2003-00195081 | 2003-07-10 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030056894A Division KR100564177B1 (en) | 2002-08-19 | 2003-08-18 | Substrate device, method of manufacturing the same, electro-optical device, and electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200334631Y1 true KR200334631Y1 (en) | 2003-11-28 |
Family
ID=31996090
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030056894A KR100564177B1 (en) | 2002-08-19 | 2003-08-18 | Substrate device, method of manufacturing the same, electro-optical device, and electronic apparatus |
| KR20-2003-0026602U KR200334631Y1 (en) | 2002-08-19 | 2003-08-19 | Substrate device, electro-optical device, and electronic apparatus |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030056894A KR100564177B1 (en) | 2002-08-19 | 2003-08-18 | Substrate device, method of manufacturing the same, electro-optical device, and electronic apparatus |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7119391B2 (en) |
| JP (1) | JP2004140329A (en) |
| KR (2) | KR100564177B1 (en) |
| CN (1) | CN1259724C (en) |
| TW (1) | TWI251793B (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004151546A (en) * | 2002-10-31 | 2004-05-27 | Sharp Corp | Active matrix substrate and display apparatus |
| JP2005045017A (en) * | 2003-07-22 | 2005-02-17 | Sharp Corp | Active matrix substrate and indicating device equipped with it |
| JP2007025611A (en) * | 2005-06-17 | 2007-02-01 | Seiko Epson Corp | Electro-optical device, method of manufacturing the same, and electronic apparatus |
| US7423400B2 (en) * | 2006-06-21 | 2008-09-09 | Flextronics Automotive Inc. | System and method for controlling velocity and detecting obstructions of a vehicle lift gate |
| US20080203547A1 (en) * | 2007-02-26 | 2008-08-28 | Minich Steven E | Insert molded leadframe assembly |
| GB2485828B (en) * | 2010-11-26 | 2015-05-13 | Plastic Logic Ltd | Electronic devices |
| CN103022355B (en) * | 2012-12-21 | 2016-04-06 | 昆山工研院新型平板显示技术中心有限公司 | A kind of low-temperature polysilicon film transistor and preparation method thereof |
| CN105679765A (en) * | 2016-01-12 | 2016-06-15 | 武汉华星光电技术有限公司 | TFT array substrate structure |
| EP3719840A4 (en) | 2017-11-30 | 2021-02-24 | Panasonic Intellectual Property Management Co., Ltd. | Image capturing device |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2502789B2 (en) * | 1990-05-17 | 1996-05-29 | 松下電器産業株式会社 | Method for manufacturing thin film transistor |
| JP3583153B2 (en) * | 1991-09-13 | 2004-10-27 | 株式会社ルネサステクノロジ | Semiconductor device and manufacturing method thereof |
| JPH0961851A (en) | 1995-08-28 | 1997-03-07 | Sony Corp | Liquid crystal display device |
| JP4086925B2 (en) | 1996-12-27 | 2008-05-14 | 株式会社半導体エネルギー研究所 | Active matrix display |
| JP3784491B2 (en) | 1997-03-28 | 2006-06-14 | 株式会社半導体エネルギー研究所 | Active matrix display device |
| JP3736122B2 (en) | 1998-06-23 | 2006-01-18 | セイコーエプソン株式会社 | Liquid crystal device and electronic device |
| JP3065033B2 (en) | 1998-09-28 | 2000-07-12 | セイコーエプソン株式会社 | Thin film transistor device |
| JP3464944B2 (en) | 1999-07-02 | 2003-11-10 | シャープ株式会社 | Thin film transistor substrate, manufacturing method thereof and liquid crystal display device |
| JP2001066631A (en) | 1999-08-25 | 2001-03-16 | Sony Corp | Liquid crystal display device and manufacture thereof |
| JP4403329B2 (en) * | 1999-08-30 | 2010-01-27 | ソニー株式会社 | Manufacturing method of liquid crystal display device |
| KR100481593B1 (en) * | 2000-04-21 | 2005-04-08 | 세이코 엡슨 가부시키가이샤 | Electrooptical device |
| KR100695299B1 (en) * | 2000-05-12 | 2007-03-14 | 삼성전자주식회사 | Thin film transistor panels for liquid crystal display and methods for manufacturing the same |
| JP3918412B2 (en) | 2000-08-10 | 2007-05-23 | ソニー株式会社 | Thin film semiconductor device, liquid crystal display device and manufacturing method thereof |
| JP2002094072A (en) * | 2000-09-18 | 2002-03-29 | Seiko Epson Corp | Element substrate for electro-optical device and manufacturing method therefor, electro-optical device and manufacturing method therefor and electronic equipment |
| JP4075299B2 (en) | 2000-09-20 | 2008-04-16 | セイコーエプソン株式会社 | ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME |
| JP3608492B2 (en) | 2000-09-22 | 2005-01-12 | 株式会社ノーリツ | Water heater system |
| JP2002131778A (en) | 2000-10-23 | 2002-05-09 | Seiko Epson Corp | Substrate for electro-optic device as well as electro- optic device and electronic equipment having the same |
| JP4186767B2 (en) * | 2002-10-31 | 2008-11-26 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
-
2003
- 2003-07-10 JP JP2003195081A patent/JP2004140329A/en not_active Withdrawn
- 2003-08-04 TW TW092121288A patent/TWI251793B/en not_active IP Right Cessation
- 2003-08-05 US US10/633,682 patent/US7119391B2/en not_active Expired - Lifetime
- 2003-08-18 KR KR1020030056894A patent/KR100564177B1/en not_active IP Right Cessation
- 2003-08-19 KR KR20-2003-0026602U patent/KR200334631Y1/en not_active IP Right Cessation
- 2003-08-19 CN CNB031536808A patent/CN1259724C/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004140329A (en) | 2004-05-13 |
| CN1484316A (en) | 2004-03-24 |
| US7119391B2 (en) | 2006-10-10 |
| TWI251793B (en) | 2006-03-21 |
| TW200410175A (en) | 2004-06-16 |
| KR100564177B1 (en) | 2006-03-28 |
| CN1259724C (en) | 2006-06-14 |
| US20040056297A1 (en) | 2004-03-25 |
| KR20040016798A (en) | 2004-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100564510B1 (en) | Electro-optical device, process for manufacturing the same, and electronic apparatus | |
| KR100550693B1 (en) | Electro optical substrate device and manufacturing method for same, electro optical apparatus, electronic apparatus and manufacturing method for a substrate device | |
| KR200336100Y1 (en) | Electro-optical device and electronic apparatus | |
| KR20020026192A (en) | Electrooptic device, projection type display and method for manufacturing electrooptic device | |
| KR20020075287A (en) | Substrate device and method of manufacturing same, electro-optical device and method of manufacturing same, and electronic device | |
| JP3937721B2 (en) | Electro-optical device, manufacturing method thereof, and projector | |
| KR200334631Y1 (en) | Substrate device, electro-optical device, and electronic apparatus | |
| KR20030076421A (en) | Electrooptics apparatus, method of manufacturing the same, and electronic equipment | |
| JP3925549B2 (en) | Electro-optical device and electronic apparatus | |
| JP4096546B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JP4139530B2 (en) | Electro-optical device and electronic apparatus | |
| JP2004335848A (en) | Semiconductor device and manufacturing method thereof, electrooptic apparatus and manufacturing method thereof, and electronic apparatus | |
| JP4218494B2 (en) | Manufacturing method of substrate for semiconductor device | |
| JP4269659B2 (en) | Electro-optical device, manufacturing method thereof, and electronic apparatus | |
| JP2004191930A (en) | Electrooptical device and method of manufacturing the same, and electronic apparatus | |
| JP2004140330A (en) | Substrate device, its manufacturing method, electrooptic device, and electronic equipment | |
| JP3733970B6 (en) | Electro-optical device and electronic apparatus | |
| JP3733970B2 (en) | Electro-optical device and electronic apparatus | |
| JP2000114528A (en) | Manufacture of thin-film transistor and optoelectronic device | |
| JP2001100248A (en) | Electro-optical device, method for manufacturing the same ahd electronic apparatus | |
| JP2004103732A (en) | Method for manufacturing substrate and electrooptic apparatus, and electrooptic apparatus and electronic apparatus | |
| JP2004341337A (en) | Liquid crystal device, its manufacturing method, and electronic device | |
| JP2005136066A (en) | Substrate for semiconductor device, its manufacturing method, and electrooptical device | |
| JP2007047829A (en) | Electro-optical device and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| U107 | Dual application of utility model | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20040723 Year of fee payment: 3 |
|
| EXTG | Ip right invalidated |