JP4096546B2

JP4096546B2 - ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE

Info

Publication number: JP4096546B2
Application number: JP2001334618A
Authority: JP
Inventors: 研一高原
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-10-31
Filing date: 2001-10-31
Publication date: 2008-06-04
Anticipated expiration: 2021-10-31
Also published as: JP2003140127A

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置及びその製造方法の技術分野に属する。また、本発明は、該電気光学装置を具備してなる電子機器の技術分野にも属する。
【０００２】
【背景技術】
液晶装置等の電気光学装置は、通常、所定パターンとなる電極がそれぞれ形成された一対の基板間に、液晶等の電気光学物質を封入してなる。ここに、上記電極としては、例えば、一対の基板の一方において一定の方向に延設されるストライプ状の電極と、他方において前記一定の方向に交差するよう延設される同電極とを設けることによって、いわゆるパッシブマトリクス駆動が可能な電気光学装置が知られている。
【０００３】
また、上記電極として、一対の基板の一方においてマトリクス状に配列された画素電極と、他方において共通電極とを設けるとともに、該画素電極の各々に接続された薄膜トランジスタ（Thin Film Transistor；以下適宜、「ＴＦＴ」という。）、該ＴＦＴの各々に接続され、行（又は列）方向に平行に設けられた走査線及び列（又は行）方向に平行に設けられたデータ線等を備えることによって、いわゆるアクティブマトリクス駆動が可能な電気光学装置も知られている。なお、以下では、前記画素電極が設けられる基板をＴＦＴアレイ基板、共通電極が設けられる基板を対向基板、とそれぞれ呼ぶことにする。
【０００４】
このような電気光学装置においては、近年、該装置の小型化を図るべく、更なる微細化、あるいは更なる高集積化が要求されている。これに伴い、例えば、上述したアクティブマトリクス駆動可能な電気光学装置においては、ＴＦＴ等の回路素子自体の微細化はもとより、一対の基板間の間隔（いわゆる「セルギャップ」）の狭小化等も実現しなければならない。また特に、上述の要求に応えるためには、前記画素電極の大きさ、ないしは該画素電極により定義しうる画素のサイズは、これを小さくしなければならない。
【０００５】
【発明が解決しようとする課題】
しかしながら、画素のサイズを小さくすると、次のような問題が生じる。すなわち、電気光学装置の一例としての液晶装置においては、上述したように、一対の基板間に液晶が封入されるが、該装置で画像を表示するためには、その液晶中及び前記電極等を光が透過しなければならない。より具体的には、例えば、投射型表示装置にみられるように、外部に設置された光源から発した光を液晶装置の一方の基板面に入射させるとともに、上述したような各種電極に電圧を印加・非印加することによって液晶の配向状態を適宜変化させることで、当該光を液晶中で透過・非透過させ、このうち液晶中を透過した光については、他方の基板面から出射させなければならない。
【０００６】
しかるに、この場合において、上述したように画素のサイズが小さくされていると、液晶中を進行してきた光が他方の基板面で出射する際に、著しい光の回折現象が生じるおそれがある。例えば、アクティブマトリクス駆動可能な液晶装置においては、通常、光入射側に対向基板が、光出射側にＴＦＴアレイ基板が配置されるが、該ＴＦＴアレイ基板上では、通常、非開口領域が設定され、液晶中を進行した光は、該非開口領域外に位置する前記画素電極を透過することになる。ここで、この光の透過域たる画素電極が小さく（すなわち、画素のサイズが小さく）されている場合、該画素電極は、極言すればピンホールに類似なるものと仮定することができるから、光がこれを透過ないし出射する際に、回折することになるのである。つまり、出射した光は、本来とるべき進行経路とは別の進行経路をとることになる。
【０００７】
このようになると、例えば投射型表示装置におけるスクリーン上のあるポイントに本来到達すべき光が、該スクリーン上の別のポイントや、あるいはスクリーン外に到達することとなってしまうから、画像全体として本来得られるべき輝度やコントラストが得られなくなり、それらの低下を招く結果となってしまう。
【０００８】
ちなみに、このような問題は次のような事情の下、より深刻なものになると考えられる。すなわち、前記ＴＦＴアレイ基板上には、ＴＦＴにおける光リーク電流の発生を防止するため、該ＴＦＴのチャネル領域に光が入射することを防止する遮光膜が形成されることがあるが、上述したような回折現象は、該遮光膜の外縁によっても生じるおそれがある。
【０００９】
さらには、前記対向基板上に各画素に対応したマイクロレンズを形成して光を集光することで、該光の有効利用を図りうるような液晶装置も提案されているが、このような液晶装置にあっては、マイクロレンズにより集光された光は一般に多くの斜め光を含むことになり、これがそのままＴＦＴアレイ基板面から出射することは勿論、該斜め光が回折して出射する場合等には、上記した問題点はより深刻になる。
【００１０】
本発明は、上記問題点に鑑みてなされたものであり、画素サイズが小さくなっても画像における輝度等の低下を招くことのない電気光学装置及びその製造方法並びに電子機器を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本発明の電気光学装置は、上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、前記一対の基板のうち一方の基板上には、表示用電極と、該表示用電極にスイッチング素子を介して又は直接に接続された配線と、当該一方の基板における前記電気光学物質に対向する側の表面にレンズとを備える。
【００１２】
本発明の電気光学装置によれば、配線を通じて表示用電極に信号を供給することによって、該表示用電極を駆動することが可能となる。この際、スイッチング素子を介して信号を供給すれば、いわゆるアクティブマトリクス駆動が可能となり、直接に信号を供給すれば、いわゆるパッシブマトリクス駆動が可能となる。そして、表示用電極が駆動されることで、これにより電気光学物質の状態が変化し、画像を表示することが可能となる。例えば、前記電気光学物質が液晶である場合には、表示用電極の駆動により該液晶の配向状態が変化することになり、この配向状態に応じて当該電気光学装置に入射した光が透過・非透過することによって、画像を表示することが可能となる。
【００１３】
ここで特に、本発明においては、前記一方の基板上における前記電気光学物質に対向する側の表面にレンズが備えられているから、上述したように、例えば当該電気光学装置が液晶装置である場合を仮定すると、該装置に入射した光は前記レンズを通過することとなり、当該光の出射の際において、その進行経路を変更することが可能となる。すなわち、本発明によれば、上述したように、画素のサイズが小さくなる場合に特に顕著にみられる回折現象が仮に生じたとしても、それを強制的に、本来の、ないしは正規の進行経路に調整すること、或いは、回折現象が生じる位置に存在するレンズにより当該回折現象の発生を食い止めることが可能となるのである。
【００１４】
したがって、本発明によれば、出射光は、本来到達すべきポイントに正規に到達することになるから、画像の輝度低下、あるいはコントラスト低下を招くようなことがない。
【００１５】
なお、本発明において、表示用電極と配線とを直接に接続する場合にあっては、該表示用電極が例えばストライプ状電極であるような形態を想定することができる。
【００１６】
本発明の電気光学装置の一態様では、前記表示用電極はマトリクス状に配列された複数の画素電極からなるとともに、前記スイッチング素子は薄膜トランジスタからなり、前記レンズは、前記画素電極の各々に対応して存在する、非開口領域に囲まれた開口領域の各々に対向するように形成されている。
【００１７】
この態様によれば、薄膜トランジスタを、配線を通じてスイッチング動作させることで、該薄膜トランジスタに接続された画素電極を駆動することにより、いわゆるアクティブマトリクス駆動が可能となる。
【００１８】
そして特に、本態様においては、画素電極の各々に対応して存在する、非開口領域に囲まれた開口領域の各々に対向するように、前記レンズが複数形成されている。ここで、画素電極に対応して存在する開口領域は、マトリクス状に配列されていることになるが、このような開口領域においては、該領域内縁の至る所で上記した回折現象が生じ得ることになる。しかしながら、本態様においては、これら開口領域に対向するようにレンズが形成されていることにより、そのような回折現象に係る不具合を、上述した作用により回避することが可能である。このように、本態様は、上述の回折現象に係る不具合を解消するに、より好適な形態であるといえる。
【００１９】
この開口領域の各々に対向するようレンズが形成されている態様では特に、前記一方の基板上には、前記薄膜トランジスタ下に形成され、前記非開口領域を規定する遮光膜を更に備えるようにするとよい。
【００２０】
このような構成によれば、薄膜トランジスタ下において遮光膜が形成されていることから、該トランジスタの半導体層、とりわけそのチャネル領域に対する光の入射が防止され、もって光リーク電流の発生を未然に防止することが可能となる。
【００２１】
また、一方で、この遮光膜の存在により、その外縁によって新たな回折現象の生起を招くおそれがあるが、本構成によれば、非開口領域を規定する遮光膜に囲まれた、開口領域に対向するように、レンズが形成されていることにより、そのような新たな回折現象に係る不具合を、上述した作用により回避することが可能である。
【００２２】
要するに、本構成によれば、既に述べた作用効果、すなわち通常の回折現象による光の進行経路の変更を防止することが可能であることに加え、遮光膜の外縁によって回折する光の進行経路の変更をも防止することが可能となる。
【００２３】
上述の遮光膜を更に備える態様では特に、前記非開口領域及び前記遮光膜は、平面的に見て、格子状パターンを含むようにするとよい。
【００２４】
この構成によれば、開口領域において、その一単位と呼び得る形状が略四辺形状を有することとなり、例えば、本発明に係る電気光学装置を液晶装置として構成するに最も好適の態様となる。また、一般に、このような格子状パターンが存在する状況下においては、回折現象が最も生じやすい態様の一つであるといえ、それゆえ、本発明に係る上述の作用効果を最も効果的に享受し得る態様であるということがいえる。
【００２５】
本発明の電気光学装置の他の態様では、前記レンズは、前記一方の基板の表面に対するエッチングにより形成された凹部内に、前記一方の基板の屈折率とは異なる屈折率を有する媒質が充填されてなる。
【００２６】
この態様によれば、レンズは、一方の基板と一体的に、あるいは一方の基板のいわば一部として形成されることになるから、レンズを設けるために特別な部材を用意する必要がない。したがって、その製造も容易であるし、また、製造コストも相応分低減することが可能となる。さらに、本態様では、前記凹部内に一方の基板の屈折率とは異なる屈折率を有する媒質が充填されてなるから、電気光学物質中を通過する光は、一方の基板内を進むよりも、レンズ内を進行する方が、より大きな屈折を受けることになる。すなわち、本態様によれば、光の進行経路の調整をより容易に、またより確実に実施し得ることになる。なお、この媒質を構成する具体的な材料としては、後述するＳｉＮｘ又はＩＴＯのほか、透明導電性樹脂等を利用することも可能である。
【００２７】
このレンズ内に媒質が充填されている態様では特に、前記媒質は、ＳｉＮｘ（窒化シリコン）又はＩＴＯ（Indium Tin Oxide）を含むようにするとよい。
【００２８】
このような構成によれば、ＳｉＮｘ又はＩＴＯが前記媒質として適切な材料であることから、光の進行経路の調整をより確実に実施し得ることになる。
【００２９】
本発明の電気光学装置の他の態様では、前記一対の基板のうちの他方の基板上には、マイクロレンズが更に備えられている。
【００３０】
この態様によれば、マイクロレンズにより、入射光を表示用電極上における特定領域に集光することが可能となるので、該入射光の利用効率を高めることが可能となる。
【００３１】
そして本態様によれば特に、上記のように集光された光に一般に多く含まれることとなる斜め光を、本発明に係るレンズによって、正規の方向に強制的に調整することが可能となるから、入射光の画像構成に対する寄与率をいっそう高めることが可能となる。むろん、この場合においても、前述の回折現象により変更された光の進行経路の調整をも実施することが可能であるのは当然である。
【００３２】
本発明の電気光学装置の他の態様では、前記レンズの上側では平坦化処理が施されており、前記表示用電極は、当該平坦化処理が施された面上に形成されている。
【００３３】
この態様によれば、画素電極等からなる表示用電極が、平坦化処理が施された面上に形成されていることから、一方の基板の表面に前記レンズが存在しているにもかかわらず、該表示用電極もまた、平坦面を有するものとして形成することが可能である。
【００３４】
本発明の電気光学装置の製造方法は、一対の基板間に電気光学物質が挟持されてなり、前記一対の基板のうち一方の基板上には、表示用電極と、該表示用電極にスイッチング素子を介して又は直接に接続された配線とを備える電気光学装置を製造する電気光学装置の製造方法であって、前記一方の基板上に、レジストを塗布する工程と、前記レジストにフォトリソグラフィ技術を応用して開口部を形成する工程と、前記開口部を利用して当該一方の基板の表面をエッチングすることで凹部を形成する工程と、前記レジストを除去する工程と、当該凹部の内部及び前記一方の基板上に、当該一方の基板の屈折率とは異なる屈折率を有する媒質を成膜することで前記凹部内にレンズを形成する工程と、当該媒質が成膜された表面に平坦化処理を施す工程と、前記一方の基板上に前記配線及び前記表示用電極を積層構造として形成する工程と、前記一対の基板のうちの他方の基板に対して前記一方の基板における前記レンズが形成されている面を対向させるように両基板を貼り合わせる工程と、前記一方の基板及び前記他方の基板間に電気光学物質を封入する工程とを含む。
【００３５】
本発明の電気光学装置の製造方法によれば、本発明に係る、レンズを備えた電気光学装置を比較的容易に製造することが可能となる。
【００３６】
他方、本発明によれば、一方の基板上に媒質が成膜された後、当該媒質の成膜された表面に平坦化処理が施されることになるので、例えば、前記レンズが一方の基板上に島状に形成されているのであれば、その位置に対応して、媒質もまた島状に残存するような形態を容易に形成することが可能となる。換言すれば、レンズ内部に媒質が充填されている状態であって、当該レンズが形成されていない位置については、一方の基板それ自体の表面が現出されるような形態を容易に形成することが可能となる。
【００３７】
また、レンズ内部の媒質及び一方の基板の表面は、ともに平坦化処理を受けることにより、両者にわたった平坦面を現出させうることになるから、その上に形成される前記配線及び前記表示用電極等においては、例えば、カバレージの問題等その他その製造を困難とするような段差を生じさせることがない。
【００３８】
なお、本態様にいう「平坦化処理」としては、具体的には例えば、ＣＭＰ（Chemical Mechanical Polishing）処理が該当すると考えればよい。
【００３９】
本発明の電気光学装置の製造方法の一態様では、前記表示用電極はマトリクス状に配列された複数の画素電極からなり、前記レジストを塗布する工程の前には前記一方の基板上に遮光膜を形成する工程を更に含むとともに、前記凹部を形成する工程における前記エッチングでは前記一方の基板の表面に加え前記遮光膜をも該エッチングの対象として、当該遮光膜を格子状パターンを含むものとして形成し、前記レジストを除去する工程の後には前記遮光膜上に絶縁膜を介して前記スイッチング素子としての薄膜トランジスタを形成する工程を更に含む。
【００４０】
この態様によれば、本発明に係る、遮光膜が備えられてなる態様となる電気光学装置を比較的容易に製造することが可能となる。
【００４１】
本発明の電気光学装置の製造方法の他の態様では、前記レンズを形成する工程における前記エッチングは、ウェットエッチングを含む。
【００４２】
この態様によれば、レジストに形成された開口部を利用したエッチングが、ウェットエッチングを含むものであることにより、前記レンズは、一般にレンズ形状として最適だと考えられるドーム状を含むものとして、極めて容易に形成されうることになる。というのも、ウェットエッチングによれば、エッチング液が前記開口部の縁部分からレジストの背面に回り込みながらエッチングが進行することになるから、所定深度まで当該エッチングを実施すれば、基板表面を基準として、自然に、凹型のドーム状の窪みを形成することが可能となるからである。
【００４３】
なお、上述した遮光膜及び薄膜トランジスタ等を形成する態様に対して、本態様を適用する場合においては特に、前記エッチングにおいて遮光膜をもエッチングすることになるが、この場合、遮光膜及び基板表面にそれぞれ適したエッチング液を分けて利用するとよい。このようにすれば、製造時間の短縮等を図ることが可能となる。
【００４４】
ここで、遮光膜用のエッチング液としては、例えば、以下に掲げるものを利用することが可能である。すなわち、例えば遮光膜がＷＳｉ（タングステンシリサイド）からなる場合には、エッチング液として、硫酸（Ｈ_２ＳＯ_４）水溶液と過酸化水素水（Ｈ_２Ｏ_２）水溶液の混合液、水酸化アンモニウム（ＮＨ_４ＯＨ）水溶液と過酸化水素水（Ｈ_２Ｏ_２）水溶液の混合液、フッ化水素（ＨＦ）水溶液等を用いることが可能である。また、遮光膜がＴｉ（チタン）からなる場合には、フッ化水素（ＨＦ）の水溶液、過酸化水素水（Ｈ_２Ｏ_２）の水溶液等を利用することが可能である。これらの場合のうち特に、フッ化水素を利用する際には、遮光膜に加えて、基板表面をも一緒にエッチングできるので、上述したように両者でエッチング液を変更する手間をかけることなく、連続したエッチング処理を実施することが可能である。
【００４５】
なお、その他のものについては、上記羅列したエッチング液で遮光膜をエッチングした後、通常のウェットエッチング液で基板表面をエッチングすることが好ましい。
【００４６】
本発明の電子機器は、上記課題を解決するために、本発明の電気光学装置（ただし、その各種態様を含む。）を具備してなる。
【００４７】
本発明の電子機器によれば、本発明に係る電気光学装置を具備してなるので、回折現象に起因する画像の輝度低下、あるいはコントラスト低下を生ずることのない、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種電子機器を実現することができる。
【００４８】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４９】
【発明の実施の形態】
以下では、本発明の実施の形態（第１及び第２実施形態）について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００５０】
（第１実施形態）
まず、本発明の第１の実施形態における電気光学装置の画素部における構成について、図１から図４を参照して説明する。ここに、図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ´断面図である。さらに、図４は、第１実施形態に係る後記レンズ４０１の作用効果を説明するため画素部の構成を斜視した説明図である。なお、図３においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００５１】
図１において、第１実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００５２】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００５３】
画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
【００５４】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。また、走査線３ａに並んで、蓄積容量７０の固定電位側容量電極を含むとともに定電位に固定された容量線３００が設けられている。
【００５５】
以下では、上記データ線６ａ、走査線３ａ、ＴＦＴ３０等による、上述のような回路動作が実現される電気光学装置の、より現実的な構成について、図２及び図３を参照して説明する。
【００５６】
まず、第１実施形態に係る電気光学装置は、図２の断面図たる図３に示すように、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば、石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。また、ＴＦＴアレイ基板１０上には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。ここで画素電極９ａは、例えばＩＴＯ（Indium Tin Oxide）膜等の透明導電性膜からなり、また、配向膜１６は、例えばポリイミド膜等の有機膜からなる。
【００５７】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、例えばＩＴＯ膜等の透明導電成膜からなる。また、配向膜２２は、ポリイミド膜等の透明な有機膜からなる。
【００５８】
一方、図２において、上記ＴＦＴアレイ基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ´により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。
【００５９】
走査線３ａは、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ´に対向するように配置されており、走査線３ａはゲート電極として機能する。すなわち、走査線３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に走査線３ａの本線部がゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００６０】
ＴＦＴ３０は、図３に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したようにゲート電極として機能する走査線３ａ、例えばポリシリコン膜からなり走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００６１】
なお、ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また、第１実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、ＴＦＴ３０を構成する半導体層１ａは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層１ａを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
【００６２】
そして第１実施形態では特に、このＴＦＴ３０下には下地遮光膜１１ａ及び下地絶縁膜１２が形成されているとともに、該下地遮光膜１１ａが形成されていない部位において、レンズ４０１が形成されている。
【００６３】
このうちまず、下地遮光膜１１ａは、平面的にみて、格子状にパターニングされており、これにより各画素の開口領域を規定している。なお、開口領域の規定は、図２中縦方向に延びるデータ線６ａと図２中横方向に延びる後述の容量線３００とが相交差して形成されることによっても、なされている。また、この下側遮光膜１１ａについては、後述の容量線３００の場合と同様に、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、画像表示領域からその周囲に延設して定電位源に接続するとよい。他方、下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００６４】
そして、レンズ４０１は、図２及び図３に示すように、ＴＦＴアレイ基板１０における液晶層５０に対向する側の表面、すなわち図３では該基板１０の上面に形成されている。より詳しくは、レンズ４０１は、ＴＦＴアレイ基板１０上に直接に、例えば該基板１０の表面をエッチングすることにより、該表面に対して凹形状を含むように形成されている。また、その形成位置は、上述の格子状パターンを有する下地遮光膜１１ａが形成されていない部位であって、かつ上述のマトリクス状に形成された複数の画素電極９ａの一々に対向する部位に形成されている。要するに、第１実施形態に係るレンズ４０１は、図２に示すように、平面的にみて島状に複数形成されていて、その島状と呼称し得る部位は光の透過域（すなわち、本発明にいう「開口領域」）に略一致していることになる。
【００６５】
さらに、このレンズ４０１を構成する一つ一つのレンズの大きさは、概ね画素電極９ａの一つ一つの大きさに対応するようにされ、かつ、その平面形状は、図２に示すように、それぞれの角に丸みを帯びた矩形状とされている。
【００６６】
加えて、このレンズ４０１は、その内部において、図３に示すように、ＴＦＴアレイ基板１０が有する屈折率とは異なる屈折率を有する媒質４１１が充填されてなる。この媒質４１１の材料としては、具体的には例えば、ＳｉＮｘ又はＩＴＯ等をあてるとよい。
【００６７】
一方、図２及び図３においては、蓄積容量７０が、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての中継層７１と、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。
【００６８】
中継層７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、中継層７１は、後に詳述する容量線３００と同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。中継層７１は、画素電位側容量電極としての機能のほか、コンタクトホール８３と、中継層７１と画素電極９ａとを接続するコンタクトホール（図３においては不図示）を介して、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。
【００６９】
このように中継層７１を利用すれば、層間距離が例えば２０００ｎｍ程度と長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ、比較的小径の二つ以上の直列なコンタクトホールで両者間を良好に接続することができ、画素開口率を高めることが可能となる。また、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。
【００７０】
容量線３００は、例えば金属又は合金を含む導電膜からなり固定電位側容量電極として機能する。この容量線３００は、平面的に見ると、図２に示すように、走査線３ａの形成領域に重ねて形成されている。より具体的には容量線３００は、走査線３ａに沿って延びる本線部と、図中、データ線６ａと交差する各個所からデータ線６ａに沿って上方に夫々突出した突出部と、コンタクトホール８５に対応する個所が僅かに括れた括れ部とを備えている。このうち突出部は、走査線３ａ上の領域及びデータ線６ａ下の領域を利用して、蓄積容量７０の形成領域の増大に貢献する。
【００７１】
このような容量線３００は、好ましくは高融点金属を含む導電性遮光膜からなり、蓄積容量７０の固定電位側容量電極としての機能のほか、ＴＦＴ３０の上側において入射光からＴＦＴ３０を遮光する遮光層としての機能をもつ。
【００７２】
また、容量線３００は、好ましくは、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、後述するデータ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。
【００７３】
誘電体膜７５は、図３に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。
【００７４】
図２及び図３においては、上記のほか、走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３がそれぞれ開孔された第１層間絶縁膜４１が形成されている。
【００７５】
第１層間絶縁膜４１上には、中継層７１及び容量線３００が形成されており、これらの上には高濃度ソース領域１ｄへ通じるコンタクトホール８１及び中継層７１へ通じるコンタクトホール（図３においては不図示）がそれぞれ開孔された第２層間絶縁膜４２が形成されている。
【００７６】
なお、第１実施形態では、第１層間絶縁膜４１に対しては、約１０００℃の焼成を行うことにより、半導体層１ａや走査線３ａを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。他方、第２層間絶縁膜４２に対しては、このような焼成を行わないことにより、容量線３００の界面付近に生じるストレスの緩和を図るようにしてもよい。
【００７７】
第２層間絶縁膜４２上には、データ線６ａが形成されており、これらの上には中継層７１へ通じるコンタクトホール（図３においては不図示）が形成された第３層間絶縁膜４３が形成されている。
【００７８】
第３層間絶縁膜４３の表面は、ＣＭＰ処理等により平坦化されており、その下方に存在する各種配線や素子等による段差に起因する液晶層５０の配向不良を低減する。
【００７９】
ただし、このように第３層間絶縁膜４３に平坦化処理を施すのに代えて、又は加えて、ＴＦＴアレイ基板１０、下地絶縁膜１２、第１層間絶縁膜４１及び第２層間絶縁膜４２のうち少なくとも一つに溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより、平坦化処理を行ってもよい。
【００８０】
このような構成となる第１実施形態に係る電気光学装置においては、特に上記レンズ４０１に関して、次のような作用効果を得ることが可能である。すなわち、第１実施形態に係る電気光学装置では、液晶層５０を透過すべき光が、図３に示すように、対向基板２０の図中上面側から入射し、ＴＦＴアレイ基板１０の図中下面側から出射するが、この出射の際においては、液晶層５０及び画素電極９ａ等を透過してきた光は、最終的にレンズ４０１を通過せざるを得ない状況となっている。これは、レンズ４０１が、上述のように複数の画素電極９ａの一々に対向するように形成されていることによる。したがって、第１実施形態によれば、ＴＦＴアレイ基板１０裏面から出射する光に対して、その進行経路を任意に変更することが可能である。ここに「任意に」とは、レンズ４０１の具体的形状をどのようにするか、また、上記媒質４１１の材料として何を選択するか等によって、上記進行経路の変更をどの程度とするかを、基本的に自由に定めることができることを意味する。
【００８１】
ここで、図２及び図３に示す画素電極９ａの大きさ（面積）が比較的小さく形成される場合、すなわち光の透過域が比較的小さく形成される場合を想定すると、ＴＦＴアレイ基板１０裏面で出射する光は、図４の二点破線に示すように、当該出射時において著しく回折することになる。
【００８２】
なお、図４は、画素部の構成を斜視した説明図であり、縦横に延設された走査線３ａ及びデータ線６ａが示されているとともに、各線３ａ及び６ａにより定まるマトリクス状領域には画素電極９ａが形成されていることが示され、また、各線３ａ及び６ａが交わるポイントにおいては、半導体層１ａを含むＴＦＴ３０が形成されていることが示されている。また、走査線３ａ下及びデータ線６ａ下には、格子状パターンを有する下側遮光膜１１ａが形成されており、画素の開口領域を規定している。この開口領域の規定は、既に述べたように、データ線６ａと、走査線３ａに並行して延設されている容量線３００（図４では不図示）とによってもなされる。また、図４においては、対向基板２０側に設けられる格子状パターンを有する遮光膜２３によっても、開口領域の規定がなされていることが示されている。
【００８３】
さて、以上のような構成において、出射光が著しく回折するのは、下側遮光膜１１ａ、データ線６ａ及び走査線３ａ０等が一般に光を遮断するため、その大きさが小さい画素電極９ａは、極言すればいわばピンホールと同様な作用をもつことになるからである。その結果、出射光の基板１０裏面における出射角は極めて大きくなる等により、該出射光は本来到達すべきポイントに到達しないことになる。
【００８４】
しかるに、第１実施形態では、上述のようなレンズ４０１が形成され、かつ、出射光は該レンズ４０１を通過せざるを得ない状況にあるから、上述のような回折に係る不具合が発生しない。というのも、出射光が仮に回折したとしても、その回折による進行経路の変更を、レンズ４０１の屈折作用によって打ち消すように、すなわち本来の、ないしは正規の進行経路となるように、強制的に調整することが可能となるからである。図４においては、その様子が、図中上方から下方にかけて連続し、かつ、直線状となる一点鎖線によって示されている。
【００８５】
しかも、第１実施形態においては、レンズ４０１は、その内部に上述したＳｉＮｘ又はＩＴＯ等からなる媒質４１１が充填されてなるから、上述の進行経路の変更をより容易に実現することが可能となる。
【００８６】
また、第１実施形態に係るレンズ４０１は、ＴＦＴアレイ基板１０上に直接に形成されていたから、該レンズ４０１を形成するために特別の部材を用意する必要がなく、その製造を比較的容易に実施することが可能であるとともに、製造コストも相応分低減することが可能である。
【００８７】
なお、レンズ４０１による屈折作用が具体的にどのような程度でもって働くようにすべきか、すなわち出射光の進行経路の変更を具体的にどの程度とするかは、上述の回折の程度等を鑑み、レンズ４０１の具体的形状、また、上記媒質４１１の材料等を、経験的、実験的、理論的、あるいはシミュレーションによって適当に選択することによって、適宜好適なものとして設定することが可能である。
【００８８】
（第２実施形態）
以下では、本発明の第２の実施形態について、図５を参照して説明する。ここに、図５は、図３と同趣旨の図であって、当該図３とはマイクロレンズ５０１が備えられている点で異なる形態となる断面図である。
【００８９】
第２実施形態においては、図５に示すように、上述の対向基板２０においてマイクロレンズ５０１が設けられている。このマイクロレンズ５０１は、図５に示すように、前述の複数の画素電極９ａの一々に対応するようにして、対向基板２０と一体的となるように形成されている。また、このマイクロレンズ５０１の上層として、カバーガラス５０２が形成されている。このカバーガラス５０２と対向基板２０との接着は、例えば、両板の周囲又は全面に透明な接着剤を塗布すること等により行われている。
【００９０】
このようなマイクロレンズ５０１によれば、画素電極９ａ上の特定領域に入射光を集めることによって、該入射光の利用効率、すなわち画像を構成する入射光の寄与率を高めることが可能となる。
【００９１】
ここで、マイクロレンズ５０１による、いま述べたような入射光の集光作用によれば、図５の一点差線に示すように、液晶層５０中を透過して画素電極９ａに至る光、あるいはレンズ４０１が存在しない場合を想定した場合にＴＦＴアレイ基板１０を出射する光等のいずれについても、基板面に対して鉛直ではない一定の集光経路を辿ることになる。すなわち、入射光をマイクロレンズ５０１に透過させると、出射光において、多くの斜め光を含ましめることになるのである。これでは、本来、入射光の利用効率を高めようとしてマイクロレンズ５０１を設けた意義を減殺する結果になりかねない。
【００９２】
しかるに、第２実施形態においては、上述のような斜め光が発生したとしても、それが入射光の利用効率の低下という結果に当然に帰結しない。なぜなら、第２実施形態では、上述したようにレンズ４０１が形成されていることにより、上述の斜め光に係る進行経路を、図５の実線に示すように、適当な進行経路となるように変更することが可能だからである。つまり、第２実施形態によれば、斜め成分を有する光をそのままに放置しておけば、無駄になるような光についても、これに適当な進行経路の変更を加えることで、当該光を画像構成に寄与する光として利用することが可能となり、もって入射光の利用効率の更なる向上を見込むことができるのである。
【００９３】
なお、このように斜め光に係る作用をもたせるレンズ４０１においても、上述した、回折に伴う不具合を解消するような進行経路変更作用を同時に併せ持たせることが可能であることは言うまでもない。
【００９４】
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図６及び図７を参照して説明する。なお、図６は、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板２０の側からみた平面図であり、図７は図６のＨ−Ｈ´断面図である。
【００９５】
図６及び図７において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００９６】
シール材５２は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材５２中には、本実施形態における液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置であれば、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバ、あるいはガラスビーズ等のギャップ材（スペーサ）が散布されている。あるいは、当該液晶装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層５０中に含まれてよい。
【００９７】
シール材５２の外側の領域には、データ線６ａに画像信号を所定のタイミングで供給することにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定のタイミングで供給することにより、走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する二辺に沿って設けられている。
【００９８】
なお、走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでもよいことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。
【００９９】
ＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナ部の少なくとも一箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図７に示すように、図６に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１００】
図７において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１のほか、最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマテッィク液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【０１０１】
なお、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１０２】
また、上述した各実施形態においては、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には、それぞれ、例えばＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ（Polymer Dispersed Liquid Crystal）モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光偏向フィルム、位相差フィルム、偏光板偏向板等が所定の方向で配置される。
【０１０３】
（製造プロセス）
次に、上述した第１実施形態に係る電気光学装置の製造プロセスについて、図８及び図９を参照して説明する。ここに、図８及び図９は、製造プロセスの各工程における電気光学装置の積層構造を、図３の断面図のうち半導体層１ａ付近に係る部分に関して、順を追って示す工程図である。
【０１０４】
まず、図８の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ_２（窒素）等の不活性ガス雰囲気で約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスでＴＦＴアレイ基板１０に生じる歪が少なくなるように前処理しておく。
【０１０５】
続いて、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは２００ｎｍの膜厚の遮光膜１１を形成する。
【０１０６】
次に、図８の工程（２）に示すように、前記遮光膜１１上の全面にレジスト６０１を塗布した後、該レジスト６０１に対してフォトリソグラフィ及びエッチングを応用して、ＴＦＴアレイ基板１０全面に関して所定パターンを有する開口部６０２を形成する。
【０１０７】
次に、図８の工程（３）に示すように、前記開口部６０２を利用して、遮光膜１１ａ及びＴＦＴアレイ基板１０の表面に対するエッチングを行う。このエッチングにより、図８の工程（４）に示すように、平面形状が格子状パターンを有する下側遮光膜１１ａが形成されるとともに、凹部４０１ＰがＴＦＴアレイ基板１０の表面に対して形成されることになる。
【０１０８】
この際、上記エッチングは、好ましくはウェットエッチングによるとよい。なぜなら、ウェットエッチングによると、図８の工程（３）に示すように、エッチング液に対してより抵抗の弱い部位においてエッチングの進行が速くなる結果、レジスト６０１の背面（図中下面）に回り込むようにして当該エッチングが進行することになるからである（図中矢印参照）。そして、このようなエッチングを進行させつつ、所定深度まで当該エッチングを実施すれば、図８の工程（４）に示すように、レジスト６０１の背面において、抉られる部位１０Ｅが形成されることにより、基板１０表面を基準として、レンズ４０１の外形形状として好適な凹型のドーム状の窪みを、自然に形成することが可能となるからである。
【０１０９】
なお、このウェットエッチングにおいては、遮光膜１１及びＴＦＴアレイ基板１０の表面をエッチングするのにそれぞれ適したエッチング液を、分けて利用するようにするとよい。このようにすると、製造時間の短縮等を図ることが可能となる。
【０１１０】
ここで、遮光膜１１用のエッチング液としては、本実施形態においては例えば、以下に掲げるものを利用することができる。すなわち、遮光膜１１がＷＳｉからなる場合には、エッチング液として、硫酸（Ｈ_２ＳＯ_４）水溶液と過酸化水素水（Ｈ_２Ｏ_２）水溶液の混合液、水酸化アンモニウム（ＮＨ_４ＯＨ）水溶液と過酸化水素水（Ｈ_２Ｏ_２）水溶液の混合液、フッ化水素（ＨＦ）水溶液等を用いることが可能である。また、遮光膜がＴｉからなる場合には、フッ化水素（ＨＦ）の水溶液、過酸化水素水（Ｈ_２Ｏ_２）の水溶液等を利用することが可能である。これらの場合特に、フッ化水素を利用する際には、遮光膜１１に加えて、基板１０の表面をも一緒にエッチングできるので、上述したように両者でエッチング液を変更する手間をかけることなく、連続したエッチング処理を実施することが可能である。
【０１１１】
さて、以上のように凹部４０１Ｐが形成されたら、次に、図９の工程（５）に示すように、レジスト６０１を除去した後、レンズ４０１上及びＴＦＴアレイ基板１０の表面上に対して、ＳｉＮｘ又はＩＴＯ等からなる膜４１０を成膜する。そして次に、図９の工程（６）に示すように、上記の膜４１０及び下側遮光膜１１ａの両者に対して、例えばＣＭＰ処理等の平坦化処理を施す。ここに、ＣＭＰ処理とは、基板と研磨布（パッド）の両者を回転等させながら、それぞれの表面同士を当接させるとともに、該当接部位に研磨液（スラリー）を供給することによって、基板表面を、機械的作用と化学作用の兼ね合いにより研磨し、当該表面を平坦化する技術である。
【０１１２】
このような平坦化処理を施すことによって、図９の工程（６）に示すように、凹部４０１Ｐの内部のみに前記膜４１０が残存する形態、すなわちその内部において、図３で説明した媒質４１１が充填されてなるレンズ４０１を現出させることが可能であるとともに、当該媒質４１１の表面及び下側遮光膜１１ａの表面の両者に関して、平坦な面を有する面を現出させることが可能となる。
【０１１３】
次に、図９の工程（７）に示すように、下側遮光膜１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【０１１４】
続いて、下地絶縁膜１２上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは４〜６時間の熱処理アニール処理を施すことにより、ｐ−Ｓｉ（ポリシリコン）膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型とするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａを形成する。
【０１１５】
続いて、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化して下層ゲート絶縁膜を形成し、場合により、これに続けて減圧ＣＶＤ法等により上層ゲート絶縁膜を形成することにより、一層又は多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２を形成する。この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【０１１６】
続いて、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちｎチャネル領域あるいはｐチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【０１１７】
次に、図９の工程（８）に示すように、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Ｐイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定のパターンの走査線３ａを形成する。
【０１１８】
次に、前記半導体層１ａについて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するため、あるいは高濃度ソース領域１３ｄ及び高濃度ドレイン領域１３ｅを形成する。なお、図９の工程（８）においては、これら各領域１ｂ、１ｃ、１ｄ及び１ｅについては図示されていない。これらの配置関係については、図３を参照されたい。
【０１１９】
ここでは、ＴＦＴ３０をＬＤＤ構造をもつｎチャネル型のＴＦＴとする場合を説明すると、具体的にまず、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）をマスクとして、Ｐ等のＶ族元素のドーパンを低濃度で（例えば、Ｐイオンを１〜３×１０^１３ｃｍ^２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ´となる。このとき走査線３ａがマスクの役割を果たすことによって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃは自己整合的に形成されることになる。次に、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広い平面パターンを有するレジスト層を走査線３ａ上に形成する。その後、Ｐ等のＶ続元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０^１５／ｃｍ^２のドーズ量にて）ドープする。
【０１２０】
なお、このように低濃度と高濃度の２段階に分けて、ドープを行わなくてもよい。例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａ（ゲート電極）をマスクとして、Ｐイオン・Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより、走査線３ａは更に低抵抗化される。
【０１２１】
以上のような工程を経ることで、本実施形態に係るＴＦＴ３０が形成が完了する。後は、図３で示した第１、第２及び第３層間絶縁膜４１、４２及び４３を順次形成するとともに、その最中、より具体的には、第１層間絶縁膜４１の形成後第２層間絶縁膜４２形成前に、図１乃至図３で説明した蓄積容量７０を中継層７１、誘電体膜７５及び容量線３００を順次積層することで形成し、また、第２層間絶縁膜４２形成後第３層間絶縁膜４３形成前にデータ線６ａ等を形成する。また、第３層間絶縁膜４３の形成後には、画素電極９ａ及び配向膜１６を形成する。さらに、各種層間絶縁膜４１乃至４３に対しては、上記ＴＦＴ３０、中継層７１及び画素電極９ａ、あるいはＴＦＴ３０とデータ線６ａ等の電気的な接続を図るため、適宜の段階において、コンタクトホール８１、８３及び８５を形成する。
【０１２２】
以上説明した工程を経て、ＴＦＴアレイ基板１０側の完成をみる。
【０１２３】
以下、図１０に示すフローチャートを参照しながら、電気光学装置全体の製造を説明すると、まず、対向基板２０については、ガラス基板等がまず用意され（ステップＳ５１）、額縁としての遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される（ステップＳ５２）。なお、この遮光膜は、導電性である必要はなく、Ｃｒ、Ｎｉ、Ａｌ等の金属材料のほか、カーボンやＴｉをフォトレジストに分散した樹脂ブラック等の材料から形成してもよい。
【０１２４】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する（ステップＳ５３）。さらに、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜２２が形成される（ステップＳ５４）。
【０１２５】
最後に、上述のように、各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材により貼り合わされ（ステップＳ８１）、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される（ステップＳ８２）。
【０１２６】
以上説明した製造プロセスにより、前述した第１実施形態の電気光学装置を製造できる。
【０１２７】
（電子機器の実施形態）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図１１は、投射型カラー表示装置の図式的断面図である。
【０１２８】
図１１において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１２９】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法並びに電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路を示す回路図である。
【図２】本発明の実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ´断面図である。
【図４】第１実施形態に係るレンズの作用効果を説明するため画素部の構成を斜視した説明図である。
【図５】本発明の第２実施形態に係り、図２のＡ−Ａ´断面図に対応する断面図であって、第１実施形態と比べて対向基板にマイクロレンズを形成した点で異なる態様となるものである。
【図６】本発明の実施形態の電気光学装置におけるＴＦＴアレイ基板を、その上に形成された各構成要素とともに対向基板の側から見た平面図である。
【図７】図６のＨ−Ｈ´断面図である。
【図８】本発明の第１実施形態に係る電気光学装置のＴＦＴアレイ基板側に関する製造工程図（その１）である。
【図９】本発明の第１実施形態に係る電気光学装置のＴＦＴアレイ基板側に関する製造工程図（その２）である。
【図１０】本発明の第１実施形態に係る電気光学装置の製造方法をその工程順に沿って示したフローチャートである。
【図１１】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
９ａ…画素電極
１０…基板
１１ａ…下側遮光膜
２０…対向基板
３０…ＴＦＴ
４０１…レンズ
４０１Ｐ…凹部
４１１…媒質
５０１…マイクロレンズ
６０１…レジスト
６０２…開口部[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of an electro-optical device and a manufacturing method thereof. The present invention also belongs to a technical field of an electronic apparatus including the electro-optical device.
[0002]
[Background]
An electro-optical device such as a liquid crystal device is usually formed by encapsulating an electro-optical material such as liquid crystal between a pair of substrates each having an electrode having a predetermined pattern. Here, as the electrode, for example, a striped electrode extending in a certain direction on one of a pair of substrates and the same electrode extending so as to intersect the certain direction on the other are provided. Therefore, an electro-optical device capable of so-called passive matrix driving is known.
[0003]
Further, as the electrodes, pixel electrodes arranged in a matrix on one of a pair of substrates and a common electrode on the other are provided, and a thin film transistor (Thin Film Transistor) connected to each of the pixel electrodes is appropriately referred to as “ TFT ”), connected to each of the TFTs, and provided with scanning lines provided in parallel in the row (or column) direction, data lines provided in parallel in the column (or row) direction, and so on. An electro-optical device capable of active matrix driving is also known. Hereinafter, the substrate on which the pixel electrode is provided is referred to as a TFT array substrate, and the substrate on which the common electrode is provided is referred to as a counter substrate.
[0004]
In such an electro-optical device, in recent years, further miniaturization or higher integration has been required in order to reduce the size of the device. Along with this, for example, in the above-described electro-optical device capable of active matrix driving, not only miniaturization of circuit elements such as TFTs, but also a reduction in the distance between a pair of substrates (so-called “cell gap”) is realized. Must. In particular, in order to meet the above requirements, the size of the pixel electrode or the size of the pixel that can be defined by the pixel electrode must be reduced.
[0005]
[Problems to be solved by the invention]
However, if the pixel size is reduced, the following problems occur. That is, in a liquid crystal device as an example of an electro-optical device, as described above, liquid crystal is sealed between a pair of substrates. In order to display an image with the device, the liquid crystal device and the electrodes and the like are disposed in the liquid crystal device. The light must be transmitted. More specifically, for example, as seen in a projection display device, light emitted from a light source installed outside is incident on one substrate surface of the liquid crystal device, and voltages are applied to various electrodes as described above. By appropriately changing the alignment state of the liquid crystal by applying / non-applying, the light is transmitted / non-transmitted in the liquid crystal, and the light transmitted through the liquid crystal must be emitted from the other substrate surface. Don't be.
[0006]
However, in this case, if the size of the pixel is reduced as described above, a significant light diffraction phenomenon may occur when light traveling through the liquid crystal is emitted from the other substrate surface. For example, in a liquid crystal device capable of active matrix driving, a counter substrate is usually arranged on the light incident side and a TFT array substrate is arranged on the light emitting side, but a non-opening region is usually set on the TFT array substrate. The light traveling in the liquid crystal is transmitted through the pixel electrode located outside the non-opening region. Here, when the pixel electrode that is the light transmission region is small (that is, the size of the pixel is small), it can be assumed that the pixel electrode resembles a pinhole. Is diffracted when it passes through or exits. That is, the emitted light takes a travel path different from the travel path that should be taken.
[0007]
In this case, for example, light that should originally reach a certain point on the screen in the projection display device reaches another point on the screen or outside the screen. The luminance and contrast that should be obtained cannot be obtained, resulting in a decrease in them.
[0008]
By the way, such a problem is considered to be more serious under the following circumstances. That is, a light-shielding film that prevents light from entering the TFT channel region may be formed on the TFT array substrate to prevent the occurrence of light leakage current in the TFT. Such a diffraction phenomenon may also occur due to the outer edge of the light shielding film.
[0009]
Furthermore, a liquid crystal device has been proposed in which a microlens corresponding to each pixel is formed on the counter substrate to collect the light so that the light can be effectively used. In the apparatus, the light condensed by the microlens generally includes a lot of oblique light, which is emitted from the TFT array substrate surface as it is, and when the oblique light is diffracted and emitted, etc. The above problems become more serious.
[0010]
SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical device, a manufacturing method thereof, and an electronic apparatus that do not cause a decrease in luminance or the like in an image even when the pixel size is reduced. And
[0011]
[Means for Solving the Problems]
In order to solve the above problems, an electro-optical device according to the present invention includes an electro-optical material sandwiched between a pair of substrates. On one of the pair of substrates, a display electrode and the display Wiring connected to the working electrode via a switching element or directly, and a lens on the surface of the one substrate facing the electro-optical material.
[0012]
According to the electro-optical device of the present invention, it is possible to drive the display electrode by supplying a signal to the display electrode through the wiring. At this time, if a signal is supplied via the switching element, so-called active matrix driving becomes possible, and if a signal is supplied directly, so-called passive matrix driving becomes possible. When the display electrode is driven, the state of the electro-optical material is changed, and an image can be displayed. For example, when the electro-optic material is a liquid crystal, the alignment state of the liquid crystal is changed by driving the display electrode, and light incident on the electro-optical device is transmitted or not according to the alignment state. By transmitting, it is possible to display an image.
[0013]
Here, in particular, in the present invention, since the lens is provided on the surface of the one substrate facing the electro-optical material, as described above, for example, when the electro-optical device is a liquid crystal device Assuming that, the light incident on the apparatus passes through the lens, and the traveling path can be changed when the light is emitted. That is, according to the present invention, as described above, even if a diffraction phenomenon that is particularly noticeable when the pixel size is small occurs, it is forcibly forced to the original or normal traveling path. It is possible to stop the occurrence of the diffraction phenomenon by adjusting or the lens existing at the position where the diffraction phenomenon occurs.
[0014]
Therefore, according to the present invention, since the emitted light normally reaches the point that should be reached, there is no possibility that the luminance of the image is lowered or the contrast is lowered.
[0015]
In the present invention, when the display electrode and the wiring are directly connected, it is possible to assume a form in which the display electrode is, for example, a striped electrode.
[0016]
In one aspect of the electro-optical device of the present invention, the display electrode includes a plurality of pixel electrodes arranged in a matrix, the switching element includes a thin film transistor, and the lens corresponds to each of the pixel electrodes. And each of the opening regions surrounded by the non-opening region.
[0017]
According to this aspect, so-called active matrix driving can be performed by driving the pixel electrode connected to the thin film transistor by switching the thin film transistor through the wiring.
[0018]
In particular, in this aspect, a plurality of the lenses are formed so as to face each of the opening regions surrounded by the non-opening regions that exist corresponding to each of the pixel electrodes. Here, the opening regions corresponding to the pixel electrodes are arranged in a matrix. In such an opening region, the above-described diffraction phenomenon can occur throughout the inner edge of the region. become. However, in this aspect, since the lens is formed so as to face these opening regions, it is possible to avoid such a problem related to the diffraction phenomenon by the above-described action. Thus, it can be said that this aspect is a more preferable form in order to eliminate the problems related to the diffraction phenomenon described above.
[0019]
Particularly in the aspect in which the lens is formed so as to face each of the opening regions, it is preferable that a light shielding film that is formed under the thin film transistor and defines the non-opening region is further provided on the one substrate. .
[0020]
According to such a configuration, since the light shielding film is formed under the thin film transistor, the incidence of light on the semiconductor layer of the transistor, particularly the channel region thereof, is prevented, thereby preventing the occurrence of light leakage current. It becomes possible.
[0021]
On the other hand, the presence of the light shielding film may cause a new diffraction phenomenon due to the outer edge of the light shielding film, but according to the present configuration, the opening region surrounded by the light shielding film that defines the non-opening region is provided. Since the lenses are formed so as to face each other, it is possible to avoid such a problem related to the new diffraction phenomenon by the above-described action.
[0022]
In short, according to this configuration, in addition to being able to prevent the change of the light travel path due to the above-described operational effects, that is, the normal diffraction phenomenon, the travel path of the light diffracted by the outer edge of the light shielding film can be prevented. It is possible to prevent changes.
[0023]
In the aspect further including the above-described light shielding film, it is preferable that the non-opening region and the light shielding film include a lattice pattern in plan view.
[0024]
According to this configuration, the shape that can be referred to as one unit in the opening region has a substantially quadrilateral shape, and is, for example, the most preferable aspect for configuring the electro-optical device according to the present invention as a liquid crystal device. In general, it can be said that it is one of the modes in which the diffraction phenomenon is most likely to occur in a situation where such a lattice pattern exists, and therefore, the above-described operational effects according to the present invention are most effectively enjoyed. It can be said that this is a possible mode.
[0025]
In another aspect of the electro-optical device of the present invention, the lens is filled with a medium having a refractive index different from the refractive index of the one substrate in a recess formed by etching the surface of the one substrate. It becomes.
[0026]
According to this aspect, since the lens is formed integrally with one substrate or as a part of one substrate, it is not necessary to prepare a special member for providing the lens. Therefore, the production is easy, and the production cost can be reduced accordingly. Further, in this aspect, since the concave portion is filled with a medium having a refractive index different from the refractive index of the one substrate, the light passing through the electro-optic material travels in the one substrate rather than traveling in the one substrate. Traveling through the lens will receive more refraction. That is, according to this aspect, the adjustment of the light traveling path can be performed more easily and more reliably. In addition, as a specific material constituting this medium, a transparent conductive resin or the like can be used in addition to SiNx or ITO described later.
[0027]
Particularly in the aspect in which the medium is filled in the lens, the medium may include SiNx (silicon nitride) or ITO (Indium Tin Oxide).
[0028]
According to such a configuration, since SiNx or ITO is an appropriate material as the medium, the light traveling path can be adjusted more reliably.
[0029]
In another aspect of the electro-optical device of the present invention, a microlens is further provided on the other of the pair of substrates.
[0030]
According to this aspect, since the incident light can be condensed on a specific area on the display electrode by the microlens, the utilization efficiency of the incident light can be increased.
[0031]
In particular, according to this aspect, it becomes possible to forcibly adjust the oblique light, which is generally included in the light collected as described above, in the normal direction by the lens according to the present invention. Therefore, it is possible to further increase the contribution ratio of incident light to the image configuration. Of course, in this case as well, it is possible to adjust the traveling path of the light changed by the above-described diffraction phenomenon.
[0032]
In another aspect of the electro-optical device according to the aspect of the invention, a flattening process is performed on the upper side of the lens, and the display electrode is formed on a surface on which the flattening process is performed.
[0033]
According to this aspect, since the display electrode composed of a pixel electrode or the like is formed on the surface subjected to the planarization process, the lens is present on the surface of one substrate. The display electrode can also be formed to have a flat surface.
[0034]
The method of manufacturing an electro-optical device according to the present invention includes an electro-optical material sandwiched between a pair of substrates, a display electrode on one of the pair of substrates, and a switching element on the display electrode. An electro-optical device manufacturing method for manufacturing an electro-optical device including a wiring connected directly or via a resist, a step of applying a resist on the one substrate, and a photolithography technique for the resist A step of forming an opening by applying, a step of forming a recess by etching the surface of the one substrate using the opening, a step of removing the resist, the inside of the recess, and the A step of forming a lens in the recess by forming a medium having a refractive index different from that of the one substrate on one substrate, and a flattening process on the surface on which the medium is formed Apply A step of forming the wiring and the display electrode as a laminated structure on the one substrate, and the lens in the one substrate is formed with respect to the other of the pair of substrates. A step of bonding the two substrates so that the surfaces face each other, and a step of encapsulating an electro-optical material between the one substrate and the other substrate.
[0035]
According to the method for manufacturing an electro-optical device of the present invention, the electro-optical device including the lens according to the present invention can be manufactured relatively easily.
[0036]
On the other hand, according to the present invention, after the medium is formed on one substrate, the surface on which the medium is formed is flattened. If it is formed in an island shape above, it is possible to easily form a form in which the medium also remains in an island shape corresponding to the position. In other words, it is easy to form a form in which the surface of one substrate itself appears at a position where the lens is filled with a medium and the lens is not formed. Is possible.
[0037]
In addition, since both the medium inside the lens and the surface of one of the substrates are subjected to a flattening process, a flat surface extending over both of them can be exposed, so that the wiring and the display formed thereon are displayed. For example, there is no step in the manufacturing electrode or the like that makes it difficult to manufacture such as a coverage problem.
[0038]
In addition, what is necessary is just to think that CMP (Chemical Mechanical Polishing) process corresponds specifically as "flattening process" said to this aspect.
[0039]
In one aspect of the electro-optical device manufacturing method of the present invention, the display electrode includes a plurality of pixel electrodes arranged in a matrix, and a light-shielding film is formed on the one substrate before the step of applying the resist. In the etching in the step of forming the recess, in addition to the surface of the one substrate, the light-shielding film is also subjected to the etching, and the light-shielding film is formed to include a lattice pattern. Then, after the step of removing the resist, a step of forming a thin film transistor as the switching element on the light shielding film via an insulating film is further included.
[0040]
According to this aspect, it becomes possible to relatively easily manufacture the electro-optical device according to the present invention, which is an aspect in which the light shielding film is provided.
[0041]
In another aspect of the method of manufacturing the electro-optical device according to the aspect of the invention, the etching in the step of forming the lens includes wet etching.
[0042]
According to this aspect, since the etching using the opening formed in the resist includes wet etching, the lens includes a dome shape that is generally considered to be optimal as a lens shape. Can be formed. This is because, according to wet etching, etching proceeds while the etchant circulates from the edge of the opening to the back of the resist, so if the etching is carried out to a predetermined depth, the substrate surface is used as a reference. This is because it is possible to form a concave dome-shaped depression naturally.
[0043]
In addition, in the case where this embodiment is applied to the above-described embodiment of forming the light shielding film and the thin film transistor, the light shielding film is also etched in the etching. In this case, the light shielding film and the substrate surface are etched. It is advisable to divide and use suitable etching solutions. In this way, it is possible to shorten the manufacturing time.
[0044]
Here, as the etching solution for the light shielding film, for example, the following can be used. That is, for example, when the light shielding film is made of WSi (tungsten silicide), sulfuric acid (H ₂ SO ₄ ) Aqueous solution and hydrogen peroxide (H ₂ O ₂ ) A mixture of aqueous solutions, ammonium hydroxide (NH ₄ OH) aqueous solution and hydrogen peroxide solution (H ₂ O ₂ ) It is possible to use a mixed solution of an aqueous solution, a hydrogen fluoride (HF) aqueous solution, or the like. Further, when the light shielding film is made of Ti (titanium), an aqueous solution of hydrogen fluoride (HF), a hydrogen peroxide solution (H ₂ O ₂ ) Aqueous solution or the like. Among these cases, in particular, when using hydrogen fluoride, in addition to the light shielding film, the substrate surface can be etched together, so that it is not necessary to change the etching solution between the two as described above. It is possible to carry out a continuous etching process.
[0045]
In addition, about other things, after etching a light shielding film with the above-mentioned etching liquid, it is preferable to etch the substrate surface with a normal wet etching liquid.
[0046]
In order to solve the above problems, an electronic apparatus according to the present invention includes the electro-optical device according to the present invention (including various aspects thereof).
[0047]
According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention is provided, a liquid crystal television, a mobile phone, and an electronic notebook that do not cause a decrease in image brightness or contrast due to a diffraction phenomenon. Various electronic devices such as a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, a touch panel can be realized.
[0048]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0049]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments (first and second embodiments) of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.
[0050]
(First embodiment)
First, the configuration of the pixel portion of the electro-optical device according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of the electro-optical device. 2 is a plan view of a plurality of adjacent pixel groups on the TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed, and FIG. 3 is a cross-sectional view taken along line AA ′ of FIG. is there. Further, FIG. 4 is an explanatory diagram showing a perspective view of the configuration of the pixel portion in order to explain the function and effect of the lens 401 described later according to the first embodiment. In FIG. 3, the scales of the respective layers and members are made different in order to make each layer and each member recognizable on the drawing.
[0051]
In FIG. 1, each of a plurality of pixels formed in a matrix that forms an image display area of the electro-optical device according to the first embodiment includes a pixel electrode 9 a and a TFT 30 for switching control of the pixel electrode 9 a. The data line 6 a formed and supplied with an image signal is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. Good.
[0052]
Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 as a switching element for a certain period. Write at a predetermined timing.
[0053]
Image signals S 1, S 2,..., Sn written in a liquid crystal as an example of an electro-optical material via the pixel electrode 9 a are held for a certain period with the counter electrode formed on the counter substrate. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to the image signal is emitted from the electro-optical device as a whole.
[0054]
In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. A capacitor line 300 including a fixed potential side capacitor electrode of the storage capacitor 70 and fixed at a constant potential is provided alongside the scanning line 3a.
[0055]
Hereinafter, a more realistic configuration of the electro-optical device that realizes the above-described circuit operation using the data line 6a, the scanning line 3a, the TFT 30, and the like will be described with reference to FIGS.
[0056]
First, as shown in FIG. 3 which is a cross-sectional view of FIG. 2, the electro-optical device according to the first embodiment includes a transparent TFT array substrate 10 and a transparent counter substrate 20 disposed to face the transparent TFT array substrate. . The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate. Further, a pixel electrode 9a is provided on the TFT array substrate 10, and an alignment film 16 subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. Here, the pixel electrode 9a is made of a transparent conductive film such as an ITO (Indium Tin Oxide) film, and the alignment film 16 is made of an organic film such as a polyimide film.
[0057]
On the other hand, a counter electrode 21 is provided over the entire surface of the counter substrate 20, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 21. The counter electrode 21 is formed of a transparent conductive film such as an ITO film. The alignment film 22 is made of a transparent organic film such as a polyimide film.
[0058]
On the other hand, in FIG. 2, on the TFT array substrate 10, a plurality of transparent pixel electrodes 9a (outlined by dotted line portions 9a ') are provided in a matrix, and the vertical and horizontal directions of the pixel electrodes 9a are provided. A data line 6a and a scanning line 3a are provided along each boundary.
[0059]
The scanning line 3a is arranged so as to face the channel region 1a 'indicated by the hatched region rising to the right in the drawing in the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode. That is, each of the intersections between the scanning lines 3a and the data lines 6a is provided with a pixel switching TFT 30 in which the main line portion of the scanning line 3a is disposed opposite to the channel region 1a ′ as a gate electrode.
[0060]
As shown in FIG. 3, the TFT 30 has an LDD (Lightly Doped Drain) structure, and, as described above, the scanning line 3a functioning as a gate electrode, for example, a polysilicon film is used as a constituent element. The channel region 1a ′ of the semiconductor layer 1a in which a channel is formed by the electric field from 3a, the insulating film 2 including the gate insulating film that insulates the scanning line 3a from the semiconductor layer 1a, the low-concentration source region 1b in the semiconductor layer 1a, and the low A concentration drain region 1c, a high concentration source region 1d, and a high concentration drain region 1e are provided.
[0061]
The TFT 30 preferably has an LDD structure as shown in FIG. 3, but may have an offset structure in which impurities are not implanted into the low concentration source region 1b and the low concentration drain region 1c, or a part of the scanning line 3a. A self-aligned TFT may be used in which a high concentration source region and a high concentration drain region are formed in a self-aligned manner by implanting impurities at a high concentration using a gate electrode made of In the first embodiment, only one gate electrode of the pixel switching TFT 30 is arranged between the high concentration source region 1d and the high concentration drain region 1e. However, two or more gate electrodes are interposed between them. A gate electrode may be disposed. If the TFT is configured with dual gates or triple gates or more in this way, leakage current at the junction between the channel and the source and drain regions can be prevented, and the off-time current can be reduced. Further, the semiconductor layer 1a constituting the TFT 30 may be a non-single crystal layer or a single crystal layer. A known method such as a bonding method can be used for forming the single crystal layer. By making the semiconductor layer 1a a single crystal layer, it is possible to improve the performance of peripheral circuits in particular.
[0062]
In the first embodiment, in particular, the base light shielding film 11a and the base insulating film 12 are formed under the TFT 30, and the lens 401 is formed at a portion where the base light shielding film 11a is not formed.
[0063]
First of all, the base light-shielding film 11a is patterned in a lattice shape in plan view, thereby defining an opening area of each pixel. Note that the opening region is also defined by a data line 6a extending in the vertical direction in FIG. 2 and a later-described capacitor line 300 extending in the horizontal direction in FIG. The lower light-shielding film 11a is extended from the image display area to the periphery thereof in order to prevent the potential fluctuation from adversely affecting the TFT 30, as in the case of the capacitance line 300 described later. Connect to a constant potential source. On the other hand, the base insulating film 12 is formed on the entire surface of the TFT array substrate 10 in addition to the function of interlayer insulating the TFT 30 from the lower light-shielding film 11a. It has a function of preventing changes in characteristics of the pixel switching TFT 30 due to remaining dirt and the like.
[0064]
2 and 3, the lens 401 is formed on the surface of the TFT array substrate 10 facing the liquid crystal layer 50, that is, on the upper surface of the substrate 10 in FIG. More specifically, the lens 401 is formed on the TFT array substrate 10 directly so as to include a concave shape with respect to the surface, for example, by etching the surface of the substrate 10. Further, the formation position is a portion where the base light-shielding film 11a having the above-described lattice pattern is not formed, and is formed in a portion facing each of the plurality of pixel electrodes 9a formed in the above-described matrix shape. Has been. In short, as shown in FIG. 2, the lens 401 according to the first embodiment is formed in a plurality of island shapes in plan view, and a portion that can be referred to as the island shape is a light transmission region (that is, the present invention). The “opening area”) in FIG.
[0065]
Further, the size of each lens constituting the lens 401 is made to correspond to the size of each pixel electrode 9a, and the planar shape thereof is as shown in FIG. Each corner has a rounded rectangular shape.
[0066]
In addition, as shown in FIG. 3, the lens 401 is filled with a medium 411 having a refractive index different from that of the TFT array substrate 10. Specifically, for example, SiNx or ITO may be used as the material of the medium 411.
[0067]
On the other hand, in FIGS. 2 and 3, the storage capacitor 70 includes a relay layer 71 as a pixel potential side capacitor electrode connected to the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a, and a capacitor as a fixed potential side capacitor electrode. A part of the line 300 is formed so as to be opposed to each other through the dielectric film 75. According to the storage capacitor 70, it is possible to remarkably improve the potential holding characteristic in the pixel electrode 9a.
[0068]
The relay layer 71 is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitor electrode. However, the relay layer 71 may be composed of a single layer film or a multilayer film containing a metal or an alloy, similarly to the capacitor line 300 described in detail later. In addition to the function as the pixel potential side capacitor electrode, the relay layer 71 is connected to the pixel electrode 9a via a contact hole 83 and a contact hole (not shown in FIG. 3) connecting the relay layer 71 and the pixel electrode 9a. It has a function of relay-connecting with the high concentration drain region 1e of the TFT 30.
[0069]
If the relay layer 71 is used in this way, even if the interlayer distance is as long as about 2000 nm, for example, two or more series having a relatively small diameter are avoided while avoiding the technical difficulty of connecting the two with a single contact hole. A good contact hole makes it possible to connect the two well, and the pixel aperture ratio can be increased. It also helps prevent etching through when opening contact holes.
[0070]
The capacitor line 300 is made of, for example, a conductive film containing a metal or an alloy and functions as a fixed potential side capacitor electrode. When viewed in a plan view, the capacitor line 300 is formed so as to overlap the region where the scanning line 3a is formed, as shown in FIG. More specifically, the capacitor line 300 includes a main line portion that extends along the scanning line 3a, a protruding portion that protrudes upward along the data line 6a from each location that intersects the data line 6a, and a contact hole. A portion corresponding to 85 is provided with a constricted portion slightly constricted. Of these, the protruding portion contributes to an increase in the formation region of the storage capacitor 70 using the region above the scanning line 3a and the region below the data line 6a.
[0071]
Such a capacitor line 300 is preferably made of a conductive light-shielding film containing a refractory metal. In addition to the function as a fixed-potential-side capacitor electrode of the storage capacitor 70, the light-shielding layer that shields the TFT 30 from incident light above the TFT 30. As a function.
[0072]
In addition, the capacitor line 300 preferably extends from the image display region in which the pixel electrode 9a is disposed to the periphery thereof, and is electrically connected to a constant potential source to be a fixed potential. As such a constant potential source, a constant potential source of a positive power source or a negative power source supplied to the data line driving circuit 101 described later, or a constant potential supplied to the counter electrode 21 of the counter substrate 20 may be used.
[0073]
As shown in FIG. 3, the dielectric film 75 is a silicon oxide film such as a relatively thin HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film, or a silicon nitride film having a thickness of about 5 to 200 nm, for example. Consists of From the viewpoint of increasing the storage capacitor 70, the thinner the dielectric film 75 is, the better as long as the reliability of the film is sufficiently obtained.
[0074]
2 and 3, in addition to the above, a first interlayer insulation in which a contact hole 81 leading to the high concentration source region 1d and a contact hole 83 leading to the high concentration drain region 1e are opened on the scanning line 3a. A film 41 is formed.
[0075]
A relay layer 71 and a capacitor line 300 are formed on the first interlayer insulating film 41, and a contact hole 81 that leads to the high-concentration source region 1d and a contact hole that leads to the relay layer 71 (see FIG. 3). (Not shown) are formed on the second interlayer insulating film 42.
[0076]
In the first embodiment, the first interlayer insulating film 41 is fired at about 1000 ° C. to activate ions implanted into the polysilicon film constituting the semiconductor layer 1a and the scanning line 3a. You may plan. On the other hand, the stress generated in the vicinity of the interface of the capacitor line 300 may be reduced by not performing such firing on the second interlayer insulating film 42.
[0077]
A data line 6a is formed on the second interlayer insulating film 42, and a third interlayer insulating film 43 on which a contact hole (not shown in FIG. 3) leading to the relay layer 71 is formed is formed. Is formed.
[0078]
The surface of the third interlayer insulating film 43 is planarized by a CMP process or the like, and reduces alignment defects of the liquid crystal layer 50 due to steps due to various wirings, elements, etc. existing therebelow.
[0079]
However, instead of or in addition to performing the planarization process on the third interlayer insulating film 43 in this way, the TFT array substrate 10, the base insulating film 12, the first interlayer insulating film 41, and the second interlayer insulating film 42 A flattening process may be performed by digging a groove in at least one of them and embedding a wiring such as the data line 6a or the TFT 30 or the like.
[0080]
In the electro-optical device according to the first embodiment having such a configuration, the following effects can be obtained particularly with respect to the lens 401. That is, in the electro-optical device according to the first embodiment, the light to be transmitted through the liquid crystal layer 50 is incident from the upper surface side of the counter substrate 20 as shown in FIG. Although the light is emitted from the side, the light transmitted through the liquid crystal layer 50, the pixel electrode 9a, and the like has to finally pass through the lens 401 during the emission. This is because the lens 401 is formed so as to face each of the plurality of pixel electrodes 9a as described above. Therefore, according to the first embodiment, it is possible to arbitrarily change the traveling path of the light emitted from the back surface of the TFT array substrate 10. Here, “arbitrarily” means how much the change in the travel path is made depending on how the specific shape of the lens 401 is made and what is selected as the material of the medium 411. Basically, it can be determined freely.
[0081]
Here, assuming the case where the size (area) of the pixel electrode 9a shown in FIGS. 2 and 3 is formed to be relatively small, that is, the case where the light transmission area is formed to be relatively small, the back surface of the TFT array substrate 10 is assumed. As shown by the two-dot broken line in FIG.
[0082]
FIG. 4 is an explanatory diagram showing a perspective view of the configuration of the pixel portion, in which scanning lines 3a and data lines 6a extending in the vertical and horizontal directions are shown, and pixels in a matrix region defined by the lines 3a and 6a are shown. It is shown that the electrode 9a is formed, and at the point where the lines 3a and 6a intersect, it is shown that the TFT 30 including the semiconductor layer 1a is formed. Further, a lower light-shielding film 11a having a lattice pattern is formed under the scanning line 3a and the data line 6a, and defines an opening area of the pixel. As described above, the opening area is also defined by the data line 6a and the capacitor line 300 (not shown in FIG. 4) extending in parallel with the scanning line 3a. Further, FIG. 4 shows that the opening region is also defined by the light shielding film 23 having a lattice pattern provided on the counter substrate 20 side.
[0083]
In the above configuration, the emitted light is diffracted remarkably because the lower light-shielding film 11a, the data line 6a, the scanning line 3a0, and the like generally block the light. In other words, it has the same effect as a pinhole. As a result, the outgoing angle of the outgoing light on the back surface of the substrate 10 becomes extremely large, and the outgoing light does not reach the point that should be originally reached.
[0084]
However, in the first embodiment, since the lens 401 as described above is formed and the emitted light has to pass through the lens 401, the above-described problems related to diffraction do not occur. This is because even if the emitted light is diffracted, the change of the traveling path due to the diffraction is forcibly adjusted so as to be canceled by the refractive action of the lens 401, that is, the original or normal traveling path. Because it becomes possible to do. In FIG. 4, this state is indicated by an alternate long and short dash line from the upper side to the lower side in the figure.
[0085]
Moreover, in the first embodiment, the lens 401 is filled with the above-described medium 411 made of SiNx, ITO, or the like, so that it is possible to more easily realize the change of the traveling path described above. .
[0086]
In addition, since the lens 401 according to the first embodiment is formed directly on the TFT array substrate 10, it is not necessary to prepare a special member for forming the lens 401, and the manufacture thereof is relatively easy. And the manufacturing cost can be reduced accordingly.
[0087]
It should be noted that to what extent the refraction action by the lens 401 should specifically work, that is, to what extent the change of the traveling path of the emitted light should be specifically considered in view of the above-described degree of diffraction and the like. The specific shape of the lens 401, the material of the medium 411, and the like can be appropriately set as appropriate by appropriately selecting them by empirical, experimental, theoretical, or simulation.
[0088]
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to FIG. FIG. 5 is a view having the same concept as FIG. 3, and is a cross-sectional view different from FIG. 3 in that a microlens 501 is provided.
[0089]
In the second embodiment, as shown in FIG. 5, a microlens 501 is provided on the above-described counter substrate 20. As shown in FIG. 5, the microlens 501 is formed so as to be integrated with the counter substrate 20 so as to correspond to each of the plurality of pixel electrodes 9a. A cover glass 502 is formed as an upper layer of the microlens 501. The cover glass 502 and the counter substrate 20 are bonded by, for example, applying a transparent adhesive to the periphery or the entire surface of both plates.
[0090]
According to such a microlens 501, by collecting incident light in a specific area on the pixel electrode 9a, it is possible to increase the utilization efficiency of the incident light, that is, the contribution ratio of incident light constituting the image.
[0091]
Here, according to the condensing function of incident light as described above by the microlens 501, as shown by a one-dot difference line in FIG. 5, the light that passes through the liquid crystal layer 50 and reaches the pixel electrode 9 a, or Assuming the case where the lens 401 is not present, the light emitted from the TFT array substrate 10 follows a certain light collection path that is not perpendicular to the substrate surface. That is, when incident light is transmitted through the microlens 501, a large amount of oblique light is included in the emitted light. This may result in diminishing the significance of providing the microlens 501 in an attempt to increase the utilization efficiency of incident light.
[0092]
However, in the second embodiment, even if the oblique light as described above is generated, this does not naturally result in a decrease in the utilization efficiency of the incident light. This is because in the second embodiment, the lens 401 is formed as described above, so that the traveling path related to the oblique light is changed to an appropriate traveling path as shown by the solid line in FIG. Because it is possible to do. In other words, according to the second embodiment, if light having an oblique component is left as it is, even if the light is wasted, the light is converted into an image by changing the appropriate traveling path. It can be used as light that contributes to the configuration, and therefore further improvement in the utilization efficiency of incident light can be expected.
[0093]
Needless to say, the lens 401 having the action related to the oblique light can also have the advancing path changing action that eliminates the problems associated with diffraction as described above.
[0094]
(Overall configuration of electro-optical device)
The overall configuration of the electro-optical device according to each embodiment configured as described above will be described with reference to FIGS. FIG. 6 is a plan view of the TFT array substrate as viewed from the side of the counter substrate 20 together with the components formed thereon, and FIG. 7 is a cross-sectional view taken along line HH ′ of FIG.
[0095]
6 and 7, in the electro-optical device according to the present embodiment, the TFT array substrate 10 and the counter substrate 20 are disposed to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are sealed in a seal region positioned around the image display region 10a. The materials 52 are bonded to each other.
[0096]
The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like, and is cured by ultraviolet rays, heating, or the like in order to bond the two substrates together. Further, in this sealing material 52, if the liquid crystal device according to the present embodiment is a small-sized liquid crystal device that performs enlarged display like a projector, the distance between the two substrates (inter-substrate gap) is set to a predetermined value. Gap materials (spacers) such as glass fibers or glass beads are dispersed. Alternatively, such a gap material may be included in the liquid crystal layer 50 as long as the liquid crystal device is a large-sized liquid crystal device that performs the same size display as a liquid crystal display or a liquid crystal television.
[0097]
In a region outside the sealing material 52, a data line driving circuit 101 and an external circuit connection terminal 102 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing are provided on one side of the TFT array substrate 10. A scanning line driving circuit 104 for driving the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to the one side. Yes.
[0098]
Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. The data line driving circuit 101 may be arranged on both sides along the side of the image display area 10a.
[0099]
On the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting the scanning line driving circuits 104 provided on both sides of the image display region 10a. Further, at least one corner portion of the counter substrate 20 is provided with a conductive material 106 for electrical connection between the TFT array substrate 10 and the counter substrate 20. As shown in FIG. 7, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 6 is fixed to the TFT array substrate 10 by the sealing material 52.
[0100]
In FIG. 7, on the TFT array substrate 10, an alignment film is formed on the pixel electrode 9a after the pixel switching TFT, the scanning line, the data line and the like are formed. On the other hand, in addition to the counter electrode 21, an alignment film is formed on the uppermost layer portion on the counter substrate 20. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.
[0101]
On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., a sampling circuit for applying an image signal to the plurality of data lines 6a at a predetermined timing, and a plurality of data lines A precharge circuit for supplying a precharge signal of a predetermined voltage level in advance to the image signal to 6a, an inspection circuit for inspecting quality, defects, etc. of the electro-optical device during manufacture or at the time of shipment are formed. Also good.
[0102]
In each of the embodiments described above, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a driving LSI mounted on a TAB (Tape Automated Bonding) substrate is used. You may make it connect electrically and mechanically via the anisotropic conductive film provided in the peripheral part of the TFT array board | substrate 10. FIG. Further, on the side where the projection light of the counter substrate 20 is incident and on the side where the emission light of the TFT array substrate 10 is emitted, for example, a TN (Twisted Nematic) mode, a VA (Vertically Aligned) mode, a PDLC (Polymer Dispersed Liquid Crystal), respectively. ) Mode or the like, or a normally white mode or a normally black mode, a polarizing deflection film, a retardation film, a polarizing plate, etc. are arranged in a predetermined direction.
[0103]
(Manufacturing process)
Next, a manufacturing process of the electro-optical device according to the first embodiment described above will be described with reference to FIGS. FIG. 8 and FIG. 9 are step diagrams sequentially showing the laminated structure of the electro-optical device in each step of the manufacturing process with respect to the portion related to the vicinity of the semiconductor layer 1a in the cross-sectional view of FIG.
[0104]
First, as shown in step (1) of FIG. 8, a TFT array substrate 10 such as a quartz substrate, hard glass, or silicon substrate is prepared. Where preferably N ₂ Annealing is performed at a high temperature of about 900 to 1300 ° C. in an inert gas atmosphere such as (nitrogen), and pretreatment is performed so that distortion generated in the TFT array substrate 10 is reduced in a high-temperature process performed later.
[0105]
Subsequently, a metal such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), and Mo (molybdenum) or a metal such as metal silicide is formed on the entire surface of the TFT array substrate 10 thus treated. The light shielding film 11 having a thickness of about 100 to 500 nm, preferably 200 nm, is formed by sputtering the alloy film.
[0106]
Next, as shown in step (2) of FIG. 8, after applying a resist 601 to the entire surface of the light shielding film 11, the entire surface of the TFT array substrate 10 is applied to the resist 601 by applying photolithography and etching. An opening 602 having a predetermined pattern is formed.
[0107]
Next, as shown in step (3) of FIG. 8, the opening 602 is used to etch the light shielding film 11 a and the surface of the TFT array substrate 10. By this etching, as shown in step (4) of FIG. 8, the lower light-shielding film 11a whose planar shape has a lattice pattern is formed, and the recess 401P is formed on the surface of the TFT array substrate 10. It will be.
[0108]
At this time, the etching is preferably performed by wet etching. This is because, according to wet etching, as shown in step (3) of FIG. 8, the etching progresses faster at a portion having a lower resistance to the etching solution, and as a result, the back of the resist 601 (the lower surface in the drawing) wraps around. This is because the etching proceeds (see the arrow in the figure). Then, if the etching is carried out to a predetermined depth while proceeding with such etching, as shown in the step (4) of FIG. This is because a concave dome-shaped depression suitable as the outer shape of the lens 401 can be naturally formed on the basis of the surface of the substrate 10.
[0109]
In this wet etching, it is preferable to separately use etching solutions suitable for etching the light shielding film 11 and the surface of the TFT array substrate 10. In this way, it is possible to shorten the manufacturing time.
[0110]
Here, as the etching solution for the light shielding film 11, for example, the following can be used in the present embodiment. That is, when the light shielding film 11 is made of WSi, sulfuric acid (H ₂ SO ₄ ) Aqueous solution and hydrogen peroxide (H ₂ O ₂ ) A mixture of aqueous solutions, ammonium hydroxide (NH ₄ OH) aqueous solution and hydrogen peroxide solution (H ₂ O ₂ ) It is possible to use a mixed solution of an aqueous solution, a hydrogen fluoride (HF) aqueous solution, or the like. When the light shielding film is made of Ti, an aqueous solution of hydrogen fluoride (HF), hydrogen peroxide solution (H ₂ O ₂ ) Aqueous solution or the like. In these cases, in particular, when hydrogen fluoride is used, the surface of the substrate 10 can be etched together in addition to the light-shielding film 11, so that it is not necessary to change the etching solution between the two as described above. It is possible to carry out a continuous etching process.
[0111]
When the recess 401P is formed as described above, next, as shown in step (5) of FIG. 9, after removing the resist 601, the lens 401 and the surface of the TFT array substrate 10 are exposed. A film 410 made of SiNx or ITO is formed. Next, as shown in step (6) of FIG. 9, both the film 410 and the lower light-shielding film 11a are subjected to a planarization process such as a CMP process. Here, the CMP process refers to the substrate surface being brought into contact with each other while rotating both the substrate and the polishing cloth (pad) and supplying the polishing liquid (slurry) to the corresponding contact part. Is a technique of polishing the surface by a balance between mechanical action and chemical action to flatten the surface.
[0112]
By performing such flattening treatment, as shown in step (6) of FIG. 9, the film 410 remains only inside the recess 401P, that is, in the inside, the medium 411 described in FIG. The filled lens 401 can be made to appear, and a surface having a flat surface can be made to appear on both the surface of the medium 411 and the surface of the lower light shielding film 11a.
[0113]
Next, as shown in step (7) of FIG. 9, a TEOS (tetraethylorthosilicate) gas, TEB (tetraethyl) is formed on the lower light shielding film 11a by, for example, normal pressure or low pressure CVD.・ Bort rate) gas, TMOP (tetra-methyl-oxy-phosphate) gas, etc., NSG (non-silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass) The base insulating film 12 made of silicate glass film, silicon nitride film, silicon oxide film or the like is formed. The thickness of the base insulating film 12 is, for example, about 500 to 2000 nm.
[0114]
Subsequently, low pressure CVD (for example, pressure) using monosilane gas, disilane gas or the like at a flow rate of about 400 to 600 cc / min on the base insulating film 12 in a relatively low temperature environment of about 450 to 550 ° C., preferably about 500 ° C. An amorphous silicon film is formed by CVD of about 20 to 40 Pa. Thereafter, a heat treatment annealing treatment is performed in a nitrogen atmosphere at about 600 to 700 ° C. for about 1 to 10 hours, preferably 4 to 6 hours, so that the p-Si (polysilicon) film has a thickness of about 50 to 200 nm. The solid phase growth is preferably performed until the thickness becomes about 100 nm. As a method for solid phase growth, annealing using RTA or laser annealing using an excimer laser or the like may be used. At this time, a dopant of a group V element or a group III element may be slightly doped by ion implantation or the like depending on whether the pixel switching TFT 30 is an n-channel type or a p-channel type. Then, a semiconductor layer 1a having a predetermined pattern is formed by photolithography and etching.
[0115]
Subsequently, the semiconductor layer 1a constituting the TFT 30 is thermally oxidized at a temperature of about 900 to 1300 [deg.] C., preferably about 1000 [deg.] C., to form a lower gate insulating film. By forming the upper gate insulating film by this, the insulating film 2 (including the gate insulating film) made of a single layer or a multilayer high-temperature silicon oxide film (HTO film) or silicon nitride film is formed. As a result, the semiconductor layer 1a has a thickness of about 30 to 150 nm, preferably about 35 to 50 nm, and the insulating film 2 has a thickness of about 20 to 150 nm, preferably about 30 to 100 nm. It becomes thickness.
[0116]
Subsequently, in order to control the threshold voltage Vth of the TFT 30 for pixel switching, the n-channel region or the p-channel region of the semiconductor layer 1a is doped with a predetermined amount of a dopant such as boron by ion implantation or the like. To do.
[0117]
Next, as shown in step (8) in FIG. 9, a polysilicon film is deposited by a low pressure CVD method or the like, and phosphorus (P) is further thermally diffused to make this polysilicon film conductive. Instead of this thermal diffusion, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film may be used. The thickness of this polysilicon film is about 100 to 500 nm, preferably about 350 nm. Then, a scanning line 3a having a predetermined pattern including the gate electrode portion of the TFT 30 is formed by photolithography and etching.
[0118]
Next, for the semiconductor layer 1a, a low concentration source region 1b and a low concentration drain region 1c are formed, or a high concentration source region 13d and a high concentration drain region 13e are formed. In step (8) in FIG. 9, these regions 1b, 1c, 1d and 1e are not shown. Refer to FIG. 3 for these arrangement relationships.
[0119]
Here, the case where the TFT 30 is an n-channel TFT having an LDD structure will be described. Specifically, first, in order to form the low concentration source region 1b and the low concentration drain region 1c, the scanning line 3a (gate electrode) is formed. As a mask, dopant of a V group element such as P at a low concentration (for example, P ions of 1 to 3 × 10 ¹³ cm ² Dope). As a result, the semiconductor layer 1a under the scanning line 3a becomes a channel region 1a '. At this time, since the scanning line 3a serves as a mask, the low concentration source region 1b and the low concentration drain region 1c are formed in a self-aligned manner. Next, in order to form the high concentration source region 1d and the high concentration drain region 1e, a resist layer having a planar pattern wider than the scanning line 3a is formed on the scanning line 3a. Thereafter, a dopant of a V-connected element such as P is used at a high concentration (for example, P ions are added to 1 to 3 × 10 ¹⁵ / Cm ² Dope).
[0120]
In addition, it is not necessary to dope by dividing into two steps of low concentration and high concentration. For example, a TFT having an offset structure may be used without doping at a low concentration, or a self-aligned TFT may be formed by an ion implantation technique using P ions, B ions, etc. with the scanning line 3a (gate electrode) as a mask. Good. The resistance of the scanning line 3a is further reduced by this impurity doping.
[0121]
Through the steps as described above, the formation of the TFT 30 according to this embodiment is completed. Thereafter, the first, second, and third interlayer insulating films 41, 42, and 43 shown in FIG. 3 are sequentially formed, and more specifically, the first interlayer insulating film 41 is formed after the first interlayer insulating film 41 is formed. Before the formation of the two-layer insulating film 42, the storage capacitor 70 described with reference to FIGS. 1 to 3 is formed by sequentially stacking the relay layer 71, the dielectric film 75, and the capacitor line 300, and the second interlayer insulating film 42 is formed. After the formation, the data lines 6a and the like are formed before the third interlayer insulating film 43 is formed. Further, after the formation of the third interlayer insulating film 43, the pixel electrode 9a and the alignment film 16 are formed. Further, in order to electrically connect the TFT 30, the relay layer 71 and the pixel electrode 9a, or the TFT 30 and the data line 6a to the various interlayer insulating films 41 to 43, contact holes 81, 83 and 85 are formed.
[0122]
The completion of the TFT array substrate 10 side is seen through the steps described above.
[0123]
Hereinafter, the manufacturing of the entire electro-optical device will be described with reference to the flowchart shown in FIG. 10. First, for the counter substrate 20, a glass substrate or the like is first prepared (step S51), and a light shielding film as a frame is, for example, After metal chromium is sputtered, it is formed through photolithography and etching (step S52). The light shielding film does not need to be conductive, and may be formed of a material such as resin black in which carbon or Ti is dispersed in a photoresist in addition to a metal material such as Cr, Ni, or Al.
[0124]
Thereafter, a transparent conductive film such as ITO is deposited on the entire surface of the counter substrate 20 by sputtering or the like to a thickness of about 50 to 200 nm, thereby forming the counter electrode 21 (step S53). Furthermore, after applying a polyimide alignment film coating solution on the entire surface of the counter electrode 21, the alignment film 22 is formed by performing a rubbing process in a predetermined direction so as to have a predetermined pretilt angle ( Step S54).
[0125]
Finally, as described above, the TFT array substrate 10 on which each layer is formed and the counter substrate 20 are bonded together with a sealing material so that the alignment films 16 and 22 face each other (step S81). For example, liquid crystal formed by mixing a plurality of types of nematic liquid crystals is sucked into the space between the substrates, and the liquid crystal layer 50 having a predetermined layer thickness is formed (step S82).
[0126]
The electro-optical device according to the first embodiment described above can be manufactured by the manufacturing process described above.
[0127]
(Embodiment of electronic device)
Next, an overall configuration, particularly an optical configuration, of an embodiment of a projection color display device as an example of an electronic apparatus using the electro-optical device described in detail as a light valve will be described. FIG. 11 is a schematic cross-sectional view of the projection type color display device.
[0128]
In FIG. 11, a liquid crystal projector 1100 as an example of a projection type color display device according to the present embodiment prepares three liquid crystal modules including a liquid crystal device in which a drive circuit is mounted on a TFT array substrate, each of which is a light valve for RGB. It is configured as a projector used as 100R, 100G, and 100B. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, light components R, G, and R corresponding to the three primary colors of RGB are obtained by three mirrors 1106 and two dichroic mirrors 1108. The light is divided into B and led to the light valves 100R, 100G and 100B corresponding to the respective colors. In particular, the B light is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are synthesized again by the dichroic prism 1112 and then projected as a color image on the screen 1120 via the projection lens 1114.
[0129]
The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. In addition, the manufacturing method thereof and the electronic device are also included in the technical scope of the present invention.
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating an equivalent circuit of various elements, wirings, and the like provided in a plurality of matrix-like pixels constituting an image display region in an electro-optical device according to an embodiment of the invention.
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed in the electro-optical device according to the embodiment of the invention.
FIG. 3 is a cross-sectional view taken along the line AA ′ of FIG.
FIG. 4 is an explanatory diagram showing a perspective view of a configuration of a pixel unit in order to explain the function and effect of the lens according to the first embodiment.
5 is a cross-sectional view corresponding to the AA ′ cross-sectional view of FIG. 2 according to the second embodiment of the present invention, and is different from the first embodiment in that a microlens is formed on the counter substrate. It becomes an aspect.
FIG. 6 is a plan view of the TFT array substrate in the electro-optical device according to the embodiment of the present invention as viewed from the side of the counter substrate together with each component formed thereon.
FIG. 7 is a cross-sectional view taken along the line HH ′ of FIG.
FIG. 8 is a manufacturing process diagram (No. 1) relating to the TFT array substrate side of the electro-optical device according to the first embodiment of the invention;
FIG. 9 is a manufacturing process diagram (part 2) for the TFT array substrate side of the electro-optical device according to the first embodiment of the invention;
FIG. 10 is a flowchart showing a method of manufacturing the electro-optical device according to the first embodiment of the invention along the order of steps.
FIG. 11 is a schematic cross-sectional view showing a color liquid crystal projector as an example of a projection type color display device which is an embodiment of the electronic apparatus of the invention.
[Explanation of symbols]
9a: Pixel electrode
10 ... Board
11a: Lower light shielding film
20 ... Counter substrate
30 ... TFT
401 ... Lens
401P ... concave portion
411 ... medium
501 ... Microlens
601 ... resist
602 ... opening

Claims

An electro-optic material is sandwiched between a pair of substrates,
On the side of one of the pair of substrates facing the electro-optic material,
A plurality of pixel electrodes arranged in a matrix;
A thin film transistor that supplies an image signal to each of the plurality of pixel electrodes;
A light shielding film that is formed in a lower layer of the thin film transistor and defines an opening region corresponding to each of the plurality of pixel electrodes;
A lens provided on a side of the one substrate facing the electro-optic material and formed to face each of the opening regions;
The electro-optical device is characterized in that the lens adjusts a traveling direction of light that passes through the electro-optical material and exits from the one substrate so that an exit angle becomes small .

2. The electro-optical device according to claim 1, wherein surfaces of the light-shielding film and the lens facing the electro-optical material are flattened.

The electro-optical device according to claim 1, wherein the non-opening region and the light-shielding film include a lattice pattern when seen in a plan view.

4. The lens according to claim 1, wherein a concave portion formed by etching the surface of the one substrate is filled with a medium having a refractive index different from the refractive index of the one substrate. The electro-optical device according to any one of the above.

The electro-optical device according to claim 4, wherein the medium includes SiNx (silicon nitride) or ITO (Indium Tin Oxide).

6. The electro-optical device according to claim 1, further comprising a microlens on the other substrate of the pair of substrates.

An electro-optic material is sandwiched between a pair of substrates, and on one of the pair of substrates, a display electrode and wiring connected to the display electrode via a switching element or directly and a lens, the lens, the an electro-optical equipment manufacturing method of a traveling direction of the electro-optical material is emitted from the one substrate through the light adjusted so that the emission angle decreases,
Forming a light-shielding film on the one substrate;
Applying a resist on the one substrate;
Applying the photolithography technique to the resist to form an opening;
Etching the light-shielding film using the opening to form the light-shielding film as including a lattice pattern, and forming a recess by etching the surface of the one substrate;
Removing the resist;
In and the one substrate of the recessed portion, and forming the lens in the recess by forming a medium having a refractive index different from the refractive index of said one substrate,
Performing a planarization process on the surface on which the medium is formed;
Forming the wiring and the display electrode as a laminated structure on the one substrate;
Forming a thin film transistor as the switching element via an insulating film on the light shielding film;
Bonding both substrates so that the surface of the one substrate on which the lens is formed is opposed to the other of the pair of substrates;
And a step of encapsulating an electro-optical material between the one substrate and the other substrate.

The method of manufacturing an electro-optical device according to claim 7, wherein the etching in the step of forming the recess includes wet etching.

An electronic apparatus comprising the electro-optical device according to claim 1.