JP4075299B2 - ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME - Google Patents

ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME Download PDF

Info

Publication number
JP4075299B2
JP4075299B2 JP2000285936A JP2000285936A JP4075299B2 JP 4075299 B2 JP4075299 B2 JP 4075299B2 JP 2000285936 A JP2000285936 A JP 2000285936A JP 2000285936 A JP2000285936 A JP 2000285936A JP 4075299 B2 JP4075299 B2 JP 4075299B2
Authority
JP
Japan
Prior art keywords
line
electro
pixel
pixel electrode
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000285936A
Other languages
Japanese (ja)
Other versions
JP2002090721A5 (en
JP2002090721A (en
Inventor
久樹 倉科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000285936A priority Critical patent/JP4075299B2/en
Publication of JP2002090721A publication Critical patent/JP2002090721A/en
Publication of JP2002090721A5 publication Critical patent/JP2002090721A5/ja
Application granted granted Critical
Publication of JP4075299B2 publication Critical patent/JP4075299B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置用素子基板及びそれを用いた電気光学装置に関し、特に、画素電極の隅部の遮光性能を高めたものである。
【０００２】
【従来の技術】
絶縁基板上にマトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線とデータ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学装置は、構造は複雑であるがスイッチ特性が高く、高画質が安定して実現できるので、液晶表示装置として広く使われている。
液晶表示装置に使われるトランジスタとしては、絶縁基板上にシリコン薄膜を形成し、そのシリコン薄膜上にトランジスタを形成したＴＦＴ（ Thin Film Transistor ）が使用されている。
ＴＦＴを用いたアクティブマトリクス方式の電気光学装置では、基板表面からの光がＴＦＴのチャネル領域やドレイン領域に入射し、光リーク電流の発生によりトランジスタ素子としての画素スイッチング用ＴＦＴの特性を変化させる問題がある。ＴＦＴへの光の入射を防ぐため、マトリクス状に配列された各画素部の開口領域の周りにＴＦＴを設け、この開口領域の周りに一体的に格子状の遮光膜を形成する手段が知られている。
【０００３】
例えば液晶装置を使用したプロジェクター等の投射型表示装置では、通常光透過性基板の表面から光が照射されるため、これが基板上に形成されたトランジスタのチャネル領域に入射して、光リーク電流を生じる。この光リーク電流を防ぐため、対向基板のトランジスタ直上に遮光層を設ける構造とするのが一般的である。
【０００４】
また、アクティブマトリクス方式の電気光学装置では、表示画面におけるフリッカや焼き付きを防止するため、画素電極が構成する容量に見合った蓄積容量を設ける必要がある。このため開口領域の周りには、走査線、データ線、容量線、ＴＦＴあるいは蓄積容量を合理的に配置し、その上でＴＦＴへの光の入射を防ぐための遮光膜を形成する必要がある。このようなＴＦＴアレイ基板の一例を図１６及び図１７に挙げて説明する。
【０００５】
図１６は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の一部をを拡大して示す平面図、また、図１７は、図１６の線Ｐ−Ｐ’に沿った断面図である。なお、図１６、１７においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎の縮尺は異なっている。
【０００６】
図１６はＴＦＴアレイ基板の画素部（画像表示領域）内の平面構造を示す。液晶表示装置のＴＦＴアレイ基板上の画素部内には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に沿って各々データ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して単結晶シリコン層の半導体層１ａのうち後述のソース領域に電気的に接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうちチャネル領域（図中左上りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【０００７】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第1領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【０００８】
そして、図中右上がりの斜線で示した領域には、複数の第１遮光膜１１ａが設けられている。より具体的には、第１遮光膜１１ａは夫々、画素部において半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａに沿って直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する段側（即ち、図中下向き）に突出した突出部とを有する。第１遮光膜１１ａの各段（画素行）における下向きの突出部の先端は、データ線６ａ下において次段における容量線３ｂの上向きの突出部の先端と重ねられている。この重なった箇所には、第１遮光膜１１ａと容量線３ｂとを相互に電気的に接続するコンタクトホール１３が設けられている。即ち、本実施形態では、第1遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的に接続されている。１ｆは第１蓄積容量電極である。
【０００９】
図１６に示すように、このＴＦＴアレイ基板の構造では各画素電極９ａの開口領域の周りの走査線３ａが配置された部分に平行して容量線を配置し、走査線の配置された部分に蓄積容量７０を配置してある。また、データ線６ａが配置された部分にも重畳して容量線３ｂを配置して蓄積容量７０を形成してある。そして平面上でＴＦＴに重なるように第１遮光膜１１ａが設けられている。
【００１０】
図１７は液晶装置の断面構造を示す。液晶装置は、光透過性基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。
【００１１】
ＴＦＴアレイ基板１０には、画素スイッチング用のＴＦＴ３０が設けられている。ＴＦＴ３０を構成する半導体層１ａの高濃度ソース領域１ｄにデータ線６ａが接続され、高濃度ドレイン領域１ｅに画素電極９ａが接続されている。画素電極９ａの上側には配向膜１６が設けられている。
【００１２】
ＴＦＴへの光の入射を防ぐため、ＴＦＴアレイ基板１０上の各画素スイッチング用のＴＦＴ３０に対応する位置には、第１遮光膜１１ａが設けられている。これにより画素電極方向から入射した光が、ＴＦＴアレイ基板１０の底面で反射して戻ってきた光がＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射するのを未然に防ぐように構成されている。
【００１３】
一方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には配向膜２２が設けられている。
【００１４】
更に、対向基板２０には各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。このようにして、対向基板２０の画素電極側からの入射光が、画素スイッチング用のＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに進入するのを防いでいる。
【００１５】
【発明が解決しようとする課題】
しかしながら、上述の図１６や図１７に示す構造では、各画素電極９ａは正方形に構成されており、各画素電極９ａの開口部は開口部周囲を縦横に走る走査線３ａ、データ線３ｂ及び容量線３ｂが直角に交わって構成されている。ＴＦＴ３０は各画素電極９ａに対応して走査線３ａとデータ線３ｂの交差部分に形成されている。このためＴＦＴアレイ基板に対して垂直な方向から入射する光は第２遮光膜２３によって遮蔽できるが、ＴＦＴアレイ基板に対して画素電極９ａの方向から斜め方向に入射する光は遮光することができない。第２遮光膜２３はＴＦＴ３０のかなり上方に配置されているので、画素の斜め方向からの進入光を効果的に遮蔽することはできない。このような液晶装置では、各画素電極９ａの開口部からスイッチング用ＴＦＴのチャネル領域やドレイン領域に光が入射し、ＴＦＴにリーク電流が発生して、画素スイッチング用素子としてのＴＦＴの特性が変化して、鮮明な画像表示が得られない。
【００１６】
特に、液晶プロジェクターに用いられる液晶表示装置においては、チャネル部に進入する光によるトランジスタの光リークが問題とされてきた。なかでもトランジスタに近い画素のコーナー部分からの光の進入が問題となってきた。
【００１７】
トランジスタの上部に遮光層を設ける一般的な構造としても、支持基板が光透過性である場合は、表面から入射した光が基板裏面側の界面で反射してチャネル部に戻り光として入射することがある。この戻り光は、表面から照射される光量に対する割合としては僅かであるが、プロジェクタなどの非常に強力な光源を用いる装置においては充分に光リーク電流を生じうる。すなわち、この基板裏面からの戻り光は素子のスイッチング特性に影響を及ぼしデバイスの特性を変化させる。従って基板表面の、特に画素コーナー部から入射する光を極力少なくしなければならない。
【００１８】
本発明は、かかる課題を解決するためになされたもので、ＴＦＴアレイ基板に対して斜め方向から入射する光も遮光することができるＴＦＴアレイ基板を提供することを目的としている。さらに、ＴＦＴアレイ基板を使用したスイッチング特性に優れ、鮮明な画像表示が得られる電気光学装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
かかる課題を解決するため、本発明の電気光学装置用素子基板は、基板上にマトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線とデータ線に電気的に接続されたトランジスタと、前記トランジスタに電気的に接続された画素電極とを有する電気光学装置用素子基板であって、前記トランジスタと画素電極との間に積層された遮光膜の平面投影した幅を該トランジスタ近傍で幅広にして、画素電極の隅部を遮蔽するように構成した。
【００２０】
このような本発明の構成にすれば、画素電極の開口部はやや狭くなるものの、ＴＦＴアレイ基板の画素電極開口部から斜め方向にＴＦＴに向かって入射する光を遮光することができ、光リーク電流の発生によりトランジスタ素子としての画素スイッチング用ＴＦＴの特性を劣化させることがない、電気光学装置用素子基板を実現することができる。
【００２１】
本発明の電気光学装置素子基板においては、前記画素電極の隅部を遮蔽するように構成した遮光膜として、容量線を利用することができる。また、前記画素電極の隅部を遮蔽するように構成した遮光膜として、データ線も利用することができる。
【００２２】
これらの各配線は、画素電極の周囲に格子状に配置されているので、これらの遮光膜を利用して、その格子の交差部分の近傍で線幅を広く構成することにより、画素電極の開口部から各画素の隅部に設けられたＴＦＴ部へ入射する光を有効に遮光することが可能となる。幅広に構成する線の製造方法は、容量線やデータ線を形成する際のパターニング形状を変えるのみで、特別な工程を設けなくても形成できる利点がある。
【００２３】
また、本発明の電気光学装置素子基板においては、前記容量線が、該素子基板の平面構造において、走査線と重畳して配置されていてもよく、又は前記容量線が、該素子基板の平面構造において、走査線と平行に配置されていても良い。
【００２４】
前者の容量線が走査線と重畳して配置されている場合は、容量線の幅を各画素間の間隔一杯に取ることができ、蓄積容量を大きくとることが可能となる。また、後者の容量線が走査線と平行に配置されている場合は、各画素間の間隔によって容量線の幅は制限されるものの、同一工程で容量線と走査線を形成できる点で有利である。
【００２５】
また、本発明の電気光学装置素子基板においては、前記画素電極の隅部を遮蔽するように構成した遮光膜が、該素子基板の断面構造において、画素電極とデータ線の間の位置に設けられているものであっても良い。
【００２６】
製造工程は１工程増加するが、容量線やデータ線にとらわれずに必要な位置に必要な形状の遮光膜を設けることにより、より効果的な遮光が可能となる。
さらに、本発明の電気光学装置素子基板においては、前記画素電極の隅部を遮蔽するように構成した遮光膜が、各画素電極の四隅を斜めに遮るように構成された遮光膜とすることが好ましい。
通常ＴＦＴは、各画素電極の隅部に形成するので、画素電極の四隅を遮光しておけば、あらゆる方向からの斜め入射光を遮蔽することができる。勿論四隅ではなく遮蔽の必要な方向にのみ遮光膜を設けても良い。また、各画素電極を遮蔽する遮光膜の形状は特に制限はないが、各画素電極の四隅を斜めに遮るように遮光すれば、画素電極の開口部を狭めることなく、どの方向からの斜め入射光に対しても遮蔽の効果を有するものとなる。さらに、本発明の電気光学装置は請求項１から請求項８のいずれかに記載の画素電極の隅部を遮光膜を用いて遮蔽する構造の素子基板を具備した電気光学装置である。
【００２７】
本発明の電気光学装置は、画素電極隅部からＴＦＴ部に向かって斜めに入射する光を遮蔽しているので、ＴＦＴにリーク電流が発生するのを防止でき、画素スイッチング用素子としてのＴＦＴの特性が変化することはない。従ってより鮮明な表示画像を得ることが可能になる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態の各図においても、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎の縮尺は同一ではなく、異ならせてある。
【００２９】
（第１の実施形態）
図１と図２は本発明の第１の実施形態の電気光学装置用素子基板の構造を示す図であり、図１はデータ線、走査線、画素電極、遮光膜等が形成された、本発明の第１の実施形態の電気光学装置用素子基板の、相隣接する複数の画素群を拡大して示した平面図を、図２は図１の線Ａ−Ａ’に沿った断面図を示す。図１に示すように、本実施形態では紙面で左右に走る容量線３００をＴＦＴ３０の近傍で幅広に形成して、画素電極９ａの隅部からの光の入射に対する遮光層の役割を担わせている。
【００３０】
先ず、図１に基づいて、本発明の電気光学装置用素子基板の画素部（画像表示領域）内の平面構造について詳細に説明する。
【００３１】
図１に示すように、本発明の第１実施形態の電気光学装置用素子基板１００は、ＴＦＴアレイ基板上の画素部内に、マトリクス状に複数の透明な画素電極９ａ（破線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に沿って各々データ線６ａ、走査線３ａが設けられている。データ線６ａに沿った各画素電極９ａの隅部には、画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。
【００３２】
データ線６ａは、コンタクトホール８１を介して後述のソース電極３０３に電気的に接続されており、画素電極９ａは、走査線３ａに沿った辺に設けられたコンタクトホール８４を介して後述のドレイン電極３０２に電気的に接続されている。また、半導体層１ａのうちチャネル領域１ａ’（図１中左上りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極としても機能する。
ＴＦＴ３０の一端側にはコンタクトホール８１及び８２が設けられている。コンタクトホール８１はデータ線６ａと中継電極としてのソース電極３０３（図中鎖線で示してある）とを電気的に接続しており、コンタクトホール８２はソース電極３０３と半導体層１ａの高濃度ソース領域１ｄとを電気的に接続している。ＴＦＴ３０の他端側にはコンタクトホール８３が設けられており、コンタクトホール８３は中継電極としてのドレイン電極３０２と半導体層１ａの高濃度ドレイン領域１ｅとを電気的に接続している。
【００３３】
容量線３００は走査線３ａに重畳して画素電極９ａの境界に沿って紙面左右方向に設けられている。容量線３００は、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに重なって形成された第１領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って紙面で上下方向に張出した張出部（即ち、平面的に見て、データ線６ａの走る方向に張出した第２領域）とを有する。
そして、容量線３００は、ＴＦＴ３０近傍の上記張出部分において、画素電極９ａの隅部を覆うように斜めに幅広に形成されている。図１の容量線３００の幅広部分３００ａ及び３００ｂにおいては、画素電極９ａの紙面下側の隅部に設けられた幅広部分３００ａの方が、画素電極９ａの紙面上側の隅部に設けられた幅広部分３００ｂよりもやや大きく形成されている。このような構造とすることにより、容量線３００の幅広部分３００ａ及び３００ｂは、夫々各画素部においてＴＦＴアレイ基板１０の液晶層５０側（紙面垂直方向）から見て、半導体層１ａのチャネル領域１ａ’を含むＴＦＴ３０を覆う位置に設けてある。
【００３４】
さらに容量線３００は、走査線３ａに重畳してほぼ直線状に伸びる本線部において、絶縁膜を介して重畳して対向配置されたＬ字状のドレイン電極３０２（図中鎖線で示されている）とともに、蓄積容量７０−１を形成している。
【００３５】
ドレイン電極３０２は、データ線６ａと交差する箇所からデータ線６ａに沿って紙面で上方向に突出した突出部（即ち、平面的に見て、データ線６ａに重なって延設された領域）を形成している。さらにドレイン電極３０２は、データ線６ａの紙面で上方向に張出した突出部分において絶縁膜を介して容量線３００と重畳して配置され、蓄積容量７０−２を形成している。
【００３６】
これらの結果、データ線６ａ近傍の領域及び走査線３ａ近傍の領域といった、液晶のディスクリネーションが発生する領域（即ち、容量線３００が形成された領域）である、開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やしている。このように本実施の形態では蓄積容量７０−１と蓄積容量７０−２によって容量を確保し表示画面の安定化をはかっている。
【００３７】
次に、図２に基づいて、電気光学装置用素子基板１００の画素部内の断面構造について説明する。
先ず、断面構造の概要について説明すると、電気光学装置用素子基板１００は光透過性の、例えばガラス基板や石英基板からなるＴＦＴアレイ基板１０を備えており、ＴＦＴアレイ基板１０には、画素電極９ａ及び画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。画素電極９ａの上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機樹脂膜からなる。
【００３８】
このように構成された電気光学装置用素子基板１００の画素電極９ａと対向電極（図示省略）とが対面するように配置して、ＴＦＴアレイ基板１０と対向基板との間には、シール材（図示を省略）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び対向電極の配向膜により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００３９】
ＴＦＴアレイ基板１０には、図２に示すように、各画素電極９ａに対応する位置に、各画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。
【００４０】
さらに詳細に説明すると、ＴＦＴアレイ基板１０と半導体層１ａとの間には、絶縁膜（絶縁体層）１２が設けられている。絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されており、ＴＦＴアレイ基板１０からの不純物の影響を排除して半導体素子としてのＴＦＴ３０を形成するためのものである。
【００４１】
絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。
【００４２】
画素スイッチング用のＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは、半導体層１ａに対し、ｎ型又はｐ型のいずれかのチャネルを形成するのかに応じて、所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用のＴＦＴ３０として用いられることが多い。
【００４３】
画素スイッチング用のＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持っても良いし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００４４】
走査線３ａ、ゲート絶縁膜２及び絶縁膜１２の上には、層間絶縁膜３１１が形成されている。層間絶縁膜３１１の上には、ドレイン電極３０２及びソース電極３０３が形成されている。層間絶縁膜３１１には高濃度ソース領域１ｄへ通じるコンタクトホール８２及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々形成されている。このコンタクトホール８２を介して、ソース電極３０３が高濃度ソース領域１ｄに電気的に接続されている。また、コンタクトホール８３を介して、ドレイン電極３０２が半導体層１ａの高濃度ドレイン領域１ｅに電気的に接続されている。
【００４５】
ドレイン電極３０２及びソース電極３０３の上には絶縁膜３０１が形成されており、該絶縁膜を挟んでドレイン電極３０２と対向する位置には容量線３００が配置されている。容量線３００は遮光膜を兼ねており、ＴＦＴ３０の上方に配置されているので、紙面上方から進入する光を効果的に遮ってＴＦＴ３０に当たらないようにすることができる。
【００４６】
本実施形態では、容量線３００とドレイン電極３０２とは絶縁膜３０１を介して重畳するよう積層して配置され、蓄積容量７０−１を形成している。
【００４７】
容量線３００は、好ましくはＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等の遮光性の高融点金属や、Ａｌ等の遮光性の金属膜等から構成する。
【００４８】
高融点金属材料から構成すれば、ＴＦＴアレイ基板１０上の容量線３００の形成工程の後に行われるデータ線６ａの形成等の素子基板の形成工程における高温処理により、容量線３００が破壊されたり溶融しないようにできる。本実施形態においては、ＴＦＴアレイ基板１０には遮光膜を兼ねた容量線３００がＴＦＴ３０の上部に形成されているので、ＴＦＴアレイ基板１０の液晶層５０側からの光が画素スイッチング用のＴＦＴ３０のチャネル領域１ａ' やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができる。
図１に示すように、容量線３００は画素電極９ａの隅部を覆うようにＴＦＴ近傍において幅広部分３００ａ，３００ｂを構成しているので、画素電極９ａの隅部からＴＦＴ３０に向かって斜め方向に進入する光を遮蔽することができる。従って、光リーク電流の発生によりトランジスタ素子としてのＴＦＴ３０の特性が変化することはない。
【００４９】
容量線３００及び絶縁膜３０１の上には層間絶縁膜３１２が配置されており、層間絶縁膜３１２には先のコンタクトホール８１と８４が形成されている。層間絶縁膜３１２の上にはデータ線６ａが形成されている。データ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。データ線６ａの上には絶縁膜７が形成されており、絶縁膜７の上には画素電極９ａ又は配向膜１６が形成されている。
【００５０】
コンタクトホール８１を介してソース電極８２とデータ線６ａが電気的に接続される。また、コンタクトホール８４を介してドレイン電極３０２と画素電極９ａが電気的に接続される。
【００５１】
このように構成された電気光学装置用素子基板１００と対向基板とを微小間隔を保って貼り合わせ、空間に液晶層を挟んで液晶表示用パネルとする。
【００５２】
（第２の実施形態）
図３と図４は本発明の第２の実施形態の電気光学装置用素子基板の構造を示す図であり、図３はデータ線、走査線、画素電極、遮光膜等が形成された、電気光学装置用素子基板の相隣接する複数の画素群を拡大して示した平面図を、図４は図３の線Ｂ−Ｂ’に沿った断面図を示す。本第２の実施形態が先の第１に実施形態と異なる点は、容量線３００を幅広に形成するのに替えて、図３に示すように紙面で上下に走るデータ線６ａをＴＦＴ３０の近傍で幅広に形成して、画素電極９ａの隅部からの光の入射に対する遮光層の役割を担わせている。
【００５３】
先ず、図３に基づいて、本発明の電気光学装置用素子基板の画素部（画像表示領域）内の平面構造について詳細に説明する。なお、図３と図４においては図１と図２と同一の機能を有する構成部材には同一の符号を付して示している。
【００５４】
図３に示すように、電気光学装置用素子基板１００は、ＴＦＴアレイ基板上の画素部内に、マトリクス状に複数の透明な画素電極９ａ（破線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａが設けられている。データ線６ａに沿った各画素電極９ａの隅部には、画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。
【００５５】
データ線６ａは、コンタクトホール８１を介して後述のソース電極３０３に電気的に接続されている。半導体層１ａのうちチャネル領域１ａ’（図１中左上りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極としても機能する。
データ線６ａは、直線状に伸びているが走査線３ａと交差する部分で走査線３ａの方向（即ち、平面的に見て紙面の左右方向）に張出した幅広部分６ａ’を有している。
そして、データ線６ａは、ＴＦＴ３０近傍の上記幅広部分６ａ’において、画素電極９ａの隅部を覆うように斜めに幅広に形成されている。このような構造とすることにより、データ線６ａの幅広部分６ａ’は、夫々各画素部においてＴＦＴアレイ基板１０の液晶層５０側（紙面垂直方向）から進入する光を遮るとともに各画素の隅部からＴＦＴ３０方向に対して斜めに進入する光も遮って、半導体層１ａのチャネル領域１ａ’を含むＴＦＴ３０に入射する光を効果的に遮蔽することができるようにした。
【００５６】
画素電極９ａの走査線３ａに沿った辺にはコンタクトホール８４が設けられており、画素電極９とドレイン電極３０２とが電気的に接続されている。
ＴＦＴ３０の一端側にはコンタクトホール８１及び８２が設けられている。コンタクトホール８１は、データ線６ａと中継電極としてのソース電極３０３（図中鎖線で示してある）とを電気的に接続しており、コンタクトホール８２はソース電極３０３と半導体層１ａの高濃度ソース領域１ｄとを電気的に接続している。
ＴＦＴ３０の他端側にはコンタクトホール８３が設けられており、コンタクトホール８３は中継電極としてのドレイン電極３０２と半導体層１ａの高濃度ドレイン領域１ｅとを電気的に接続している。
【００５７】
容量線３００は、走査線３ａに重畳して画素電極９ａの境界に沿って紙面左右方向に設けられている。さらに、容量線３００は、データ線６ａとも重畳してほぼ直線状に設けられている。
【００５８】
さらに容量線３００は、走査線３ａに重畳してほぼ直線状に伸びる部分において、絶縁膜を介して重畳して対向配置されたＬ字状のドレイン電極３０２（図中鎖線で示されている）とともに、蓄積容量７０−１を形成している。また、データ線６ａに重畳してほぼ直線状に伸びる部分において、絶縁膜を介して重畳して対向配置されたドレイン電極３０２（図中鎖線で示されている）とともに、蓄積容量７０−２を形成している。
【００５９】
これらの結果、データ線６ａ近傍の領域及び走査線３ａ近傍の領域の、液晶のディスクリネーションが発生する領域（即ち、容量線３００が形成された領域）である開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やしている。このように本実施の形態では蓄積容量７０−１と蓄積容量７０−２によって容量を確保し表示画面の安定化をはかっている。
【００６０】
次に、本第２実施形態における電気光学装置用素子基板１００の画素部内の断面構造は、図４に示すとおりであり、図３においてコンタクトホール８１，８２ＴＦＴ３０及びコンタクトホール８４を通る線Ｂ−Ｂ’の沿って切断しているので、図２に示す第１実施の形態の場合とまったく同じ構造となる。従ってここでは説明は省略する。
以上のように本実施の形態では、データ線６ａをＴＦＴ近傍で平面上幅広に構成し、しかも画素の隅部を覆うように斜めに幅広に構成したので、画素領域の開口部、特に画素の隅部からＴＦＴに向かって斜め方向に進入する光を効果的に遮蔽することができる。その結果、ＴＦＴに光リーク電流が発生することもなく、ＴＦＴのスイッチング特性が変化することもないので、安定した鮮明な表示画面が得られる。
【００６１】
（第３の実施形態）
次に、図５から図９に本発明の第３の実施形態を示す。尚、図５から図９においても同一機能を有する構成部材については同一の符号を付した。
【００６２】
図５から図９は本発明の第３の実施形態の電気光学装置用素子基板の構造を示す図であり、図５は一つの画素電極９ａの隅部にＴＦＴ３０が設けられ、各画素電極９ａの境界に沿ってデータ線、走査線が形成された、本発明の電気光学装置用素子基板の一部分を拡大して示した平面図である。図６は図５の線Ｃ−Ｃ’に沿った断面図を示し、図７は図５の線Ｘ−Ｘ’に沿った断面図を示し、図８は図５の線Ｙ−Ｙ’に沿った断面図を示し、図９は図５の線Ｚ−Ｚ’に沿った断面図を示す。
本第３の実施形態が先の第１及び第２の実施形態とことなる点は、容量配線を２個に分割し、データ線沿いではデータ線と画素電位の容量電極の間に固定電位の容量電極を配置して、容量カップリングによりデータ線と画素電位の容量電極がお互いに影響して表示に悪影響するのを防いでいる。また、走査線沿いでは画素電位の容量電極と走査線の間に固定電位の容量電極を配置して、容量カップリングにより画素電位の容量電極と走査線がお互いに影響するのを防いでいる。
【００６３】
そして、それぞれの容量配線をＴＦＴ近傍で幅広に構成した点である。そして画素電極の隅部のＴＦＴ近傍で幅広に拡張された容量線の部分に画素電極用のコンタクトホールを設けた点である。
【００６４】
先ず、図５に基づいて、本発明の電気光学装置用素子基板１００の画素部（画像表示領域）内の平面構造について詳細に説明する。
【００６５】
図５に示すように、本発明の第３実施形態の電気光学装置用素子基板１００は、ＴＦＴアレイ基板上の画素部内にマトリクス状に複数の透明な画素電極９ａ（破線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に沿って各々データ線６ａ、走査線３ａが設けられている。データ線６ａに沿った各画素電極９ａの隅部には、画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。ＴＦＴ３０の一端側にはコンタクトホールＡＣＮＴが設けられており、他端側にはコンタクトホールＢＣＮＴが設けられている。データ線６ａは、コンタクトホールＡＣＮＴを介して後述の半導体層１ａの高濃度ソース領域１ｄに電気的に接続されており、後述の容量電極４０３ａ（図中細い実線で示す）がコンタクトホールＢＣＮＴを介して半導体層１ａの高濃度ドレイン領域１ｅに電気的に接続されている。
さらにデータ線６ａ方向にはコンタクトホールＳＣＮＴが設けられており、後述の容量電極４０４ａと遮光膜１１ａ（図中破線で示す）が電気的に接続され同電位に保たれている。
遮光膜１１ａは、ＴＦＴアレイ基板上の各画素の境界に沿ってデータ線６ａ及び走査線３ａに重畳して設けられている。
データ線６ａは、画素電極９ａの一辺に沿って紙面上下方向に直線状に伸びている。
【００６６】
一方の画素電位となる容量電極４０３ａは、データ線６ａに重畳して設けられており、走査線３ａと交差する部分で走査線３ａの一方の方向（即ち、平面的に見て紙面の右方向）の１個の画素電極の隅部に張出した幅広部分４０３ａ’を形成している。
【００６７】
また、一方の固定電位となる容量電極４０４ａも、データ線６ａに重畳して設けられており、走査線３ａと交差する部分で走査線３ａの一方の方向（即ち、平面的に見て紙面の左方向）の２個の画素電極の隅部に張出した幅広部分４０４ａ’を形成している。さらに、一方の固定電位となる容量電極４０４ａは走査線３ａと交差する部分で走査線３ａの他の方向（即ち、平面的に見て紙面の右方向）の１個の画素電極に張出した幅広部分４０４ａ''を有している。この幅広部分４０４ａ''には、コンタクトホールＣＣＮＴが設けられており、コンタクトホールＣＣＮＴを介して固定電位となる容量電極４０４ａと後述の４０３ｂとは電気的に接続しており同電位に保っている。
また、もう一方の固定電位となる容量電極４０３ｂは走査線３ａに重畳して設けられており、容量電極４０３ｂの一端は、先のコンタクトホールＣＣＮＴを介して容量線４０４ａに接続されている。さらに、もう一方の画素電位となる容量電極４０４ｂも、走査線３ａに重畳して容量電極４０３ｂに対向して設けられており、画素電位となる容量電極４０４ｂは一個の画素電極の隅部で画素電極方向に張り出して、張出し部４０４ｂ’を形成している。この張出し部４０４ｂ’は、先の画素電位となる容量電極４０３ａの幅広部分４０３ａ’と重畳しており、ここのはコンタクトホールＤＣＮＴ及び後述のＩＣＮＴが形成されている。コンタクトホールＤＣＮＴは、画素電位となる容量線４０４ｂと容量電極４０３ａを電気的に接続し同電位に保っている。
このように本実施の形態では、画素電位となる容量電極４０３ａ、固定電位となる容量電極４０４ａ並びに固定電位となる容量電極４０３ｂ、画素電位となる容量電極４０４ｂを、いずれもＴＦＴ近傍で幅広にかつ画素電極の隅部を斜めに覆うように形成して、画素電極方向からに進入光、特に画素電極の隅部かたＴＦＴ方向に斜めに進入してくる光を遮蔽することができるようにしている。
【００６８】
また、ＩＣＮＴは隅部でなく走査線に沿う辺の中央付近に配置することができるが、画素電極９ａの隅部の画素電位の容量電極の張出部４０４ｂ’にコンタクトホールＤＣＮＴ及びＩＣＮＴを配置したので、先の第１の実施態様や第２の実施態様に比較して、各画素電極の隣接する紙面上下方向の間隔を狭くすることができる。また、一箇所にコンタクトホールを形成したことにより、コンタクトホールの凹凸による液晶の乱れによるデスクリネーションの発生する領域を小さくでき、開口部を大きくできる。
【００６９】
次に、図に基づいて、電気光学装置用素子基板１００の画素部内の断面構造について説明する。
図６は、図５の線Ｃ−Ｃ’に沿ったコンタクトホールＡＣＮＴ、ＢＣＮＴ及びＳＣＮＴを含む断面構造を示す図である。
電気光学装置用素子基板１００は、光透過性の例えばガラス基板や石英基板からなるＴＦＴアレイ基板１０を備えており、ＴＦＴアレイ基板１０には、遮光膜１１ａ、画素電極９ａ配向膜１６及び画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。画素電極９ａは例えば、ＩＴＯ膜などの透明導電性膜からなる。
【００７０】
このように構成された電気光学装置用素子基板１００の画素電極９ａと対向電極（図示省略）とが対面するように配置して、ＴＦＴアレイ基板１０と対向基板との間には、シール材（図示を省略）により囲まれた空間に液晶が封入さる。液晶は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び対向電極の配向膜により所定の配向状態を採る。液晶は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００７１】
ＴＦＴアレイ基板１０には、図６に示すように、各画素電極９ａに対応する位置に、各画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。
【００７２】
さらに詳細に説明すると、ＴＦＴアレイ基板１０と半導体層１ａとの間には、絶縁膜（絶縁体層）１２が設けられている。絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されており、ＴＦＴアレイ基板１０からの不純物の影響を排除して半導体素子としてのＴＦＴ３０を形成するためのものである。
【００７３】
絶縁膜１２は先の実施態様と同様に、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。
ＴＦＴアレイ基板１０と絶縁膜１２の間には遮光性の金属からなる遮光膜１１ａが設けてある。遮光膜１１ａは、平面的にはデータ線６ａ、走査線３ａ及び容量電極４０３ａ，４０３ｂ，４０４ａ，４０４ｂと重畳して、各画素電極の縦横の境界に沿って設けてある。遮光膜１１ａはコンタクトホールＳＣＮＴを介して容量電極４０４ａに接続されており、固定電位の容量電極４０４ａを固定電位に保って表示画面の安定性を確保している。このように遮光膜１１ａを配置することにより、画素領域の表面部から入射した光がＴＦＴアレイ基板１０の底面で反射して戻ってきた光を遮蔽することができる。
【００７４】
画素スイッチング用のＴＦＴ３０も先の実施態様と同様に、ＬＤＤ（Lightly Doped Drain）構造を有している。
【００７５】
本実施形態では、ＴＦＴ３０をＴＦＴ３０の直上で上側から覆うように、しかもＴＦＴ３０近傍で幅広にＡｌ等の遮光性の金属薄膜からなる固定電位及び画素電位の容量電極が形成されているので、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの光の入射を効果的に防ぐことが出来る。
【００７６】
走査線３ａ、ゲート絶縁膜２及び絶縁膜１２の上には、層間絶縁膜３１１が形成されており、層間絶縁膜３１１にはコンタクトホールＡＣＮＴ及びコンタクトホールＢＣＮＴが各々形成されている。コンタクトホールＡＣＮＴはデータ線６ａと半導体層１ａの高濃度ソース領域１ｄを接続するものであり、コンタクトホールＢＣＮＴは容量電極４０３ａと半導体層１ａの高濃度ドレイン領域１ｅを接続するものである。
【００７７】
層間絶縁膜３１１の上には、画素電位の容量電極４０３ａが形成されている。容量電極４０３ａの上には絶縁膜４０１を介して固定電位の容量電極４０４ａが形成されている。固定電位の容量電極４０４ａ及び絶縁膜４０１の上には、層間絶縁膜３１２が形成されており、層間絶縁膜３１２には先のコンタクトホールＡＣＮＴが形成されている。
層間絶縁膜３１２の上にはデータ線６ａが形成されている。データ線６ａは好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成する。
【００７８】
データ線６ａ及び層間絶縁膜３１２の上には、絶縁膜７が形成されており、絶縁膜７の上には画素電極９ａ又は配向膜１６が形成されている。
このようにすれば、データ線６ａと画素電位の容量電極４０３ａとの間に固定電位の容量電極４０４ａが存在するため、データ線６ａと画素電位の容量電極４０３ａが容量カップリングによりお互いに影響されることはない。
次に、図７に図５の線Ｘ−Ｘ’に沿ったコンタクトホールＣＣＮＴを含む断面構造の主要部分を示す。図７においては、コンタクトホールＣＣＮＴを介して先に説明したとおり、固定電位の容量電極４０４ａと固定電位の容量電極４０３ｂが接続されている様子を示している。ＴＦＴ３０を横切る部分では、ゲート絶縁膜２に覆われた半導体層１ａが示されており、さらにその上方にはデータ線６ａが配置されている。
次に、図８に図５の線Ｙ−Ｙ’に沿った断面構造を示す。線Ｙ−Ｙ’に沿った断面にはコンタクトホールは配置されておらず、走査線３ａと、固定電位の容量電極４０３ｂ及び画素電位の容量電極４０４ｂが絶縁膜を挟んで積層配置されている様子が示されている。
このようにすれば、画素電位の容量電極４０４ｂ走査線３ａとの間に固定電位の容量電極４０３ｂが存在するため、走査線３ａと画素電位の容量電極４０４ｂが容量カップリングによりお互いに影響されることはない。
最後に、図９に図５の線Ｚ−Ｚ’に沿ったコンタクトホールＢＣＮＴ、コンタクトホールＤＣＮＴ及びコンタクトホールＩＣＮＴを含む断面構造の主要部分を示す。
図９では、コンタクトホールＢＣＮＴを介して半導体層の高濃度ドレイン領域１ｅと画素電位の容量電極４０３ａが接続されており、画素電位の容量電極４０３ａはコンタクトホールＤＣＮＴを介して画素電位の容量電極４０４ｂに接続されている様子が示されている。さらに、画素電位の容量電極４０４ｂはコンタクトホールＩＣＮＴを介してＴＦＴに対応する画素電極９ａに接続されている。画素電位の容量電極４０３ａと固定電位の容量電極４０３ｂの間、及び画素電位の容量電極４０４ａと固定電位の容量電極４０４ｂの間には、それぞれ絶縁膜４０１が形成されており、蓄積容量７０−３を形成している。
このように構成された電気光学装置用素子基板と対向基板とを微小間隔を保って貼り合わせ、空間に液晶層を挟んで液晶表示用パネルとする。
以上のように本実施の形態では、容量電極４０３ａ、容量電極４０４ａ並びに容量電極４０３ｂ、容量電極４０４ｂをいずれもＴＦＴ近傍で幅広に、かつ画素電極の隅部を斜めに覆うように形成してあるので、画素電極方向からの進入光、特に画素電極の隅部からＴＦＴ方向に斜めに進入してくる光を遮蔽することができる。そして画素電極の隅部のＴＦＴ近傍で幅広に拡張された容量線の部分に画素電極用のコンタクトホールを設けたので、画素電極の開口部を広く活用することができる。
【００７９】
（第４の実施形態）
図１０と図１１は、本発明の第４の実施形態の電気光学装置用素子基板の構造を示す図である。図１０は一つの画素電極９ａの隅部にＴＦＴ３０が設けられ、画素電極９ａの周囲にデータ線６ａ、走査線３ａが形成された、本発明の電気光学装置用素子基板の一部分を拡大して示した平面図である。図１１は図１０の線Ｄ−Ｄ’に沿った断面図を示す。
【００８０】
本実施形態は、先に示した第２の実施形態と同様に画素電極の隅部の遮光はデータ線をＴＦＴ近傍で幅広に形成して遮光膜としたものである。
本第４の実施形態が先の第２の実施形態と異なる点は、容量配線が走査線に沿って並列して形成されている点である。
【００８１】
先ず、図１０に基づいて、本発明の電気光学装置用素子基板１００の画素部（画像表示領域）内の平面構造について詳細に説明する。
【００８２】
図１０に示すように、本実施形態の電気光学装置用素子基板１００は、ＴＦＴアレイ基板上の画素部内に、マトリクス状に複数の透明な画素電極９ａ（鎖線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に沿って各々データ線６ａ、走査線３ａが設けられている。また、走査線３ａと平行して容量線３００が設けられている。データ線６ａに沿った各画素電極９ａの隅部には、画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。
【００８３】
データ線６ａは、コンタクトホール８２を介して後述の半導体層１ａの高濃度ソース領域１ｄに電気的に接続されており、画素電極９ａは、走査線３ａに沿った辺に設けられたコンタクトホール８４を介して後述のドレイン電極３０２に電気的に接続されている。また、半導体層１ａのうちチャネル領域１ａ’（図１中左上りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極としても機能する。
【００８４】
容量線３００は、走査線３ａに平行して画素電極９ａの境界に沿って紙面左右方向、及びデータ線６ａと交差する箇所からデータ線６ａに沿って紙面で上方向に突出した突出部（即ち、平面的に見て、データ線６ａに重なって延設された領域）が設けられている。容量線３００は、絶縁膜を介して対向配置された走査線３ａに平行にほぼ直線状に伸びるドレイン電極３０２とデータ線沿いに延びるドレイン電極３０２の紙面上方に突出した部分（図中細線で示されている）とともに、蓄積容量７０を形成している。
【００８５】
ドレイン電極３０２は、データ線６ａと交差する箇所からデータ線６ａに沿って紙面で上方向に突出した突出部（即ち、平面的に見て、データ線６ａに重なって延設された領域）を形成している。そしてゲート絶縁膜２を介して容量線３００と対向配置され、蓄積容量７０を形成している。
【００８６】
次に、図１１に基づいて、電気光学装置用素子基板１００の画素部内の断面構造について説明する。
電気光学装置用素子基板１００は、光透過性の例えばガラス基板や石英基板からなるＴＦＴアレイ基板１０を備えており、ＴＦＴアレイ基板１０には、遮光膜４２０、画素電極９ａ及び画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。画素電極９ａの上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００８７】
このように構成された電気光学装置用素子基板１００の画素電極９ａと対向電極（図示省略）とが対面するように配置し、左記の実施形態と同様に、ＴＦＴアレイ基板１０と対向基板との間には、シール材（図示を省略）により囲まれた空間に液晶が封入され、液晶層５０が形成される。
【００８８】
ＴＦＴアレイ基板１０には、図１１に示すように、各画素電極９ａに対応する位置に、各画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。
【００８９】
さらに詳細に説明すると、ＴＦＴアレイ基板１０と半導体層１ａとの間には、絶縁膜（絶縁体層）１２が設けられている。絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されており、ＴＦＴアレイ基板１０からの不純物の影響を排除して半導体素子としてのＴＦＴ３０を形成するためのものである。
【００９０】
絶縁膜１２は先の実施形態と同様に、高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。
ＴＦＴアレイ基板１０と絶縁膜１２の間には遮光性の金属からなる遮光膜４２０が設けてある。遮光膜４２０は、平面的にはデータ線６ａ、走査線３ａ及び容量線３００と重畳して、各画素電極の縦横の境界に沿って設けてある。このように遮光膜４２０を配置することにより、画素領域の表面部から入射した光がＴＦＴアレイ基板１０の底面で反射して戻ってきた光を遮蔽することができる。
【００９１】
画素スイッチング用のＴＦＴ３０も先の実施態様と同様に、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、コンタクトホール８４を介して複数の画素電極９ａのうちの対応する一つが接続されている。
【００９２】
本実施形態では、ＴＦＴ３０をＴＦＴ３０の直上で上側から覆うように、しかもＴＦＴ３０近傍で幅広にＡｌ等の遮光性の金属薄膜からなるデータ線６ａが形成されているので、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの光の入射を効果的に防ぐことが出来る。
【００９３】
走査線３ａ、ゲート絶縁膜２、容量線３００及び絶縁膜１２の上には、層間絶縁膜４が形成されており、層間絶縁膜４にはコンタクトホール８２及びコンタクトホール８４が各々形成されている。
【００９４】
層間絶縁膜４の上には、データ線６ａが形成されている。データ線６ａは好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成する。
【００９５】
データ線６ａ及び層間絶縁膜４の上には、絶縁膜７が形成されており、絶縁膜７の上には画素電極９ａ又は配向膜１６が形成されている。
このように構成された電気光学装置用素子基板と対向基板とを微小間隔を保って貼り合わせ、空間に液晶層を挟んで液晶表示用パネルとする。
以上のように本実施の形態では、データ線６ａをＴＦＴ近傍で平面上幅広に構成し、しかも画素の隅部を覆うように斜めに幅広に構成したので、画素領域の開口部、特に画素の隅部からＴＦＴに向かって斜め方向に進入する光を効果的に遮蔽することができる。その結果、ＴＦＴに光リーク電流が発生することもなく、ＴＦＴのスイッチング特性が変化することもないので、安定した鮮明な表示画面が得られる。
【００９６】
（第５の実施形態）
図１２と図１３は本発明の第５の実施形態の電気光学装置用素子基板の構造を示す図であり、図１２は一つの画素電極９ａの隅部にＴＦＴ３０が設けられ、画素電極９ａの周囲にデータ線６ａ、走査線３ａが形成された、本発明の第５の実施形態の電気光学装置用素子基板の一部分を拡大して示した平面図である。図１３は図１２の線Ｅ−Ｅ’に沿った断面図を示す。
本第５の実施形態が先の第１から第４の実施形態と異なる点は、断面構造においてＴＦＴ３０直上のデータ線６ａより上部の液晶層５０側に新たな遮光膜４２１を設け、該遮光膜４２１によって画素電極の隅部の遮蔽を行っている点である。
【００９７】
先ず、図１２に基づいて、本発明の電気光学装置用素子基板１００の画素部（画像表示領域）内の平面構造について詳細に説明する。
【００９８】
図１２に示すように、電気光学装置用素子基板１００は、ＴＦＴアレイ基板上の画素部内に、マトリクス状に複数の透明な画素電極９ａ（鎖線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａが設けられている。また、走査線３ａと平行して容量線３００が設けられている。データ線６ａに沿った各画素電極９ａの隅部には、画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。
【００９９】
データ線６ａは、コンタクトホール８２を介して半導体層１ａの高濃度ソース領域１ｄに電気的に接続されており、画素電極９ａは、画素電極９ａの走査線３ａに沿った辺に設けられたコンタクトホール８４を介してドレイン電極３０２に電気的に接続されている。また、半導体層１ａのうちチャネル領域１ａ’（図１中左上りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極としても機能する。
【０１００】
容量線３００は、走査線３ａに平行して画素電極９ａの境界に沿って紙面左右方向に伸び、さらにデータ線６ａと交差する箇所からデータ線６ａに沿って紙面で上方向に突出した突出部（即ち、平面的に見て、データ線６ａに重なって延設された領域）が設けられている。容量線３００は、絶縁膜を介して対向配置された走査線３ａに平行にほぼ直線状に伸びるドレイン電極３０２とデータ線沿いに延びるドレイン電極３０２の紙面上方に突出した部分（図中細線で示されている）とともに、蓄積容量７０を形成している。
画素電極９ａの中心部及び画素電極９ａの走査線３ａに沿った辺に設けられたコンタクトホール８４を除いた部分、すなわち画素電極９ａの隅部、走査線３ａ及びデーター線６ａの部分には、遮光膜４２１が設けてある（図中波線で輪郭を示している）。遮光膜４２１は各画素の開口領域を狭めないように画素の隅部を斜めに覆うように形成する。また、コンタクトホール形成部は避けて形成する。遮光膜４２１は後述のようにＴＦＴ３０直上のデータ線６ａより上方の液晶層に近い位置に設ける。
【０１０１】
この新たに設けた遮光膜４２１によって紙面垂直方向から入射する光、特に画素電極９ａの隅部からＴＦＴに向かって斜め方向に進入する光を効果的に遮蔽することができ、ＴＦＴでの光リーク電流の発生を防ぐことが可能となる。
【０１０２】
次に、図１３に基づいて、電気光学装置用素子基板１００の画素部内の断面構造について説明する。
先の実施形態と同様に、本実施形態の電気光学装置用素子基板１００は光透過性の例えばガラス基板や石英基板からなるＴＦＴアレイ基板１０を備えており、ＴＦＴアレイ基板１０には、遮光膜４２０、画素電極９ａ及び画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。画素電極９ａの上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。
【０１０３】
このように構成された電気光学装置用素子基板１００の画素電極９ａと対向電極（図示省略）とが対面するように配置し、ＴＦＴアレイ基板１０と対向基板との間には、シール材（図示を省略）により囲まれた空間に液晶が封入され、液晶層５０が形成される。
【０１０４】
ＴＦＴアレイ基板１０には、図１３に示すように、各画素電極９ａに対応する位置に、各画素電極９ａをスイッチング制御するための画素スイッチング用のＴＦＴ３０が設けられている。
【０１０５】
ＴＦＴアレイ基板１０と半導体層１ａとの間には、絶縁膜（絶縁体層）１２が設けられている。絶縁膜１２は、高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。
ＴＦＴアレイ基板１０と絶縁膜１２の間には、先の第３及び第４の実施形態と同様に、遮光性の金属からなる遮光膜４２０が設けてある。遮光膜４２０は、平面的にはデータ線６ａ、走査線３ａ及び容量線３００と重畳して、各画素電極の縦横の境界み沿って設けてある。このように遮光膜４２０を配置することにより、画素領域の表面部から入射した光がＴＦＴアレイ基板１０の底面で反射して戻ってきた光を遮蔽することができる。
【０１０６】
画素スイッチング用のＴＦＴ３０も先の実施態様と同様に、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、コンタクトホール８４を介して複数の画素電極９ａのうちの対応する一つが接続されている。
【０１０７】
本実施形態では、断面構造でＴＦＴ３０直上のデータ線６ａと液晶層５０との間の位置にＴＦＴ３０を上側から覆うように遮光性の金属薄膜からなる遮光膜４２１が形成されているので、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの光の入射を効果的に防ぐことが出来る。
【０１０８】
走査線３ａ、ゲート絶縁膜２、容量線３００及び絶縁膜１２の上には、層間絶縁膜４が形成されており、層間絶縁膜４にはコンタクトホール８２及びコンタクトホール８４が各々形成されている。コンタクトホール８２を介してデータ線６ａが半導体層１ａの高濃度ソース領域１ｄに電気的に接続され、また、コンタクトホール８４を介して画素電極９ａが半導体層１ａの高濃度ドレイン領域１ｅに電気的に接続されている。
【０１０９】
層間絶縁膜４の上には、データ線６ａが形成されている。データ線６ａは好ましくは不透明なＡｌ又はＡｌ合金あるいは高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成する。
【０１１０】
データ線６ａ及び層間絶縁膜４の上には、絶縁膜７に挟まれた遮光膜４２１が形成されており、遮光膜４２１上の絶縁膜７の上には画素電極９ａ又は配向膜１６が形成されている。
遮光膜４２１は、好ましくは不透明な金属であるＡｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうち少なくとも一つの金属単体、合金もしくは金属シリサイドから構成するのが好ましい。
【０１１１】
このように遮光膜４２１はＴＦＴ３０上のＴＦＴ３０と液晶層５０の間の位置に配置する。ＴＦＴ３０より上の液晶層側に配置することにより、液晶層方向（紙面の上方向）から入射する光がＴＦＴ３０に当たらないようにすることができる。また、遮光膜４２１は平面的に各画素の隅部を覆うように構成されているので、各画素の隅部からＴＦＴ３０方向に斜め方向に入射する光を効果的に遮蔽することが可能となる。
このように構成された電気光学装置用素子基板と対向基板とを微小間隔を保って貼り合わせ、空間に液晶層を挟んで液晶表示用パネルとする。
【０１１２】
次に、本発明の電気光学装置用素子基板を使用した電気光学装置について説明する。
【０１１３】
本発明の電気光学装置用素子基板を使用した電気光学装置の例を図１４及び図１５に示す。
【０１１４】
図１４（ａ）は携帯電話の例を示す斜視図である。１０００は携帯電話本体を示し、そのうち１００１は本発明の電気光学装置用素子基板を使用した液晶装置である。
【０１１５】
図１４（ｂ）は腕時計型電子機器の例を示す斜視図である。１１００は時計本体を示し、１１０１が本発明の電気光学装置用素子基板を使用した液晶装置である。
【０１１６】
図１４（ｃ）はワープロ、パソコン等の携帯型情報処理装置の例を示す斜視図である。図中１２００は情報処理装置を示し、１２００２はキーボード等の入力部、１２０４は情報処理装置本体、１２０６は本発明の電気光学装置用素子基板を使用した液晶装置である。
【０１１７】
これらの電気光学装置に本発明の電気光学装置用素子基板を使用すれば、画素電極駆動用のスイッチング素子であるＴＦＴに対して画素電極の隅部から進入する光を効果的に遮ることができるので、ＴＦＴのチャネル領域やドレイン領域に光が進入することはなく、ＴＦＴにリーク電流が発生することもないので、ＴＦＴの特性が変化することもなくて、鮮明な画像表示が得られる。
他の電気光学装置の例として、本発明の電気光学装置用素子基板を使用した液晶装置を光変調装置とした、投射型表示装置（プロジェクタ）の例を図１５に示す。
本例の投射型表示装置は、システム光軸Ｌに沿って配置した光源部１７１０、インテグレータレンズ１７２０、偏光光学素子１７３０から概略構成される偏光照明装置１７００、偏光照明装置１７００から出射されたＳ偏光光束を、Ｓ偏光光束反射面１４０１により反射させる偏光ビームスプリッタ１４００、偏光ビームスプリッタ１４００のＳ偏光反射面１４０１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー１４１２、分離された青色光（Ｂ）を変調する反射型液晶光変調装置３００Ｂ、青色光が分離された後の光束のうち赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー１４１３、分離された赤色光（Ｒ）を変調する反射型液晶光変調装置１３００Ｒ、ダイクロイックミラー１４１３を透過する残りの緑色光（Ｇ）を変調する反射型液晶光変調装置１３００Ｇ、３つの反射型液晶光変調装置１３００Ｂ、１３００Ｒ、１３００Ｇにて変調された光をダイクロイックミラー１４１２、１４１３、偏光ビームスプリッタ１４００にて合成し、この合成光をスクリーン１６００に投射する投射レンズからなる投射光学系１５００から構成されている。上記３つの反射型液晶光変調装置１３００Ｒ、１３００Ｇ、１３００Ｂには、それぞれ本発明の電気光学装置用素子基板を使用した液晶装置が使用されている。本発明の電気光学装置用素子基板を使用することにより、ＴＦＴに近い画素の隅部からＴＦＴのチャネル部に進入するする光によるＴＦＴの光リーク電流の発生を抑制することができ、スイッチング特性に優れ、鮮明な画像表示が得られる投射型表示装置とすることができる。
【０１１８】
【発明の効果】
以上詳細に説明したとおり、本発明によればＴＦＴと画素電極との間の位置に遮光性の金属膜を設け、しかも該金属膜を画素電極の隅部を覆うように設けてあるので、画素電極方向からの入射光、特に画素電極の隅部からＴＦＴ方向に向かって斜め方向に進入してくる光を効果的に遮蔽することができる。その結果、ＴＦＴに光リーク電流が発生することもなく、スイッチング素子としてのＴＦＴの特性が変化することもなく、鮮明な表示画面を得ることができる。
【図面の簡単な説明】
【図１】本発明の電気光学装置用素子基板の第１実施形態の平面構造を示す図である。
【図２】図１に示した電気光学装置用素子基板の線Ａ−Ａ’に沿った断面図である。
【図３】本発明の電気光学装置用素子基板の第２実施形態の平面構造を示す図である。
【図４】図３に示した電気光学装置用素子基板の線Ｂ−Ｂ’に沿った断面図である。
【図５】本発明の電気光学装置用素子基板の第３実施形態の平面構造を示す図である。
【図６】図５に示した電気光学装置用素子基板の線Ｃ−Ｃ’に沿った断面図である。
【図７】図５に示した電気光学装置用素子基板の線Ｘ−Ｘ’に沿った断面図である。
【図８】図５に示した電気光学装置用素子基板の線Ｙ−Ｙ’に沿った断面図である。
【図９】図５に示した電気光学装置用素子基板の線Ｚ−Ｚ’に沿った断面図である。
【図１０】本発明の電気光学装置用素子基板の第４実施形態の平面構造を示す図である。
【図１１】図１０に示した電気光学装置用素子基板の線Ｄ−Ｄ’に沿った断面図である。
【図１２】本発明の電気光学装置用素子基板の第５実施形態の平面構造を示す図である。
【図１３】図１２に示した電気光学装置用素子基板の線Ｅ−Ｅ’に沿った断面図である。
【図１４】本発明の電気光学装置用素子基板を使用した電気光学装置の一例を示す図である。
【図１５】本発明の電気光学装置用素子基板を使用した電気光学装置の他の例を示す図である。
【図１６】従来の、電気光学装置用素子基板の平面構造を示す図である。
【図１７】図１６に示す従来の電気光学装置用素子基板の、線Ｐ−Ｐ’に沿った断面図である。
【符号の説明】
１ａ・・・半導体層
１ａ’・・・チャネル領域
１ｂ・・・低濃度ソース領域
１ｃ・・・低濃度ドレイン領域
１ｄ・・・高濃度ソース領域
１ｅ・・・高濃度ドレイン領域
３ａ・・・走査線
６ａ・・・データ線
９ａ・・・画素電極
１０…ＴＦＴアレイ基板
１１ａ・・・遮光膜
１６・・・配向膜
３０・・・ＴＦＴ
５０・・・液晶層
７０・・・蓄積容量
８１，８２，８３，８４，ＡＣＮＴ，ＢＣＮＴ，ＣＣＮＴ，ＤＣＮＴ，ＩＣＯＮＴ・・・コンタクトホール
１００・・・電気光学装置用素子基板
３００・・・容量線
４２０，４２１・・・遮光膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an element substrate for an electro-optical device and an electro-optical device using the element substrate, and in particular, has improved light shielding performance at corners of pixel electrodes.
[0002]
[Prior art]
An electro-optical device having a plurality of scanning lines and a plurality of data lines formed in a matrix on an insulating substrate, a transistor connected to the scanning line and the data line, and a pixel electrode connected to the transistor, Although the structure is complicated, it has high switching characteristics and can stably realize high image quality, so it is widely used as a liquid crystal display device.
As a transistor used in a liquid crystal display device, a TFT (Thin Film Transistor) in which a silicon thin film is formed on an insulating substrate and a transistor is formed on the silicon thin film is used.
In an active matrix electro-optical device using TFTs, light from the substrate surface is incident on the channel region or drain region of the TFT, and the characteristics of the pixel switching TFT as a transistor element change due to the occurrence of light leakage current. There is. In order to prevent light from entering the TFT, a means is known in which a TFT is provided around the opening area of each pixel portion arranged in a matrix, and a lattice-shaped light shielding film is integrally formed around the opening area. ing.
[0003]
For example, in a projection type display device such as a projector using a liquid crystal device, light is normally irradiated from the surface of a light-transmitting substrate, and this is incident on a channel region of a transistor formed on the substrate, thereby causing a light leakage current. Arise. In order to prevent this light leakage current, a structure in which a light shielding layer is provided immediately above the transistor on the counter substrate is generally used.
[0004]
In addition, in an active matrix electro-optical device, it is necessary to provide a storage capacity corresponding to the capacity of the pixel electrode in order to prevent flicker and burn-in on the display screen. For this reason, it is necessary to rationally arrange scanning lines, data lines, capacitor lines, TFTs or storage capacitors around the opening region, and to form a light-shielding film for preventing light from entering the TFTs thereon. . An example of such a TFT array substrate will be described with reference to FIGS.
[0005]
FIG. 16 is an enlarged plan view showing a part of a plurality of adjacent pixel groups of a TFT array substrate on which data lines, scanning lines, pixel electrodes, light shielding films, etc. are formed, and FIG. FIG. 16 is a cross-sectional view taken along 16 line PP ′. In FIGS. 16 and 17, the scales of the respective layers and members are different in order to make each layer and each member large enough to be recognized on the drawings.
[0006]
FIG. 16 shows a planar structure in the pixel portion (image display area) of the TFT array substrate. In the pixel portion on the TFT array substrate of the liquid crystal display device, a plurality of transparent pixel electrodes 9a (outlined by dotted line portions 9a ′) are provided in a matrix, and the vertical and horizontal boundaries of the pixel electrodes 9a A data line 6a, a scanning line 3a, and a capacitor line 3b are provided along the line. The data line 6a is electrically connected to a source region to be described later in the semiconductor layer 1a of the single crystal silicon layer through the contact hole 5, and the pixel electrode 9a is connected to the source layer in the semiconductor layer 1a through the contact hole 8. It is electrically connected to a drain region described later. In addition, the scanning line 3a is disposed so as to face the channel region (the region with the oblique line on the left in the drawing) of the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode.
[0007]
The capacitance line 3b is formed from a main line portion (that is, a first region formed along the scanning line 3a in a plan view) extending substantially linearly along the scanning line 3a and a portion intersecting the data line 6a. And a protruding portion (that is, a second region extending along the data line 6 a when viewed in a plan view) that protrudes forward (upward in the drawing) along the data line 6 a.
[0008]
A plurality of first light-shielding films 11a are provided in a region indicated by oblique lines rising to the right in the drawing. More specifically, the first light shielding film 11a is provided at a position covering the TFT including the channel region of the semiconductor layer 1a in the pixel portion when viewed from the TFT array substrate side, and further, the main line of the capacitor line 3b. A main line portion that extends in a straight line along the scanning line 3a facing the portion, and a protruding portion that protrudes from the portion intersecting the data line 6a to the adjacent step side (that is, downward in the figure) along the data line 6a Have The tip of the downward projecting portion in each stage (pixel row) of the first light shielding film 11a overlaps the tip of the upward projecting portion of the capacitor line 3b in the next stage under the data line 6a. A contact hole 13 for electrically connecting the first light-shielding film 11a and the capacitor line 3b to each other is provided at the overlapping portion. In other words, in the present embodiment, the first light shielding film 11a is electrically connected to the upstream or downstream capacitor line 3b through the contact hole 13. If is a first storage capacitor electrode.
[0009]
As shown in FIG. 16, in the structure of this TFT array substrate, a capacitor line is arranged in parallel with the portion where the scanning line 3a around the opening region of each pixel electrode 9a is arranged, and the portion where the scanning line is arranged is arranged. A storage capacitor 70 is arranged. Further, the storage capacitor 70 is formed by disposing the capacitor line 3b so as to overlap the portion where the data line 6a is disposed. A first light shielding film 11a is provided so as to overlap the TFT on a plane.
[0010]
FIG. 17 shows a cross-sectional structure of the liquid crystal device. The liquid crystal device includes a TFT array substrate 10 that constitutes an example of a light transmissive substrate, and a transparent counter substrate 20 that is disposed to face the TFT array substrate 10.
[0011]
The TFT array substrate 10 is provided with a pixel switching TFT 30. The data line 6a is connected to the high concentration source region 1d of the semiconductor layer 1a constituting the TFT 30, and the pixel electrode 9a is connected to the high concentration drain region 1e. An alignment film 16 is provided on the upper side of the pixel electrode 9a.
[0012]
In order to prevent light from entering the TFT, a first light-shielding film 11 a is provided at a position corresponding to each pixel switching TFT 30 on the TFT array substrate 10. Accordingly, the light incident from the pixel electrode direction is configured to prevent the light that has been reflected and returned from the bottom surface of the TFT array substrate 10 from entering the channel region 1 a ′ or the LDD regions 1 b and 1 c of the TFT 30. ing.
[0013]
On the other hand, the counter substrate 20 is provided with a counter electrode (common electrode) 21 over the entire surface thereof, and an alignment film 22 is provided therebelow.
[0014]
Further, the counter substrate 20 is provided with a second light-shielding film 23 in a region other than the opening region of each pixel portion. In this way, incident light from the pixel electrode side of the counter substrate 20 is prevented from entering the channel region 1a ′ and the LDD (Lightly Doped Drain) regions 1b and 1c of the semiconductor layer 1a of the pixel switching TFT 30. Yes.
[0015]
[Problems to be solved by the invention]
However, in the structure shown in FIG. 16 and FIG. 17, each pixel electrode 9a is formed in a square shape, and the opening of each pixel electrode 9a has a scanning line 3a, a data line 3b, and a capacitor that run vertically and horizontally around the opening. The line 3b intersects at a right angle. The TFT 30 is formed at the intersection of the scanning line 3a and the data line 3b corresponding to each pixel electrode 9a. Therefore, light incident from a direction perpendicular to the TFT array substrate can be shielded by the second light shielding film 23, but light incident obliquely from the direction of the pixel electrode 9a to the TFT array substrate cannot be shielded. . Since the second light shielding film 23 is disposed considerably above the TFT 30, it is not possible to effectively shield the incoming light from the diagonal direction of the pixel. In such a liquid crystal device, light enters the channel region or drain region of the switching TFT from the opening of each pixel electrode 9a, and a leak current is generated in the TFT, changing the characteristics of the TFT as the pixel switching element. As a result, a clear image display cannot be obtained.
[0016]
In particular, in a liquid crystal display device used in a liquid crystal projector, light leakage of a transistor due to light entering a channel portion has been a problem. In particular, the entry of light from a corner portion of a pixel close to a transistor has become a problem.
[0017]
Even when a light-shielding layer is provided on the top of the transistor, if the support substrate is light transmissive, light incident from the front surface should be reflected at the interface on the back side of the substrate and be incident on the channel portion as return light. There is. This return light is a small percentage of the amount of light emitted from the surface, but in a device using a very powerful light source such as a projector, a light leakage current can be sufficiently generated. That is, the return light from the back surface of the substrate affects the switching characteristics of the element and changes the characteristics of the device. Therefore, it is necessary to minimize the light incident on the surface of the substrate, particularly from the pixel corner.
[0018]
The present invention has been made to solve such a problem, and an object of the present invention is to provide a TFT array substrate capable of shielding light incident on the TFT array substrate from an oblique direction. It is another object of the present invention to provide an electro-optical device having excellent switching characteristics using a TFT array substrate and capable of obtaining a clear image display.
[0019]
[Means for Solving the Problems]
In order to solve such a problem, an element substrate for an electro-optical device according to the present invention includes a plurality of scanning lines and a plurality of data lines formed in a matrix on the substrate, and the scanning lines and the data lines. Electrically Connected transistor and said transistor Electrically An element substrate for an electro-optical device having a connected pixel electrode, wherein a planar projection width of a light-shielding film laminated between the transistor and the pixel electrode is widened in the vicinity of the transistor, and a corner of the pixel electrode is formed. The part was configured to be shielded.
[0020]
According to such a configuration of the present invention, although the opening of the pixel electrode becomes slightly narrow, light incident on the TFT obliquely from the pixel electrode opening of the TFT array substrate can be shielded, and light leakage occurs. It is possible to realize an element substrate for an electro-optical device that does not deteriorate the characteristics of the pixel switching TFT as a transistor element due to the generation of current.
[0021]
In the electro-optical device element substrate of the present invention, a capacitance line can be used as a light shielding film configured to shield the corners of the pixel electrodes. A data line can also be used as a light shielding film configured to shield the corners of the pixel electrode.
[0022]
Since each of these wirings is arranged in a grid around the pixel electrode, by using these light shielding films, the line width is increased in the vicinity of the intersection of the grid, thereby opening the pixel electrode. It is possible to effectively block light incident on the TFT portion provided at the corner of each pixel from the portion. The method of manufacturing a wide line has an advantage that it can be formed without providing a special process only by changing the patterning shape when forming the capacitor line and the data line.
[0023]
In the electro-optical device element substrate of the present invention, the capacitor line may be arranged so as to overlap the scanning line in the planar structure of the element substrate, or the capacitor line may be arranged in a plane of the element substrate. In the structure, it may be arranged parallel to the scanning line.
[0024]
In the case where the former capacitance line is arranged so as to overlap the scanning line, the width of the capacitance line can be made to fill the interval between the pixels, and the storage capacitance can be increased. Further, when the latter capacitance line is arranged in parallel with the scanning line, the width of the capacitance line is limited by the interval between the pixels, but it is advantageous in that the capacitance line and the scanning line can be formed in the same process. is there.
[0025]
In the electro-optical device element substrate of the present invention, a light-shielding film configured to shield the corner of the pixel electrode is provided at a position between the pixel electrode and the data line in the cross-sectional structure of the element substrate. May be.
[0026]
Although the number of manufacturing steps is increased by one step, more effective light shielding can be achieved by providing a light shielding film having a necessary shape at a necessary position without being restricted by the capacity line or the data line.
Furthermore, in the electro-optical device element substrate according to the present invention, the light shielding film configured to shield the corners of the pixel electrode may be a light shielding film configured to obliquely shield the four corners of each pixel electrode. preferable.
Since the normal TFT is formed at the corner of each pixel electrode, oblique incident light from all directions can be shielded by shielding the four corners of the pixel electrode. Of course, the light shielding film may be provided only in the direction where the shielding is required, not in the four corners. In addition, the shape of the light-shielding film that shields each pixel electrode is not particularly limited, but if the light is shielded so that the four corners of each pixel electrode are obliquely shielded, the oblique incidence from any direction without narrowing the opening of the pixel electrode It also has a shielding effect against light. Furthermore, an electro-optical device according to the present invention is an electro-optical device including an element substrate having a structure in which a corner portion of a pixel electrode according to any one of claims 1 to 8 is shielded with a light-shielding film.
[0027]
The electro-optical device according to the present invention shields light incident obliquely from the pixel electrode corner portion toward the TFT portion, so that leakage current can be prevented from being generated in the TFT, and the TFT as a pixel switching element can be prevented. The characteristics do not change. Therefore, a clearer display image can be obtained.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each drawing of the embodiment, the scale of each layer and each member is not the same, but is different in order to make each layer and each member recognizable on the drawing.
[0029]
(First embodiment)
1 and 2 are diagrams showing the structure of an element substrate for an electro-optical device according to a first embodiment of the present invention. FIG. 1 shows a book in which data lines, scanning lines, pixel electrodes, light-shielding films, etc. are formed. FIG. 2 is an enlarged plan view showing a plurality of adjacent pixel groups of the element substrate for an electro-optical device according to the first embodiment of the invention, and FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. Show. As shown in FIG. 1, in the present embodiment, a capacitor line 300 that runs to the left and right on the paper surface is formed wide in the vicinity of the TFT 30 so as to serve as a light shielding layer for the incidence of light from the corner of the pixel electrode 9a. Yes.
[0030]
First, based on FIG. 1, the planar structure in the pixel part (image display area) of the element substrate for an electro-optical device of the present invention will be described in detail.
[0031]
As shown in FIG. 1, the element substrate 100 for an electro-optical device according to the first embodiment of the present invention has a plurality of transparent pixel electrodes 9a (contoured by broken line portions 9a ′) in a matrix form in a pixel portion on a TFT array substrate. And a data line 6a and a scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. At the corner of each pixel electrode 9a along the data line 6a, a pixel switching TFT 30 for switching control of the pixel electrode 9a is provided.
[0032]
The data line 6a is electrically connected to a source electrode 303 described later via a contact hole 81, and the pixel electrode 9a is connected to a drain described later via a contact hole 84 provided on a side along the scanning line 3a. The electrode 302 is electrically connected. In addition, the scanning line 3a is disposed so as to face the channel region 1a ′ (the region with the diagonally rising line in FIG. 1) in the semiconductor layer 1a, and the scanning line 3a also functions as a gate electrode.
Contact holes 81 and 82 are provided on one end side of the TFT 30. The contact hole 81 electrically connects the data line 6a and a source electrode 303 (shown by a chain line in the figure) as a relay electrode, and the contact hole 82 is a high concentration source region of the source electrode 303 and the semiconductor layer 1a. 1d is electrically connected. A contact hole 83 is provided on the other end side of the TFT 30, and the contact hole 83 electrically connects the drain electrode 302 as a relay electrode and the high concentration drain region 1 e of the semiconductor layer 1 a.
[0033]
The capacitor line 300 is provided in the horizontal direction on the paper surface along the boundary of the pixel electrode 9a so as to overlap the scanning line 3a. The capacitor line 300 is formed from a main line portion extending in a substantially straight line along the scanning line 3a (that is, a first region formed so as to overlap the scanning line 3a in plan view) and a portion intersecting the data line 6a. And a projecting portion that projects in the vertical direction on the paper surface along the data line 6a (that is, a second region that projects in the direction in which the data line 6a runs in plan view).
The capacitor line 300 is formed to be wide and oblique so as to cover the corner portion of the pixel electrode 9a in the protruding portion in the vicinity of the TFT 30. In the wide portions 300a and 300b of the capacitor line 300 in FIG. 1, the wide portion 300a provided at the corner on the lower side of the pixel electrode 9a is wider than the wide portion 300a provided on the upper side of the pixel electrode 9a. It is formed slightly larger than the portion 300b. With this structure, the wide portions 300a and 300b of the capacitor line 300 are channel regions 1a of the semiconductor layer 1a when viewed from the liquid crystal layer 50 side (perpendicular to the paper surface) of the TFT array substrate 10 in each pixel portion. It is provided at a position covering the TFT 30 including '.
[0034]
Furthermore, the capacitor line 300 overlaps with the scanning line 3a and extends in a substantially straight line, and an L-shaped drain electrode 302 (shown by a chain line in the figure) is disposed so as to be opposed to each other via an insulating film. ) And a storage capacitor 70-1.
[0035]
The drain electrode 302 has a protruding portion that protrudes upward on the paper surface along the data line 6a from a position that intersects the data line 6a (that is, a region that overlaps the data line 6a in plan view). Forming. Further, the drain electrode 302 is disposed so as to overlap with the capacitor line 300 via an insulating film at a protruding portion of the data line 6a that protrudes upward on the paper surface, thereby forming a storage capacitor 70-2.
[0036]
As a result, a space outside the opening region, which is a region where liquid crystal disclination occurs (that is, a region where the capacitor line 300 is formed), such as a region near the data line 6a and a region near the scanning line 3a. The storage capacity of the pixel electrode 9a is increased effectively. As described above, in the present embodiment, the storage capacity 70-1 and the storage capacity 70-2 are secured to stabilize the display screen.
[0037]
Next, a cross-sectional structure in the pixel portion of the electro-optical device element substrate 100 will be described with reference to FIG.
First, the outline of the cross-sectional structure will be described. The element substrate 100 for an electro-optical device includes a light-transmissive TFT array substrate 10 made of, for example, a glass substrate or a quartz substrate, and the TFT array substrate 10 includes a pixel electrode 9a. Also, a pixel switching TFT 30 for switching control of the pixel electrode 9a is provided. An alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The pixel electrode 9a is made of a transparent conductive film such as an ITO film. The alignment film 16 is made of an organic resin film such as a polyimide film.
[0038]
The pixel electrode 9a and the counter electrode (not shown) of the element substrate 100 for an electro-optical device thus configured are arranged so as to face each other, and a sealing material (between the TFT array substrate 10 and the counter substrate) Liquid crystal is sealed in a space surrounded by (not shown), and a liquid crystal layer 50 is formed. The liquid crystal layer 50 takes a predetermined alignment state by the alignment film 16 and the alignment film of the counter electrode in a state where the electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photocurable resin or a thermosetting resin, for bonding two substrates around them, and glass fiber or glass for setting the distance between the two substrates to a predetermined value. Spacers such as beads are mixed.
[0039]
As shown in FIG. 2, the TFT array substrate 10 is provided with a pixel switching TFT 30 for switching control of each pixel electrode 9a at a position corresponding to each pixel electrode 9a.
[0040]
More specifically, an insulating film (insulator layer) 12 is provided between the TFT array substrate 10 and the semiconductor layer 1a. The insulating film 12 is formed on the entire surface of the TFT array substrate 10 and is used to eliminate the influence of impurities from the TFT array substrate 10 and form the TFT 30 as a semiconductor element.
[0041]
The insulating film 12 is, for example, a highly insulating glass such as NSG (non-doped silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), a silicon oxide film, silicon nitride It consists of a film.
[0042]
The pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and includes a scanning line 3a, a channel region 1a ′ of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a, and the scanning line 3a. Gate insulating film 2, insulating the semiconductor layer 1a, data line 6a, low concentration source region (source side LDD region) 1b and low concentration drain region (drain side LDD region) 1c of the semiconductor layer 1a, high concentration of the semiconductor layer 1a A source region 1d and a high concentration drain region 1e are provided. The source regions 1b and 1d and the drain regions 1c and 1e are doped with n-type or p-type dopants having a predetermined concentration depending on whether an n-type or p-type channel is formed in the semiconductor layer 1a. It is formed by doping. An n-channel TFT has an advantage of high operating speed, and is often used as a pixel switching TFT 30 which is a pixel switching element.
[0043]
The pixel switching TFT 30 preferably has an LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into the low concentration source region 1b and the low concentration drain region 1c, or the gate electrode 3a. It may be a self-aligned TFT in which impurity ions are implanted at a high concentration using as a mask to form high concentration source and drain regions in a self-aligning manner.
[0044]
An interlayer insulating film 311 is formed on the scanning lines 3 a, the gate insulating film 2, and the insulating film 12. A drain electrode 302 and a source electrode 303 are formed on the interlayer insulating film 311. In the interlayer insulating film 311, a contact hole 82 that leads to the high concentration source region 1d and a contact hole 83 that leads to the high concentration drain region 1e are formed. The source electrode 303 is electrically connected to the high concentration source region 1d through the contact hole 82. Further, the drain electrode 302 is electrically connected to the high concentration drain region 1e of the semiconductor layer 1a through the contact hole 83.
[0045]
An insulating film 301 is formed over the drain electrode 302 and the source electrode 303, and a capacitor line 300 is disposed at a position facing the drain electrode 302 with the insulating film interposed therebetween. Since the capacitor line 300 also serves as a light shielding film and is disposed above the TFT 30, it is possible to effectively block light entering from above the paper surface so that it does not strike the TFT 30.
[0046]
In the present embodiment, the capacitor line 300 and the drain electrode 302 are stacked so as to overlap each other with the insulating film 301 interposed therebetween, thereby forming a storage capacitor 70-1.
[0047]
The capacitor line 300 preferably includes at least one of Ti, Cr, W, Ta, Mo, and Pd, a light-shielding refractory metal such as a simple metal, an alloy, or a metal silicide, or a light-shielding property such as Al. It consists of a metal film or the like.
[0048]
If composed of a refractory metal material, the capacitor line 300 is destroyed or melted by high-temperature processing in the element substrate forming process such as the formation of the data line 6a performed after the capacitor line 300 forming process on the TFT array substrate 10. You can avoid it. In the present embodiment, the TFT array substrate 10 is provided with the capacitor line 300 also serving as a light-shielding film on the TFT 30, so that light from the liquid crystal layer 50 side of the TFT array substrate 10 is transmitted to the TFT 30 for pixel switching. The incident on the channel region 1a ′ and the LDD regions 1b and 1c can be prevented in advance.
As shown in FIG. 1, since the capacitor line 300 is formed with wide portions 300a and 300b in the vicinity of the TFT so as to cover the corner of the pixel electrode 9a, the capacitor line 300 is inclined obliquely from the corner of the pixel electrode 9a toward the TFT 30. Incoming light can be blocked. Therefore, the characteristics of the TFT 30 as the transistor element do not change due to the occurrence of the light leakage current.
[0049]
An interlayer insulating film 312 is disposed on the capacitor line 300 and the insulating film 301, and the contact holes 81 and 84 are formed in the interlayer insulating film 312. A data line 6 a is formed on the interlayer insulating film 312. The data line 6a is composed of a light-shielding thin film such as a metal film such as Al or an alloy film such as metal silicide. An insulating film 7 is formed on the data line 6a, and a pixel electrode 9a or an alignment film 16 is formed on the insulating film 7.
[0050]
The source electrode 82 and the data line 6a are electrically connected through the contact hole 81. Further, the drain electrode 302 and the pixel electrode 9a are electrically connected through the contact hole 84.
[0051]
The element substrate 100 for an electro-optical device configured as described above and the counter substrate are bonded to each other with a minute gap therebetween, and a liquid crystal display panel is obtained with a liquid crystal layer sandwiched in the space.
[0052]
(Second Embodiment)
FIGS. 3 and 4 are diagrams showing the structure of an element substrate for an electro-optical device according to a second embodiment of the present invention. FIG. 3 shows an electric circuit in which data lines, scanning lines, pixel electrodes, light-shielding films, etc. are formed. 4 is an enlarged plan view showing a plurality of adjacent pixel groups on the optical device element substrate, and FIG. 4 is a cross-sectional view taken along line BB ′ of FIG. The second embodiment is different from the first embodiment in that instead of forming the capacitor line 300 wide, the data line 6a running up and down on the paper surface as shown in FIG. The light blocking layer serves as a light blocking layer for the incidence of light from the corner of the pixel electrode 9a.
[0053]
First, based on FIG. 3, the planar structure in the pixel part (image display area) of the element substrate for an electro-optical device of the present invention will be described in detail. In FIGS. 3 and 4, constituent members having the same functions as those in FIGS. 1 and 2 are denoted by the same reference numerals.
[0054]
As shown in FIG. 3, the element substrate 100 for an electro-optical device is provided with a plurality of transparent pixel electrodes 9a (outlined by broken line portions 9a ′) in a matrix in the pixel portion on the TFT array substrate. A data line 6a and a scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. At the corner of each pixel electrode 9a along the data line 6a, a pixel switching TFT 30 for switching control of the pixel electrode 9a is provided.
[0055]
The data line 6a is electrically connected to a source electrode 303 described later through a contact hole 81. The scanning line 3a is disposed so as to face the channel region 1a ′ (the region with the oblique line on the left in FIG. 1) in the semiconductor layer 1a, and the scanning line 3a also functions as a gate electrode.
The data line 6a extends linearly, but has a wide portion 6a ′ extending in the direction of the scanning line 3a (that is, the left and right direction of the drawing when viewed in plan) at a portion intersecting with the scanning line 3a. .
The data line 6a is formed to be wide at an angle so as to cover the corner of the pixel electrode 9a in the wide portion 6a ′ in the vicinity of the TFT 30. With such a structure, the wide portion 6a ′ of the data line 6a blocks light entering from the liquid crystal layer 50 side (perpendicular to the paper surface) of the TFT array substrate 10 in each pixel portion and corners of each pixel. Therefore, the light entering obliquely with respect to the direction of the TFT 30 is also shielded so that the light incident on the TFT 30 including the channel region 1a ′ of the semiconductor layer 1a can be effectively shielded.
[0056]
A contact hole 84 is provided on the side of the pixel electrode 9a along the scanning line 3a, and the pixel electrode 9 and the drain electrode 302 are electrically connected.
Contact holes 81 and 82 are provided on one end side of the TFT 30. The contact hole 81 electrically connects the data line 6a and a source electrode 303 (shown by a chain line in the figure) as a relay electrode, and the contact hole 82 is a high concentration source of the source electrode 303 and the semiconductor layer 1a. The region 1d is electrically connected.
A contact hole 83 is provided on the other end side of the TFT 30, and the contact hole 83 electrically connects the drain electrode 302 as a relay electrode and the high concentration drain region 1 e of the semiconductor layer 1 a.
[0057]
The capacitor line 300 is provided in the left-right direction on the paper surface along the boundary of the pixel electrode 9a so as to overlap the scanning line 3a. Further, the capacitor line 300 is provided in a substantially straight line so as to overlap with the data line 6a.
[0058]
Further, the capacitor line 300 overlaps with the scanning line 3a and extends in a substantially straight line, and is disposed in an L-shaped drain electrode 302 so as to be opposed to each other via an insulating film (shown by a chain line in the figure). At the same time, a storage capacitor 70-1 is formed. In addition, in a portion extending in a substantially straight line so as to overlap with the data line 6a, a storage capacitor 70-2 is provided together with a drain electrode 302 (indicated by a chain line in the figure) disposed so as to be opposed to each other via an insulating film. Forming.
[0059]
As a result, the space outside the opening region, which is the region where the liquid crystal disclination occurs (that is, the region where the capacitor line 300 is formed) in the region near the data line 6a and the region near the scanning line 3a is effective. For this reason, the storage capacity of the pixel electrode 9a is increased. As described above, in the present embodiment, the storage capacity 70-1 and the storage capacity 70-2 are secured to stabilize the display screen.
[0060]
Next, a cross-sectional structure in the pixel portion of the electro-optical device element substrate 100 according to the second embodiment is as shown in FIG. 4, and a line BB passing through the contact holes 81, 82TFT30 and the contact hole 84 in FIG. Since it is cut along the line ', the structure is exactly the same as in the case of the first embodiment shown in FIG. Therefore, the description is omitted here.
As described above, in the present embodiment, the data line 6a is configured to be wide on the plane in the vicinity of the TFT, and is also configured to be wide so as to cover the corner of the pixel. Light that enters obliquely from the corner toward the TFT can be effectively shielded. As a result, no light leakage current is generated in the TFT, and the switching characteristics of the TFT are not changed, so that a stable and clear display screen can be obtained.
[0061]
(Third embodiment)
Next, FIGS. 5 to 9 show a third embodiment of the present invention. In FIG. 5 to FIG. 9, constituent members having the same function are denoted by the same reference numerals.
[0062]
FIGS. 5 to 9 are views showing the structure of an element substrate for an electro-optical device according to a third embodiment of the present invention. FIG. 5 shows a TFT 30 provided at the corner of one pixel electrode 9a, and each pixel electrode 9a. FIG. 5 is an enlarged plan view showing a part of an element substrate for an electro-optical device according to the present invention, in which data lines and scanning lines are formed along the boundary of FIG. 6 shows a cross-sectional view along line CC ′ in FIG. 5, FIG. 7 shows a cross-sectional view along line XX ′ in FIG. 5, and FIG. 8 shows a line YY ′ in FIG. FIG. 9 shows a cross-sectional view along line ZZ ′ of FIG.
The third embodiment is different from the first and second embodiments described above in that the capacitor wiring is divided into two, and along the data line, there is a fixed potential between the data line and the capacitor electrode of the pixel potential. Capacitance electrodes are arranged to prevent the data lines and the capacitance electrodes of the pixel potential from affecting each other by the capacitive coupling, thereby adversely affecting the display. Further, along the scanning line, a fixed potential capacitive electrode is arranged between the pixel potential capacitive electrode and the scanning line, and the capacitive coupling prevents the pixel potential capacitive electrode and the scanning line from affecting each other.
[0063]
Each capacitor wiring is configured to be wide in the vicinity of the TFT. The pixel electrode contact hole is provided in the portion of the capacitor line that is widened in the vicinity of the TFT at the corner of the pixel electrode.
[0064]
First, the planar structure in the pixel portion (image display region) of the element substrate 100 for an electro-optical device according to the present invention will be described in detail with reference to FIG.
[0065]
As shown in FIG. 5, the element substrate 100 for an electro-optical device according to the third embodiment of the present invention has a plurality of transparent pixel electrodes 9a (indicated by broken line portions 9a ′) in a matrix shape in the pixel portion on the TFT array substrate. And a data line 6a and a scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. At the corner of each pixel electrode 9a along the data line 6a, a pixel switching TFT 30 for switching control of the pixel electrode 9a is provided. A contact hole ACNT is provided on one end side of the TFT 30, and a contact hole BCNT is provided on the other end side. The data line 6a is electrically connected to a high-concentration source region 1d of a semiconductor layer 1a to be described later via a contact hole ACNT, and a capacitor electrode 403a (shown by a thin solid line in the figure) is connected to the data layer 6a via the contact hole BCNT. Are electrically connected to the high concentration drain region 1e of the semiconductor layer 1a.
Further, a contact hole SCNT is provided in the direction of the data line 6a, and a later-described capacitor electrode 404a and a light shielding film 11a (shown by a broken line in the drawing) are electrically connected and kept at the same potential.
The light shielding film 11a is provided so as to overlap the data line 6a and the scanning line 3a along the boundary of each pixel on the TFT array substrate.
The data line 6a extends linearly in the vertical direction on the paper surface along one side of the pixel electrode 9a.
[0066]
The capacitor electrode 403a serving as one pixel potential is provided so as to overlap the data line 6a, and is in one direction of the scanning line 3a (that is, the right direction in the drawing when viewed in plan) at a portion intersecting the scanning line 3a. ), A wide portion 403a ′ protruding from the corner of one pixel electrode is formed.
[0067]
The capacitor electrode 404a having one fixed potential is also provided so as to overlap with the data line 6a, and is in one direction of the scanning line 3a (that is, the plane of the drawing when viewed in plan) at a portion intersecting with the scanning line 3a. A wide portion 404 a ′ that protrudes from the corners of the two pixel electrodes in the left direction is formed. Further, one of the capacitance electrodes 404a having a fixed potential is wide at the portion intersecting with the scanning line 3a so as to protrude to one pixel electrode in the other direction of the scanning line 3a (that is, the right direction in the drawing as viewed in plan). It has a portion 404a ''. The wide portion 404a ″ is provided with a contact hole CCNT, and a capacitor electrode 404a having a fixed potential and a later-described 403b are electrically connected to each other through the contact hole CCNT and are kept at the same potential. .
Further, the other capacitance electrode 403b having a fixed potential is provided so as to overlap the scanning line 3a, and one end of the capacitance electrode 403b is connected to the capacitance line 404a through the previous contact hole CCNT. In addition, the other capacitor electrode 404b serving as the pixel potential is also provided so as to be opposed to the capacitor electrode 403b so as to overlap the scanning line 3a, and the capacitor electrode 404b serving as the pixel potential is formed at the corner of one pixel electrode. Overhanging in the electrode direction forms an overhanging portion 404b ′. This overhanging portion 404b ′ overlaps with the wide portion 403a ′ of the capacitive electrode 403a that becomes the previous pixel potential, and here, a contact hole DCNT and an ICNT described later are formed. The contact hole DCNT is maintained at the same potential by electrically connecting the capacitor line 404b serving as the pixel potential and the capacitor electrode 403a.
As described above, in this embodiment, the capacitor electrode 403a serving as the pixel potential, the capacitor electrode 404a serving as the fixed potential, the capacitor electrode 403b serving as the fixed potential, and the capacitor electrode 404b serving as the pixel potential are all wide in the vicinity of the TFT. It is formed so as to cover the corner of the pixel electrode diagonally so that light entering from the pixel electrode direction, particularly light entering diagonally from the corner of the pixel electrode to the TFT direction can be shielded. Yes.
[0068]
Further, ICNT can be arranged near the center of the side along the scanning line, not at the corner, but the contact holes DCNT and ICNT are arranged at the protruding portion 404b ′ of the capacitor electrode at the corner of the pixel electrode 9a. Therefore, as compared with the first embodiment and the second embodiment, the interval between the pixel electrodes adjacent to each other in the vertical direction can be reduced. In addition, since the contact hole is formed at one place, the region where the disclination occurs due to the disturbance of the liquid crystal due to the unevenness of the contact hole can be reduced and the opening can be enlarged.
[0069]
Next, a cross-sectional structure in the pixel portion of the electro-optical device element substrate 100 will be described with reference to the drawings.
FIG. 6 is a diagram showing a cross-sectional structure including contact holes ACNT, BCNT, and SCNT along the line CC ′ of FIG.
The electro-optical device element substrate 100 includes a light-transmissive TFT array substrate 10 made of, for example, a glass substrate or a quartz substrate. The TFT array substrate 10 includes a light shielding film 11a, a pixel electrode 9a alignment film 16, and a pixel electrode. A pixel switching TFT 30 for switching control of 9a is provided. The pixel electrode 9a is made of a transparent conductive film such as an ITO film.
[0070]
The pixel electrode 9a and the counter electrode (not shown) of the element substrate 100 for an electro-optical device thus configured are arranged so as to face each other, and a sealing material (between the TFT array substrate 10 and the counter substrate) Liquid crystal is sealed in a space surrounded by (not shown). The liquid crystal takes a predetermined alignment state by the alignment film 16 and the alignment film of the counter electrode in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal is, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photocurable resin or a thermosetting resin, for bonding two substrates around them, and glass fiber or glass for setting the distance between the two substrates to a predetermined value. Spacers such as beads are mixed.
[0071]
As shown in FIG. 6, the TFT array substrate 10 is provided with a pixel switching TFT 30 for switching control of each pixel electrode 9a at a position corresponding to each pixel electrode 9a.
[0072]
More specifically, an insulating film (insulator layer) 12 is provided between the TFT array substrate 10 and the semiconductor layer 1a. The insulating film 12 is formed on the entire surface of the TFT array substrate 10 and is used to eliminate the influence of impurities from the TFT array substrate 10 and form the TFT 30 as a semiconductor element.
[0073]
As in the previous embodiment, the insulating film 12 is made of, for example, highly insulating glass such as NSG (non-doped silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), or the like. , Silicon oxide film, silicon nitride film and the like.
A light shielding film 11 a made of a light shielding metal is provided between the TFT array substrate 10 and the insulating film 12. The light shielding film 11a is provided along the vertical and horizontal boundaries of each pixel electrode so as to overlap the data line 6a, the scanning line 3a, and the capacitor electrodes 403a, 403b, 404a, and 404b in a plan view. The light shielding film 11a is connected to the capacitor electrode 404a through the contact hole SCNT, and the stability of the display screen is ensured by keeping the capacitor electrode 404a having a fixed potential at a fixed potential. By disposing the light shielding film 11a in this way, it is possible to shield the light that has been reflected from the bottom surface of the TFT array substrate 10 and returned from the light incident from the surface portion of the pixel region.
[0074]
Similarly to the previous embodiment, the pixel switching TFT 30 also has an LDD (Lightly Doped Drain) structure.
[0075]
In the present embodiment, since the TFT 30 is covered from the upper side directly above the TFT 30 and a capacitor electrode having a fixed potential and a pixel potential made of a light-shielding metal thin film such as Al is formed in the vicinity of the TFT 30. It is possible to effectively prevent light from entering the channel region 1a 'and the LDD regions 1b and 1c of 1a.
[0076]
An interlayer insulating film 311 is formed on the scanning line 3a, the gate insulating film 2 and the insulating film 12, and a contact hole ACNT and a contact hole BCNT are formed in the interlayer insulating film 311. The contact hole ACNT connects the data line 6a and the high concentration source region 1d of the semiconductor layer 1a, and the contact hole BCNT connects the capacitor electrode 403a and the high concentration drain region 1e of the semiconductor layer 1a.
[0077]
On the interlayer insulating film 311, a capacitor electrode 403a having a pixel potential is formed. A fixed potential capacitor electrode 404a is formed on the capacitor electrode 403a with an insulating film 401 interposed therebetween. An interlayer insulating film 312 is formed on the fixed potential capacitor electrode 404 a and the insulating film 401, and the previous contact hole ACNT is formed in the interlayer insulating film 312.
A data line 6 a is formed on the interlayer insulating film 312. The data line 6a is preferably made of a simple metal, an alloy, a metal silicide, or the like containing at least one of Ti, Cr, W, Ta, Mo and Pd which are opaque high melting point metals.
[0078]
An insulating film 7 is formed on the data line 6 a and the interlayer insulating film 312, and a pixel electrode 9 a or an alignment film 16 is formed on the insulating film 7.
In this manner, since the fixed potential capacitor electrode 404a exists between the data line 6a and the pixel potential capacitor electrode 403a, the data line 6a and the pixel potential capacitor electrode 403a are mutually affected by the capacitive coupling. Never happen.
Next, FIG. 7 shows a main part of the cross-sectional structure including the contact hole CCNT along the line XX ′ in FIG. FIG. 7 shows a state where the fixed potential capacitor electrode 404a and the fixed potential capacitor electrode 403b are connected via the contact hole CCNT as described above. In a portion crossing the TFT 30, a semiconductor layer 1a covered with the gate insulating film 2 is shown, and a data line 6a is further disposed thereon.
Next, FIG. 8 shows a cross-sectional structure taken along line YY ′ of FIG. A contact hole is not arranged in the cross section along the line YY ′, and the scanning line 3a, the capacitor electrode 403b having a fixed potential, and the capacitor electrode 404b having a pixel potential are stacked and sandwiched with an insulating film interposed therebetween. It is shown.
In this case, since the fixed potential capacitive electrode 403b exists between the pixel potential capacitive electrode 404b and the scanning line 3a, the scanning line 3a and the pixel potential capacitive electrode 404b are mutually affected by capacitive coupling. There is nothing.
Finally, FIG. 9 shows a main part of the cross-sectional structure including the contact hole BCNT, the contact hole DCNT, and the contact hole ICNT along the line ZZ ′ in FIG.
In FIG. 9, the high-concentration drain region 1e of the semiconductor layer and the pixel potential capacitor electrode 403a are connected via the contact hole BCNT, and the pixel potential capacitor electrode 403a is connected to the pixel potential capacitor electrode 404b via the contact hole DCNT. The state of being connected to is shown. Further, the capacitor electrode 404b having the pixel potential is connected to the pixel electrode 9a corresponding to the TFT through the contact hole ICNT. An insulating film 401 is formed between the capacitor electrode 403a having the pixel potential and the capacitor electrode 403b having the fixed potential, and between the capacitor electrode 404a having the pixel potential and the capacitor electrode 404b having the fixed potential, and the storage capacitor 70-3. Is forming.
The element substrate for an electro-optical device thus configured and the counter substrate are bonded to each other at a minute interval, and a liquid crystal display panel is obtained by sandwiching a liquid crystal layer in the space.
As described above, in this embodiment, each of the capacitor electrode 403a, the capacitor electrode 404a, the capacitor electrode 403b, and the capacitor electrode 404b is formed so as to be wide in the vicinity of the TFT and to cover the corner of the pixel electrode obliquely. Therefore, it is possible to shield incoming light from the pixel electrode direction, particularly light entering obliquely from the corner of the pixel electrode in the TFT direction. Since the contact hole for the pixel electrode is provided in the portion of the capacitor line that is widened in the vicinity of the TFT at the corner of the pixel electrode, the opening of the pixel electrode can be used widely.
[0079]
(Fourth embodiment)
10 and 11 are views showing the structure of an element substrate for an electro-optical device according to the fourth embodiment of the present invention. FIG. 10 is an enlarged view of a part of an element substrate for an electro-optical device according to the present invention in which a TFT 30 is provided at a corner of one pixel electrode 9a, and a data line 6a and a scanning line 3a are formed around the pixel electrode 9a. It is the shown top view. FIG. 11 shows a cross-sectional view along line DD ′ of FIG.
[0080]
In the present embodiment, as in the second embodiment described above, the light shielding at the corners of the pixel electrode is such that the data lines are formed wide in the vicinity of the TFTs to form a light shielding film.
The fourth embodiment is different from the second embodiment in that the capacitor wiring is formed in parallel along the scanning line.
[0081]
First, based on FIG. 10, the planar structure in the pixel portion (image display region) of the element substrate 100 for an electro-optical device of the present invention will be described in detail.
[0082]
As shown in FIG. 10, the electro-optical device element substrate 100 according to the present embodiment has a plurality of transparent pixel electrodes 9a (contoured by a chain line portion 9a ′) in a matrix in the pixel portion on the TFT array substrate. And data lines 6a and scanning lines 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. A capacitor line 300 is provided in parallel with the scanning line 3a. At the corner of each pixel electrode 9a along the data line 6a, a pixel switching TFT 30 for switching control of the pixel electrode 9a is provided.
[0083]
The data line 6a is electrically connected to a high-concentration source region 1d of the semiconductor layer 1a described later via a contact hole 82, and the pixel electrode 9a is a contact hole 84 provided on a side along the scanning line 3a. Is electrically connected to a drain electrode 302 to be described later. In addition, the scanning line 3a is disposed so as to face the channel region 1a ′ (the region with the diagonally rising line in FIG. 1) in the semiconductor layer 1a, and the scanning line 3a also functions as a gate electrode.
[0084]
The capacitor line 300 is parallel to the scanning line 3a along the boundary of the pixel electrode 9a in the left-right direction on the plane of the paper, and a protruding portion that protrudes upward on the plane of the paper along the data line 6a from a position intersecting the data line 6a (ie In a plan view, a region extending over the data line 6a) is provided. Capacitor line 300 has a drain electrode 302 extending substantially linearly in parallel with scanning line 3a arranged opposite to each other with an insulating film therebetween, and a drain electrode 302 extending along the data line. Storage capacity 70 is formed.
[0085]
The drain electrode 302 has a protruding portion that protrudes upward on the paper surface along the data line 6a from a position that intersects the data line 6a (that is, a region that overlaps the data line 6a in plan view). Forming. The storage capacitor 70 is formed so as to face the capacitor line 300 with the gate insulating film 2 interposed therebetween.
[0086]
Next, a cross-sectional structure in the pixel portion of the electro-optical device element substrate 100 will be described with reference to FIG.
The electro-optical device element substrate 100 includes a light-transmissive TFT array substrate 10 made of, for example, a glass substrate or a quartz substrate. The light shielding film 420, the pixel electrode 9a, and the pixel electrode 9a are switched on the TFT array substrate 10. A pixel switching TFT 30 for control is provided. An alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The pixel electrode 9a is made of a transparent conductive film such as an ITO film (indium tin oxide film). The alignment film 16 is made of an organic film such as a polyimide film.
[0087]
The pixel electrode 9a and the counter electrode (not shown) of the electro-optical device element substrate 100 configured as described above are arranged so as to face each other, and the TFT array substrate 10 and the counter substrate are arranged in the same manner as the left embodiment. In the meantime, liquid crystal is sealed in a space surrounded by a sealing material (not shown), and a liquid crystal layer 50 is formed.
[0088]
As shown in FIG. 11, the TFT array substrate 10 is provided with a pixel switching TFT 30 for switching control of each pixel electrode 9a at a position corresponding to each pixel electrode 9a.
[0089]
More specifically, an insulating film (insulator layer) 12 is provided between the TFT array substrate 10 and the semiconductor layer 1a. The insulating film 12 is formed on the entire surface of the TFT array substrate 10 and is used to eliminate the influence of impurities from the TFT array substrate 10 and form the TFT 30 as a semiconductor element.
[0090]
As in the previous embodiment, the insulating film 12 is made of highly insulating glass, a silicon oxide film, a silicon nitride film, or the like.
A light shielding film 420 made of a light shielding metal is provided between the TFT array substrate 10 and the insulating film 12. The light shielding film 420 overlaps with the data line 6a, the scanning line 3a, and the capacitor line 300 in a plan view, and is provided along the vertical and horizontal boundaries of each pixel electrode. By disposing the light shielding film 420 in this way, the light incident from the surface portion of the pixel region can be shielded from the light reflected by the bottom surface of the TFT array substrate 10.
[0091]
Similarly to the previous embodiment, the pixel switching TFT 30 also has an LDD (Lightly Doped Drain) structure, and a channel region of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a. 1a ′, a gate insulating film 2 that insulates the scanning line 3a from the semiconductor layer 1a, a data line 6a, a low concentration source region (source side LDD region) 1b and a low concentration drain region (drain side LDD region) 1c of the semiconductor layer 1a The semiconductor layer 1a includes a high concentration source region 1d and a high concentration drain region 1e. A corresponding one of the plurality of pixel electrodes 9a is connected to the high-concentration drain region 1e through a contact hole 84.
[0092]
In the present embodiment, the data line 6a made of a light-shielding metal thin film such as Al is formed in the vicinity of the TFT 30 so as to cover the TFT 30 from directly above the TFT 30, so that the channel region 1a of the semiconductor layer 1a is formed. It is possible to effectively prevent light from entering the LDD regions 1b and 1c.
[0093]
An interlayer insulating film 4 is formed on the scanning line 3a, the gate insulating film 2, the capacitor line 300, and the insulating film 12, and a contact hole 82 and a contact hole 84 are formed in the interlayer insulating film 4, respectively. .
[0094]
A data line 6 a is formed on the interlayer insulating film 4. The data line 6a is preferably made of a simple metal, an alloy, a metal silicide, or the like containing at least one of Ti, Cr, W, Ta, Mo and Pd which are opaque high melting point metals.
[0095]
An insulating film 7 is formed on the data line 6 a and the interlayer insulating film 4, and a pixel electrode 9 a or an alignment film 16 is formed on the insulating film 7.
The element substrate for an electro-optical device thus configured and the counter substrate are bonded to each other at a minute interval, and a liquid crystal display panel is obtained by sandwiching a liquid crystal layer in the space.
As described above, in the present embodiment, the data line 6a is configured to be wide on the plane in the vicinity of the TFT, and is also configured to be wide so as to cover the corner of the pixel. Light that enters obliquely from the corner toward the TFT can be effectively shielded. As a result, no light leakage current is generated in the TFT, and the switching characteristics of the TFT are not changed, so that a stable and clear display screen can be obtained.
[0096]
(Fifth embodiment)
FIGS. 12 and 13 are views showing the structure of an element substrate for an electro-optical device according to a fifth embodiment of the present invention. FIG. 12 shows a TFT 30 provided at the corner of one pixel electrode 9a. It is the top view which expanded and showed a part of element substrate for electro-optical devices of the 5th Embodiment of this invention in which the data line 6a and the scanning line 3a were formed in the circumference | surroundings. FIG. 13 shows a cross-sectional view along the line EE ′ of FIG.
The fifth embodiment is different from the first to fourth embodiments in that a new light shielding film 421 is provided on the liquid crystal layer 50 side above the data line 6a immediately above the TFT 30 in the cross-sectional structure, and the light shielding film This is that the corners of the pixel electrode are shielded by 421.
[0097]
First, the planar structure in the pixel portion (image display region) of the element substrate 100 for an electro-optical device according to the present invention will be described in detail with reference to FIG.
[0098]
As shown in FIG. 12, the electro-optical device element substrate 100 is provided with a plurality of transparent pixel electrodes 9a (outlined by a chain line portion 9a ′) in a matrix in the pixel portion on the TFT array substrate. A data line 6a and a scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. A capacitor line 300 is provided in parallel with the scanning line 3a. At the corner of each pixel electrode 9a along the data line 6a, a pixel switching TFT 30 for switching control of the pixel electrode 9a is provided.
[0099]
The data line 6a is electrically connected to the high concentration source region 1d of the semiconductor layer 1a through the contact hole 82, and the pixel electrode 9a is a contact provided on the side of the pixel electrode 9a along the scanning line 3a. The drain electrode 302 is electrically connected through the hole 84. In addition, the scanning line 3a is disposed so as to face the channel region 1a ′ (the region with the diagonally rising line in FIG. 1) in the semiconductor layer 1a, and the scanning line 3a also functions as a gate electrode.
[0100]
The capacitor line 300 extends in the horizontal direction on the paper surface along the boundary of the pixel electrode 9a in parallel with the scanning line 3a, and further protrudes upward on the paper surface along the data line 6a from a location intersecting the data line 6a. (That is, a region extending so as to overlap the data line 6a in plan view). Capacitor line 300 has a drain electrode 302 extending substantially linearly in parallel with scanning line 3a arranged opposite to each other with an insulating film therebetween, and a drain electrode 302 extending along the data line. Storage capacity 70 is formed.
In the portion excluding the contact hole 84 provided in the central portion of the pixel electrode 9a and the side along the scanning line 3a of the pixel electrode 9a, that is, the corner of the pixel electrode 9a, the scanning line 3a and the data line 6a, A light shielding film 421 is provided (the outline is indicated by a wavy line in the figure). The light shielding film 421 is formed so as to cover the corners of the pixels diagonally so as not to narrow the opening area of each pixel. Further, the contact hole forming portion is avoided and formed. The light shielding film 421 is provided at a position close to the liquid crystal layer above the data line 6a immediately above the TFT 30 as will be described later.
[0101]
The newly provided light shielding film 421 can effectively shield light incident from the direction perpendicular to the paper surface, particularly light entering obliquely from the corner of the pixel electrode 9a toward the TFT, and light leakage at the TFT. It becomes possible to prevent the generation of current.
[0102]
Next, a cross-sectional structure in the pixel portion of the electro-optical device element substrate 100 will be described with reference to FIG.
Similar to the previous embodiment, the element substrate 100 for the electro-optical device of the present embodiment includes a TFT array substrate 10 made of, for example, a light transmissive glass substrate or a quartz substrate, and the TFT array substrate 10 includes a light shielding film. 420, a pixel electrode 9a and a pixel switching TFT 30 for switching control of the pixel electrode 9a are provided. An alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a.
[0103]
The electro-optical device element substrate 100 thus configured is arranged so that the pixel electrode 9a and the counter electrode (not shown) face each other, and a sealant (not shown) is provided between the TFT array substrate 10 and the counter substrate. The liquid crystal is sealed in the space surrounded by (), and the liquid crystal layer 50 is formed.
[0104]
As shown in FIG. 13, the TFT array substrate 10 is provided with a pixel switching TFT 30 for switching control of each pixel electrode 9a at a position corresponding to each pixel electrode 9a.
[0105]
An insulating film (insulator layer) 12 is provided between the TFT array substrate 10 and the semiconductor layer 1a. The insulating film 12 is made of highly insulating glass, a silicon oxide film, a silicon nitride film, or the like.
A light shielding film 420 made of a light shielding metal is provided between the TFT array substrate 10 and the insulating film 12 as in the third and fourth embodiments. The light shielding film 420 overlaps with the data line 6a, the scanning line 3a, and the capacitor line 300 in plan view, and is provided along the vertical and horizontal boundaries of each pixel electrode. By disposing the light shielding film 420 in this way, the light incident from the surface portion of the pixel region can be shielded from the light reflected by the bottom surface of the TFT array substrate 10.
[0106]
Similarly to the previous embodiment, the pixel switching TFT 30 also has an LDD (Lightly Doped Drain) structure, and a channel region of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a. 1a ′, a gate insulating film 2 that insulates the scanning line 3a from the semiconductor layer 1a, a data line 6a, a low concentration source region (source side LDD region) 1b and a low concentration drain region (drain side LDD region) 1c of the semiconductor layer 1a The semiconductor layer 1a includes a high concentration source region 1d and a high concentration drain region 1e. A corresponding one of the plurality of pixel electrodes 9a is connected to the high-concentration drain region 1e through a contact hole 84.
[0107]
In the present embodiment, since the light shielding film 421 made of a light shielding metal thin film is formed so as to cover the TFT 30 from the upper side at a position between the data line 6a immediately above the TFT 30 and the liquid crystal layer 50 in the sectional structure, the semiconductor layer It is possible to effectively prevent light from entering the channel region 1a 'and the LDD regions 1b and 1c of 1a.
[0108]
An interlayer insulating film 4 is formed on the scanning line 3a, the gate insulating film 2, the capacitor line 300, and the insulating film 12, and a contact hole 82 and a contact hole 84 are formed in the interlayer insulating film 4, respectively. . The data line 6a is electrically connected to the high concentration source region 1d of the semiconductor layer 1a via the contact hole 82, and the pixel electrode 9a is electrically connected to the high concentration drain region 1e of the semiconductor layer 1a via the contact hole 84. It is connected to the.
[0109]
A data line 6 a is formed on the interlayer insulating film 4. The data line 6a is preferably made of a single metal, an alloy, a metal silicide, or the like containing at least one of opaque Al or Al alloy or refractory metal Ti, Cr, W, Ta, Mo and Pd.
[0110]
A light shielding film 421 sandwiched between the insulating films 7 is formed on the data lines 6 a and the interlayer insulating film 4. A pixel electrode 9 a or an alignment film 16 is formed on the insulating film 7 on the light shielding film 421. Has been.
The light shielding film 421 is preferably made of at least one metal simple substance, alloy or metal silicide among Al, Ti, Cr, W, Ta, Mo and Pb which are preferably opaque metals.
[0111]
In this way, the light shielding film 421 is disposed at a position on the TFT 30 between the TFT 30 and the liquid crystal layer 50. By disposing on the liquid crystal layer side above the TFT 30, it is possible to prevent light incident from the direction of the liquid crystal layer (upward on the paper surface) from hitting the TFT 30. In addition, since the light shielding film 421 is configured to cover the corners of each pixel in a plan view, it is possible to effectively shield light incident obliquely in the direction of the TFT 30 from the corners of each pixel. .
The element substrate for an electro-optical device thus configured and the counter substrate are bonded to each other at a minute interval, and a liquid crystal display panel is obtained by sandwiching a liquid crystal layer in the space.
[0112]
Next, an electro-optical device using the element substrate for an electro-optical device of the present invention will be described.
[0113]
An example of an electro-optical device using the element substrate for an electro-optical device of the present invention is shown in FIGS.
[0114]
FIG. 14A is a perspective view showing an example of a mobile phone. Reference numeral 1000 denotes a mobile phone body, and 1001 is a liquid crystal device using the element substrate for an electro-optical device of the present invention.
[0115]
FIG. 14B is a perspective view illustrating an example of a wristwatch type electronic apparatus. Reference numeral 1100 denotes a watch body, and reference numeral 1101 denotes a liquid crystal device using the element substrate for an electro-optical device of the present invention.
[0116]
FIG. 14C is a perspective view illustrating an example of a portable information processing apparatus such as a word processor or a personal computer. In the figure, reference numeral 1200 denotes an information processing apparatus, 12002 is an input unit such as a keyboard, 1204 is an information processing apparatus body, and 1206 is a liquid crystal device using the element substrate for an electro-optical device of the present invention.
[0117]
If the element substrate for an electro-optical device of the present invention is used for these electro-optical devices, light entering from the corner of the pixel electrode can be effectively blocked with respect to the TFT which is a switching element for driving the pixel electrode. Therefore, light does not enter the channel region or drain region of the TFT, and no leak current is generated in the TFT. Therefore, the TFT characteristics are not changed, and a clear image display can be obtained.
As another example of the electro-optical device, FIG. 15 shows an example of a projection display device (projector) in which a liquid crystal device using the element substrate for an electro-optical device of the present invention is a light modulation device.
The projection type display device of this example includes a polarized light illumination device 1700 schematically composed of a light source unit 1710, an integrator lens 1720, and a polarization optical element 1730 arranged along the system optical axis L, and S-polarized light emitted from the polarization illumination device 1700. A polarizing beam splitter 1400 that reflects the light beam by the S-polarized light beam reflecting surface 1401, a dichroic mirror 1412 that separates the blue light (B) component from the light reflected from the S-polarized light reflecting surface 1401 of the polarizing beam splitter 1400, and separation Reflection type liquid crystal light modulator 300B for modulating the blue light (B), dichroic mirror 1413 for reflecting and separating the red light (R) component of the luminous flux after the blue light is separated, and the separated red light Reflective liquid crystal light modulation device 1300R for modulating light (R) and dichroic mirror 1413 Reflective liquid crystal light modulator 1300G that modulates the remaining green light (G), and light modulated by the three reflective liquid crystal light modulators 1300B, 1300R, and 1300G are dichroic mirrors 1412 and 1413, and a polarization beam splitter 1400. And a projection optical system 1500 including a projection lens that projects the combined light on a screen 1600. For the three reflective liquid crystal light modulation devices 1300R, 1300G, and 1300B, liquid crystal devices using the element substrate for an electro-optical device of the present invention are used. By using the element substrate for an electro-optical device of the present invention, it is possible to suppress the occurrence of light leakage current of the TFT due to light entering the channel portion of the TFT from the corner of the pixel close to the TFT. It can be set as the projection type display apparatus from which the outstanding and clear image display is obtained.
[0118]
【The invention's effect】
As described above in detail, according to the present invention, a light-shielding metal film is provided at a position between the TFT and the pixel electrode, and the metal film is provided so as to cover the corner of the pixel electrode. Incident light from the electrode direction, in particular, light entering obliquely from the corner of the pixel electrode toward the TFT direction can be effectively shielded. As a result, a light display current does not occur in the TFT, and the characteristics of the TFT as a switching element do not change, and a clear display screen can be obtained.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a planar structure of a first embodiment of an element substrate for an electro-optical device according to the invention.
2 is a cross-sectional view taken along line AA ′ of the element substrate for an electro-optical device shown in FIG. 1. FIG.
FIG. 3 is a diagram illustrating a planar structure of a second embodiment of an element substrate for an electro-optical device according to the invention.
4 is a sectional view taken along line BB ′ of the element substrate for an electro-optical device shown in FIG. 3;
FIG. 5 is a diagram showing a planar structure of a third embodiment of an element substrate for an electro-optical device according to the invention.
6 is a cross-sectional view taken along line CC ′ of the element substrate for an electro-optical device shown in FIG. 5. FIG.
7 is a cross-sectional view taken along line XX ′ of the electro-optical device element substrate shown in FIG. 5;
8 is a cross-sectional view taken along line YY ′ of the electro-optical device element substrate shown in FIG. 5;
9 is a cross-sectional view taken along line ZZ ′ of the element substrate for an electro-optical device shown in FIG. 5. FIG.
FIG. 10 is a diagram showing a planar structure of a fourth embodiment of an element substrate for an electro-optical device according to the invention.
11 is a cross-sectional view of the electro-optical device element substrate shown in FIG. 10, taken along line DD ′.
FIG. 12 is a diagram illustrating a planar structure of a fifth embodiment of an element substrate for an electro-optical device according to the invention.
13 is a cross-sectional view taken along line EE ′ of the electro-optical device element substrate shown in FIG. 12;
FIG. 14 is a diagram showing an example of an electro-optical device using the element substrate for an electro-optical device of the present invention.
FIG. 15 is a diagram illustrating another example of an electro-optical device using the element substrate for an electro-optical device according to the invention.
FIG. 16 is a diagram showing a planar structure of a conventional element substrate for an electro-optical device.
17 is a cross-sectional view of the conventional element substrate for an electro-optical device shown in FIG. 16, taken along line PP ′.
[Explanation of symbols]
1a: Semiconductor layer
1a '... channel region
1b: low concentration source region
1c: low concentration drain region
1d ... High concentration source region
1e: High concentration drain region
3a Scan line
6a Data line
9a: Pixel electrode
10 ... TFT array substrate
11a: light shielding film
16 ... Alignment film
30 ... TFT
50 ... Liquid crystal layer
70 ... Storage capacity
81, 82, 83, 84, ACNT, BCNT, CCNT, DCNT, ICONT ... contact holes
100: Element substrate for electro-optical device
300 ... capacity line
420, 421 ... Light-shielding film

Claims (4)

基板上にマトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線とデータ線に電気的に接続されたトランジスタと、前記トランジスタに電気的に接続された画素電極とを有する電気光学装置用素子基板であって、
前記トランジスタは、前記走査線と前記データ線の交差部分に形成されるとともに、前記薄膜トランジスタのソース領域及びドレイン領域は前記データ線に沿って配置されており、
前記トランジスタと画素電極との間に遮光膜が積層されており、
前記遮光膜は、前記画素電極の周囲に格子状に配置されるとともに、前記走査線と前記データ線の交差部分で平面的に見て前記トランジスタを覆うように幅広にして、前記走査線と前記データ線とで区画された各画素の四隅を斜めに遮るように構成された容量線であり、
前記容量線は、該素子基板の平面構造において、走査線と重畳して配置されていることを特徴とする電気光学装置用素子基板。A plurality of scan lines and a plurality of data lines formed in a matrix on the substrate; a transistor electrically connected to the scan lines and the data lines; and a pixel electrode electrically connected to the transistors. An element substrate for an electro-optical device,
The transistor is formed at an intersection of the scanning line and the data line, and a source region and a drain region of the thin film transistor are disposed along the data line,
A light shielding film is laminated between the transistor and the pixel electrode,
The light shielding film is disposed around the pixel electrode in a grid Rutotomoni, and wider as in plan view intersection of the data lines and the scanning lines cover the transistors, the said scanning lines It is a capacitance line configured to obliquely block the four corners of each pixel partitioned with the data line ,
The element substrate for an electro-optical device, wherein the capacitor line is arranged so as to overlap with a scanning line in a planar structure of the element substrate. 前記データ線は、遮光性の薄膜から構成されていることを特徴とする請求項１に記載の電気光学装置用素子基板。  2. The element substrate for an electro-optical device according to claim 1, wherein the data line is formed of a light-shielding thin film. 前記画素電極の隅部を遮蔽するように構成した遮光膜が、該素子基板の断面構造において、画素電極と信号配線の間に設けられていることを特徴とする請求項１に記載の電気光学装置用素子基板。  2. The electro-optical device according to claim 1, wherein a light shielding film configured to shield a corner portion of the pixel electrode is provided between the pixel electrode and the signal wiring in the cross-sectional structure of the element substrate. Device substrate for equipment. 請求項１から請求項３のいずれかに記載の電気光学装置用素子基板を具備することを特徴とする電気光学装置。  An electro-optical device comprising the electro-optical device element substrate according to claim 1.
JP2000285936A 2000-09-20 2000-09-20 ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME Expired - Fee Related JP4075299B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000285936A JP4075299B2 (en) 2000-09-20 2000-09-20 ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000285936A JP4075299B2 (en) 2000-09-20 2000-09-20 ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME

Publications (3)

Publication Number Publication Date
JP2002090721A JP2002090721A (en) 2002-03-27
JP2002090721A5 JP2002090721A5 (en) 2005-02-24
JP4075299B2 true JP4075299B2 (en) 2008-04-16

Family

ID=18769928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000285936A Expired - Fee Related JP4075299B2 (en) 2000-09-20 2000-09-20 ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME

Country Status (1)

Country Link
JP (1) JP4075299B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10663818B2 (en) 2017-07-28 2020-05-26 Seiko Epson Corporation Electro-optic device and electronic equipment

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003307746A (en) * 2002-02-12 2003-10-31 Seiko Epson Corp Electro-optical device and electronic equipment
JP5141536B2 (en) * 2002-05-21 2013-02-13 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4088190B2 (en) 2002-05-21 2008-05-21 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
EP1365277B1 (en) 2002-05-21 2011-07-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2004140329A (en) 2002-08-19 2004-05-13 Seiko Epson Corp Substrate device, its manufacturing method, electrooptical device, and electronic apparatus
JP3791517B2 (en) 2002-10-31 2006-06-28 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP3870941B2 (en) 2002-10-31 2007-01-24 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2004347838A (en) 2003-05-22 2004-12-09 Seiko Epson Corp Electro-optical apparatus, electronic device, and projection display device
JP4488883B2 (en) * 2004-12-16 2010-06-23 シャープ株式会社 Active matrix substrate, display device and defect correcting method thereof
JP4475238B2 (en) 2006-01-13 2010-06-09 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
KR101212067B1 (en) * 2006-02-06 2012-12-13 삼성디스플레이 주식회사 Liquid crystal display and manufacturing method thereof
JP4967556B2 (en) * 2006-09-14 2012-07-04 セイコーエプソン株式会社 Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5360673B2 (en) * 2007-08-09 2013-12-04 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP5245333B2 (en) * 2007-09-10 2013-07-24 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP5167737B2 (en) * 2007-09-14 2013-03-21 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR101540072B1 (en) * 2007-10-16 2015-07-28 삼성디스플레이 주식회사 Liquid crystal display apparatus
JP5298627B2 (en) * 2008-05-12 2013-09-25 ソニー株式会社 Liquid crystal display element and projection display device
US8259249B2 (en) 2009-10-12 2012-09-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
JP5691678B2 (en) * 2011-03-10 2015-04-01 セイコーエプソン株式会社 Electro-optic device, projection display device
JP2014032346A (en) 2012-08-06 2014-02-20 Japan Display Inc Liquid crystal display panel
KR102210366B1 (en) 2014-06-12 2021-02-02 삼성디스플레이 주식회사 Display apparatus
JP7409236B2 (en) 2020-06-26 2024-01-09 セイコーエプソン株式会社 Electro-optical devices and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10663818B2 (en) 2017-07-28 2020-05-26 Seiko Epson Corporation Electro-optic device and electronic equipment

Also Published As

Publication number Publication date
JP2002090721A (en) 2002-03-27

Similar Documents

Publication Publication Date Title
JP4075299B2 (en) ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME
KR100481593B1 (en) Electrooptical device
JP3669351B2 (en) Electro-optical device and electronic apparatus
KR100626910B1 (en) Electro-optical device and electronic equipment
JP3956562B2 (en) Electro-optic device
JP4049639B2 (en) Substrate for liquid crystal display device and liquid crystal display device including the same
JP2001305580A (en) Electrooptical device
JP6696539B2 (en) Electro-optical device, electronic equipment
JP2008216621A (en) Electro-optical apparatus and electronic equipment
JP4206518B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP2012208178A (en) Substrate for electrooptical device, electrooptical device, manufacturing method of electrooptical device and electronic apparatus
JP2019148625A (en) Electro-optic device and electronic device
JP2870075B2 (en) Thin film transistor panel and liquid crystal display
JP3987248B2 (en) Electro-optical device and electronic apparatus
JP3700679B2 (en) Electro-optical device and electronic apparatus
JP4078928B2 (en) Electro-optical device and electronic apparatus
JP2011123151A (en) Liquid crystal device and electronic device
JP2008292538A (en) Reflection type electrooptical device and projection display device
JP4509463B2 (en) Electro-optical device and electronic apparatus
JP4000827B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2009053417A (en) Electrooptical device, its manufacturing method, and electronic apparatus
JP2002094072A (en) Element substrate for electro-optical device and manufacturing method therefor, electro-optical device and manufacturing method therefor and electronic equipment
JP2020086343A (en) Electro-optic device and electronic apparatus
JP7409236B2 (en) Electro-optical devices and electronic equipment
JP2020095077A (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4075299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees