JP5691678B2 - Electro-optic device, projection display device - Google Patents

Electro-optic device, projection display device Download PDF

Info

Publication number
JP5691678B2
JP5691678B2 JP2011052609A JP2011052609A JP5691678B2 JP 5691678 B2 JP5691678 B2 JP 5691678B2 JP 2011052609 A JP2011052609 A JP 2011052609A JP 2011052609 A JP2011052609 A JP 2011052609A JP 5691678 B2 JP5691678 B2 JP 5691678B2
Authority
JP
Japan
Prior art keywords
conductive layer
substrate
liquid crystal
light
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011052609A
Other languages
Japanese (ja)
Other versions
JP2012189759A5 (en
JP2012189759A (en
Inventor
翔太 飯塚
翔太 飯塚
伊藤 智
智 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011052609A priority Critical patent/JP5691678B2/en
Publication of JP2012189759A publication Critical patent/JP2012189759A/en
Publication of JP2012189759A5 publication Critical patent/JP2012189759A5/ja
Application granted granted Critical
Publication of JP5691678B2 publication Critical patent/JP5691678B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Projection Apparatus (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、液晶装置等の電気光学装置、投射型表示装置に関するものである。   The present invention relates to an electro-optical device such as a liquid crystal device and a projection display device.

液晶装置や有機エレクトロルミネッセンス装置等の電気光学装置では、複数層の導電層が絶縁膜を間に挟んで多層に積層された構造を有している。かかる電気光学装置において、絶縁膜を間に挟む2つの導電層を導通させるには、絶縁膜にコンタクトホールを形成し、コンタクトホールを介して導電膜同士を導通させた構造が採用されている。例えば、液晶装置において、画素電極と中継電極とを電気的に接続する場合、図12に示すように、絶縁膜において画素電極9aと重なる領域のうち、画素電極9aの外周端9avから所定の位置を隔てた内側領域にコンタクトホール7bが形成される(例えば、特許文献1参照)。   An electro-optical device such as a liquid crystal device or an organic electroluminescence device has a structure in which a plurality of conductive layers are stacked in layers with an insulating film interposed therebetween. In such an electro-optical device, a structure in which a contact hole is formed in the insulating film and the conductive films are connected to each other through the contact hole is employed in order to make the two conductive layers sandwiching the insulating film conductive. For example, in the liquid crystal device, when the pixel electrode and the relay electrode are electrically connected, as shown in FIG. 12, a predetermined position from the outer peripheral end 9av of the pixel electrode 9a in a region overlapping the pixel electrode 9a in the insulating film. A contact hole 7b is formed in the inner region separated from each other (see, for example, Patent Document 1).

特開2010−191408号公報JP 2010-191408 A

しかしながら、図12に示すように、画素電極9aの外周端9avから所定の位置を隔てた内側領域にコンタクトホール7dを形成すると、隣り合う画素電極9aとの間に位置する画素間領域10fを広くしなければならない。すなわち、図12に示す構造の場合、画素電極9aには、コンタクトホール7dより外側に位置する部分9awが発生し、かかる部分9awが存在すると、画素電極9a同士の間隔を広げて、隣り合う画素電極9a間の短絡を防止しなければならない。その結果、表示に直接寄与しない領域が広くなってしまい、品位の高い画像を表示できないことになる。   However, as shown in FIG. 12, when the contact hole 7d is formed in the inner region separated from the outer peripheral end 9av of the pixel electrode 9a by a predetermined position, the inter-pixel region 10f positioned between the adjacent pixel electrodes 9a is widened. Must. That is, in the case of the structure shown in FIG. 12, a portion 9aw located outside the contact hole 7d is generated in the pixel electrode 9a, and when such a portion 9aw exists, the interval between the pixel electrodes 9a is widened and adjacent pixels are formed. A short circuit between the electrodes 9a must be prevented. As a result, a region that does not directly contribute to display becomes wide, and a high-quality image cannot be displayed.

このような導電層のレイアウトが制約されるという問題は、画素電極9aと中継電極とを導通させる場合に限らず、絶縁膜を間に挟む導電層同士を導通させる場合全般に発生する問題である。   The problem that the layout of the conductive layer is restricted is a problem that occurs not only when the pixel electrode 9a and the relay electrode are electrically connected but also when the conductive layers sandwiching the insulating film are electrically connected. .

以上の問題点に鑑みて、本発明の課題は、絶縁膜を間に挟む導電層同士の導通部分の構造を改良することにより、導電層のレイアウト面での自由度を高めることのできる電気光学装置、投射型表示装置、および電気光学装置の製造方法を提供することにある。   In view of the above problems, an object of the present invention is to improve the structure of a conductive portion between conductive layers sandwiching an insulating film therebetween, thereby increasing the degree of freedom in layout of the conductive layers. An object of the present invention is to provide a device, a projection display device, and an electro-optical device manufacturing method.

上記課題を解決するために、本発明は、素子基板用の基板本体と、該基板本体の一方の基板面側に形成された第1導電層と、該第1導電層に対して前記基板本体が位置する側とは反対側に設けられた絶縁膜と、該絶縁膜に対して前記第1導電層が位置する側とは反対側に設けられ、前記絶縁膜に形成されたコンタクトホールの底部で前記第1導電層に対して一方側の端部が導通する第2導電層と、を有する電気光学装置であって、前記第2導電層の前記端部において前記一方側に位置する先端縁は、前記コンタクトホールの開口縁のうち前記一方側に位置する開口縁部分より当該一方側とは反対側の他方側に位置することを特徴とする。   In order to solve the above problems, the present invention provides a substrate body for an element substrate, a first conductive layer formed on one substrate surface side of the substrate body, and the substrate body with respect to the first conductive layer. An insulating film provided on a side opposite to the side where the first conductive layer is located, and a bottom portion of a contact hole formed in the insulating film on a side opposite to the side where the first conductive layer is located And a second conductive layer having one end connected to the first conductive layer, and a tip edge located on the one side at the end of the second conductive layer Is located on the other side opposite to the one side of the opening edge portion of the contact hole from the opening edge portion located on the one side.

本発明では、絶縁膜を挟む第1導電層と第2導電層とは、絶縁膜に形成されたコンタクトホールの底部で導通している。ここで、第2導電層は、一方側の端部が第2導電層に導通し、かつ、かかる端部において一方側に位置する先端縁は、コンタクトホールの開口縁のうち一方側に位置する開口縁部分より反対側の他方側に位置する。すなわち、第2導電層の端部の先端縁は、コンタクトホールより一方側に張り出していない。このため、第2導電層に対する一方側に他の導電層が位置する場合、第2導電層と他の導電層との間に広い隙間を確保しなくても短絡のおそれがない等、導電層のレイアウト面での自由度を高めることができる。   In the present invention, the first conductive layer and the second conductive layer sandwiching the insulating film are electrically connected at the bottom of the contact hole formed in the insulating film. Here, one end of the second conductive layer is electrically connected to the second conductive layer, and a tip edge located on one side of the second conductive layer is located on one side of the opening edge of the contact hole. It is located on the other side opposite to the opening edge portion. That is, the leading edge of the end portion of the second conductive layer does not protrude from the contact hole to one side. For this reason, when another conductive layer is located on one side with respect to the second conductive layer, there is no possibility of short circuit without securing a wide gap between the second conductive layer and the other conductive layer. The degree of freedom in layout can be increased.

本発明において、前記端部は、前記第2導電層の外周端のうち、前記一方側と前記他方側とによって規定される第1方向と交差する第2方向で延在する辺部分の長さ方向の途中位置において、当該辺部分において前記第2方向で隣接する部分より前記一方側に突出している構成を採用することができる。本発明では、第2導電層の端部の先端縁は、コンタクトホールより一方側に張り出していないため、端部が第2導電層から突出している場合でも、第2導電層と、第2導電層に対して一方側に位置する他の導電層との間に広い隙間を確保する必要がない等、導電層のレイアウト面での自由度や形状面での自由度を高めることができる。   In this invention, the said edge part is the length of the edge part extended in the 2nd direction which cross | intersects the 1st direction prescribed | regulated by the said 1 side and the said other side among the outer periphery ends of the said 2nd conductive layer. It is possible to adopt a configuration in which the side portion protrudes to the one side from a portion adjacent in the second direction at the middle position in the direction. In the present invention, since the leading edge of the end portion of the second conductive layer does not protrude from the contact hole to one side, even when the end portion protrudes from the second conductive layer, the second conductive layer and the second conductive layer The degree of freedom in terms of layout and shape of the conductive layer can be increased, for example, it is not necessary to ensure a wide gap with another conductive layer located on one side of the layer.

この場合、前記端部において前記第2方向に位置する両側の側端縁は、前記コンタクトホールの開口縁より前記第2方向の外側に位置することが好ましい。第2導電層の端部において第2方向に位置する両側の側端縁がコンタクトホールの開口縁より第2方向の外側に位置すれば、第2導電層の端部は、第2方向ではコンタクトホールの底部全体で第1導電層と導通するので、接続抵抗を低減することができる。   In this case, it is preferable that the side edge on both sides located in the second direction at the end is located outside the opening edge of the contact hole in the second direction. If the side edges on both sides located in the second direction at the end of the second conductive layer are located outside the opening edge of the contact hole in the second direction, the end of the second conductive layer is contacted in the second direction. Since the entire bottom portion of the hole is electrically connected to the first conductive layer, the connection resistance can be reduced.

本発明においては、前記端部において前記第2方向に位置する両側の側端縁は、前記コンタクトホールの開口縁より前記第2方向の内側に位置する構成を採用してもよい。   In the present invention, a configuration may be adopted in which the side edge on both sides positioned in the second direction at the end is positioned inside the second direction from the opening edge of the contact hole.

本発明において、前記第1導電層は、前記基板本体の一方の基板面側に形成された画素トランジスターに電気的に接続する中継電極であり、前記第2導電層は、画素電極であることが好ましい。   In the present invention, the first conductive layer may be a relay electrode that is electrically connected to a pixel transistor formed on one substrate surface side of the substrate body, and the second conductive layer may be a pixel electrode. preferable.

本発明において、前記素子基板は、例えば、前記基板本体の一方面側に対向配置された対向基板との間に液晶層を保持する液晶装置用素子基板である。すなわち、本発明は、各種の電気光学装置のうち、液晶装置に適用することができる。   In the present invention, the element substrate is, for example, an element substrate for a liquid crystal device that holds a liquid crystal layer between the element substrate and a counter substrate disposed to face one surface of the substrate body. That is, the present invention can be applied to a liquid crystal device among various electro-optical devices.

本発明を適用した電気光学装置は、直視型表示装置等、各種の表示装置に用いることができる。例えば、本発明を適用した電気光学装置が液晶装置である場合、投射型表示装置のライトバルブとして用いることができる。かかる投射型表示装置は、本発明を適用した前記電気光学装置(液晶装置)に照射される照明光を出射する光源部と、前記電気光学装置により変調された光を投射する投射光学系と、を有している。   The electro-optical device to which the present invention is applied can be used for various display devices such as a direct-view display device. For example, when the electro-optical device to which the present invention is applied is a liquid crystal device, it can be used as a light valve of a projection display device. Such a projection display device includes a light source unit that emits illumination light applied to the electro-optical device (liquid crystal device) to which the present invention is applied, a projection optical system that projects light modulated by the electro-optical device, have.

また、本発明は、素子基板用の基板本体の一方の基板面側に第1導電層を形成する第1導電層形成工程と、前記第1導電層の表面側にコンタクトホールを備えた絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜の表面側に導電膜を形成する導電膜形成工程と、前記導電膜をパターニングして前記第1導電層に対して前記コンタクトホールの底部で一方側の端部が導通する第2導電層を形成するパターニング工程と、を有する電気光学装置の製造方法であって、前記パターニング工程では、前記第2導電層の前記端部において前記一方側に位置する先端縁の位置を、前記コンタクトホールの開口縁のうち前記一方側に位置する開口縁より当該一方側とは反対側の他方側の位置とすることを特徴とする。   The present invention also provides a first conductive layer forming step of forming a first conductive layer on one substrate surface side of a substrate body for an element substrate, and an insulating film provided with a contact hole on the surface side of the first conductive layer Forming a conductive film on the surface side of the insulating film, patterning the conductive film, and patterning the conductive film on one side at the bottom of the contact hole with respect to the first conductive layer A patterning step of forming a second conductive layer in which the end of the second conductive layer is conductive, wherein the patterning step is located on the one side at the end of the second conductive layer. The position of the front end edge is a position on the other side opposite to the one side of the opening edge of the contact hole from the opening edge located on the one side.

本発明では、絶縁膜を挟む第1導電層と第2導電層とは、絶縁膜に形成されたコンタクトホールの底部で導通している。ここで、第2導電層は、一方側の端部が第2導電層に導通し、かつ、かかる端部において一方側に位置する先端縁は、コンタクトホールの開口縁のうち一方側に位置する開口縁より反対側の他方側に位置する。すなわち、第2導電層の端部の先端縁は、コンタクトホールより一方側に張り出していない。このため、第2導電層に対する一方側に他の導電層が位置する場合でも、第2導電層と他の導電層との間に広い隙間を確保する必要がない等、導電層のレイアウト面での自由度を高めることができる。   In the present invention, the first conductive layer and the second conductive layer sandwiching the insulating film are electrically connected at the bottom of the contact hole formed in the insulating film. Here, one end of the second conductive layer is electrically connected to the second conductive layer, and a tip edge located on one side of the second conductive layer is located on one side of the opening edge of the contact hole. Located on the other side opposite the opening edge. That is, the leading edge of the end portion of the second conductive layer does not protrude from the contact hole to one side. For this reason, even when another conductive layer is located on one side with respect to the second conductive layer, there is no need to ensure a wide gap between the second conductive layer and the other conductive layer. Can increase the degree of freedom.

本発明において、前記パターニング工程は、前記導電膜の表面側にポジタイプの感光性レジストを塗布する感光性レジスト塗布工程と、露光用光源から出射された露光光を露光マスクおよび光学系を介して縮小投影露光する露光工程と、前記感光性レジストを現像してレジストマスクを形成する現像工程と、前記レジストマスクと重なる領域以外の前記導電膜をエッチング除去するエッチング工程と、を有していることが好ましい。かかる構成によれば、露光工程において、感光性レジストに対する露光位置が他方側にずれた場合でも、コンタクトホールの底部に位置する感光性レジストは焦点深度の影響で十分な露光が行われない。従って、現像後、コンタクトホールの内部にはレジストマスクが必ず形成されるので、常に、コンタクトホールの底部全体で第1導電層と第2導電層とが確実に導通することになる。   In the present invention, the patterning step includes a photosensitive resist coating step of coating a positive type photosensitive resist on the surface side of the conductive film, and the exposure light emitted from the exposure light source is reduced through an exposure mask and an optical system. An exposure step of performing projection exposure; a development step of developing the photosensitive resist to form a resist mask; and an etching step of etching away the conductive film other than the region overlapping with the resist mask. preferable. According to such a configuration, even when the exposure position of the photosensitive resist is shifted to the other side in the exposure process, the photosensitive resist positioned at the bottom of the contact hole is not sufficiently exposed due to the influence of the depth of focus. Accordingly, a resist mask is always formed inside the contact hole after development, so that the first conductive layer and the second conductive layer are always reliably conducted over the entire bottom of the contact hole.

本発明の実施の形態1に係る液晶装置(電気光学装置)の電気的構成を示すブロック図である。1 is a block diagram showing an electrical configuration of a liquid crystal device (electro-optical device) according to Embodiment 1 of the present invention. 本発明の実施の形態1に係る液晶装置の液晶パネルの説明図である。It is explanatory drawing of the liquid crystal panel of the liquid crystal device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る液晶装置に用いた液晶パネルの電極等の構成を示す説明図である。It is explanatory drawing which shows the structure of the electrode etc. of the liquid crystal panel used for the liquid crystal device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る液晶装置の画素の説明図である。It is explanatory drawing of the pixel of the liquid crystal device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る液晶装置における画素電極とドレイン電極との導通構造を示す説明図である。It is explanatory drawing which shows the conduction structure of the pixel electrode and drain electrode in the liquid crystal device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る液晶装置の製造工程のうち、ドレイン電極と画素電極との導通部分を形成する工程を示す説明図である。It is explanatory drawing which shows the process of forming the conduction | electrical_connection part of a drain electrode and a pixel electrode among the manufacturing processes of the liquid crystal device which concerns on Embodiment 1 of this invention. 図6に示す露光工程の説明図である。It is explanatory drawing of the exposure process shown in FIG. 本発明の実施の形態2に係る液晶装置における画素電極とドレイン電極との導通構造を示す説明図である。It is explanatory drawing which shows the conduction structure of the pixel electrode and drain electrode in the liquid crystal device which concerns on Embodiment 2 of this invention. 本発明の実施の形態3に係る液晶装置における画素電極とドレイン電極との導通構造を示す説明図である。It is explanatory drawing which shows the conduction structure of the pixel electrode and drain electrode in the liquid crystal device which concerns on Embodiment 3 of this invention. 本発明を適用した液晶装置における他の導通部分の平面的な構成を示す説明図である。It is explanatory drawing which shows the planar structure of the other conduction | electrical_connection part in the liquid crystal device to which this invention is applied. 本発明を適用した液晶装置を用いた投射型表示装置の説明図である。It is explanatory drawing of the projection type display apparatus using the liquid crystal device to which this invention is applied. 従来の液晶装置における画素電極と中継電極との導通構造を示す説明図である。It is explanatory drawing which shows the conduction structure of the pixel electrode and relay electrode in the conventional liquid crystal device.

図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。なお、以下に説明する形態では、各種の電気光学装置のうち、液晶装置に本発明を適用した場合を説明する。また、本発明における「第1方向」については、データ線6aが延在しているY方向とし、本発明における「第2方向」については、走査線3aが延在しているX方向として説明する。従って、以下の説明で参照する図においては、第1方向Yの一方側にY1を付し、第1方向Yの他方側にY2を付してある。但し、本発明における「第1方向」は、走査線3aが延在しているX方向であり、本発明における「第2方向」は、データ線6aが延在しているY方向であってもよい。   Embodiments of the present invention will be described with reference to the drawings. In the drawings to be referred to in the following description, the scales are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing. In the embodiment described below, a case where the present invention is applied to a liquid crystal device among various electro-optical devices will be described. In the present invention, the “first direction” is the Y direction in which the data line 6a extends, and the “second direction” in the present invention is the X direction in which the scanning line 3a extends. To do. Accordingly, in the drawings referred to in the following description, Y1 is attached to one side in the first direction Y, and Y2 is attached to the other side in the first direction Y. However, the “first direction” in the present invention is the X direction in which the scanning line 3a extends, and the “second direction” in the present invention is the Y direction in which the data line 6a extends. Also good.

また、電界効果型トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、本説明では、画素電極が接続されている側をドレインとし、データ線が接続されている側をソースとする。また、素子基板に形成される層を説明する際、上層側あるいは表面側とは素子基板の基板本体が位置する側とは反対側(対向基板が位置する側)を意味し、下層側とは素子基板の基板本体が位置する側を意味する。また、対向基板に形成される層を説明する際、上層側あるいは表面側とは対向基板の基板本体が位置する側とは反対側(素子基板が位置する側)を意味し、下層側とは対向基板の基板本体が位置する側を意味する。   In addition, when the direction of the current flowing through the field effect transistor is reversed, the source and the drain are switched. In this description, the side to which the pixel electrode is connected is the drain, and the side to which the data line is connected is the source. And Further, when describing the layers formed on the element substrate, the upper layer side or the surface side means the side opposite to the side where the substrate body of the element substrate is located (the side on which the counter substrate is located), and the lower layer side means It means the side where the substrate body of the element substrate is located. In describing the layers formed on the counter substrate, the upper layer side or the surface side means the side opposite to the side where the substrate body of the counter substrate is located (the side where the element substrate is located), and the lower layer side is It means the side where the substrate body of the counter substrate is located.

[実施の形態1]
(全体構成)
図1は、本発明の実施の形態1に係る液晶装置(電気光学装置)の電気的構成を示すブロック図である。図1において、液晶装置100は、TN(Twisted Nematic)モードやVA(Vertical Alignment)モードの液晶パネル100pを有しており、液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画像表示領域10a(画素領域)を備えている。液晶パネル100pにおいて、後述する素子基板10(図2等を参照)では、画像表示領域10aの内側で複数本のデータ線6a(画像信号線)および複数本の走査線3aが縦横に延びており、それらの交差部分に対応する位置に画素100aが構成されている。複数の画素100aの各々には、電界効果型トランジスターからなる画素トランジスター30、および後述する画素電極9aが形成されている。画素トランジスター30のソースにはデータ線6aが電気的に接続され、画素トランジスター30のゲートには走査線3aが電気的に接続され、画素トランジスター30のドレインには、画素電極9aが電気的に接続されている。
[Embodiment 1]
(overall structure)
FIG. 1 is a block diagram showing an electrical configuration of a liquid crystal device (electro-optical device) according to Embodiment 1 of the present invention. In FIG. 1, a liquid crystal device 100 has a liquid crystal panel 100p in a TN (Twisted Nematic) mode or a VA (Vertical Alignment) mode, and the liquid crystal panel 100p has a plurality of pixels 100a arranged in a matrix in the central region. The image display area 10a (pixel area) is provided. In the liquid crystal panel 100p, in an element substrate 10 (see FIG. 2 and the like) described later, a plurality of data lines 6a (image signal lines) and a plurality of scanning lines 3a extend vertically and horizontally inside the image display region 10a. A pixel 100a is formed at a position corresponding to the intersection. In each of the plurality of pixels 100a, a pixel transistor 30 made of a field effect transistor and a pixel electrode 9a described later are formed. The data line 6 a is electrically connected to the source of the pixel transistor 30, the scanning line 3 a is electrically connected to the gate of the pixel transistor 30, and the pixel electrode 9 a is electrically connected to the drain of the pixel transistor 30. Has been.

素子基板10において、画像表示領域10aより外周側には走査線駆動回路104やデータ線駆動回路101が設けられている。データ線駆動回路101は各データ線6aに電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。   In the element substrate 10, a scanning line driving circuit 104 and a data line driving circuit 101 are provided on the outer peripheral side of the image display region 10 a. The data line driving circuit 101 is electrically connected to each data line 6a, and sequentially supplies the image signal supplied from the image processing circuit to each data line 6a. The scanning line driving circuit 104 is electrically connected to each scanning line 3a, and sequentially supplies a scanning signal to each scanning line 3a.

各画素100aにおいて、画素電極9aは、後述する対向基板20(図2等を参照)に形成された共通電極と液晶層を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に保持容量55が付加されている。本形態では、保持容量55を構成するために、複数の画素100aに跨って走査線3aと並行して延びた容量線5bが形成されている。本形態において、容量線5bは、共通電位Vcomが印加された定電位配線6tに導通している。   In each pixel 100a, the pixel electrode 9a is opposed to a common electrode formed on a counter substrate 20 (see FIG. 2 and the like), which will be described later, via a liquid crystal layer, and constitutes a liquid crystal capacitor 50a. Each pixel 100a is provided with a holding capacitor 55 in parallel with the liquid crystal capacitor 50a in order to prevent fluctuations in the image signal held in the liquid crystal capacitor 50a. In this embodiment, in order to form the storage capacitor 55, the capacitor line 5b extending in parallel with the scanning line 3a is formed across the plurality of pixels 100a. In this embodiment, the capacitor line 5b is electrically connected to the constant potential wiring 6t to which the common potential Vcom is applied.

(液晶パネル100pおよび素子基板10の構成)
図2は、本発明の実施の形態1に係る液晶装置100の液晶パネル100pの説明図であり、図2(a)、(b)は各々、液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。図3は、本発明の実施の形態1に係る液晶装置100に用いた液晶パネル100pの電極等の構成を示す説明図であり、図3(a)、(b)は、電極等の全体的なレイアウトを示す説明図、および液晶パネル100pの角部分の一つを拡大して示す説明図である。なお、図3において画素電極9aやダミー画素電極9bの数等については少なく示してある。
(Configuration of liquid crystal panel 100p and element substrate 10)
FIG. 2 is an explanatory diagram of the liquid crystal panel 100p of the liquid crystal device 100 according to the first embodiment of the present invention. FIGS. It is the top view seen from and HH 'sectional drawing. FIG. 3 is an explanatory diagram showing the configuration of the electrodes and the like of the liquid crystal panel 100p used in the liquid crystal device 100 according to Embodiment 1 of the present invention. FIGS. It is explanatory drawing which shows a simple layout, and explanatory drawing which expands and shows one of the corner | angular parts of the liquid crystal panel 100p. In FIG. 3, the number of pixel electrodes 9a, dummy pixel electrodes 9b, and the like are small.

図2および図3に示すように、液晶パネル100pでは、素子基板10(電気光学装置用基板)と対向基板20(電気光学装置用基板)とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の外縁に沿うように枠状に設けられている。シール材107は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材107aが配合されている。   As shown in FIGS. 2 and 3, in the liquid crystal panel 100p, the element substrate 10 (electro-optical device substrate) and the counter substrate 20 (electro-optical device substrate) are bonded to each other with a sealant 107 through a predetermined gap. The sealing material 107 is provided in a frame shape along the outer edge of the counter substrate 20. The sealing material 107 is an adhesive made of a photo-curing resin, a thermosetting resin, or the like, and is mixed with a gap material 107a such as glass fiber or glass beads for setting the distance between both substrates to a predetermined value.

かかる構成の液晶パネル100pにおいて、素子基板10および対向基板20はいずれも四角形であり、液晶パネル100pの略中央には、図1を参照して説明した画像表示領域10aが四角形の領域として設けられている。かかる形状に対応して、シール材107も略四角形に設けられ、画像表示領域10aの外側は、四角枠状の外周領域10cになっている。   In the liquid crystal panel 100p having such a configuration, the element substrate 10 and the counter substrate 20 are both square, and the image display area 10a described with reference to FIG. 1 is provided as a square area in the approximate center of the liquid crystal panel 100p. ing. Corresponding to this shape, the sealing material 107 is also provided in a substantially square shape, and the outer side of the image display area 10a is a rectangular frame-shaped outer peripheral area 10c.

素子基板10において、外周領域10cでは、素子基板10の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。なお、端子102には、フレキシブル配線基板(図示せず)が接続されており、素子基板10には、フレキシブル配線基板を介して各種電位や各種信号が入力される。   In the element substrate 10, the data line driving circuit 101 and a plurality of terminals 102 are formed along one side of the element substrate 10 in the outer peripheral region 10 c, and the scanning line driving circuit 104 is formed along another side adjacent to the one side. Is formed. Note that a flexible wiring board (not shown) is connected to the terminal 102, and various potentials and various signals are input to the element substrate 10 through the flexible wiring board.

詳しくは後述するが、素子基板10において対向基板20と対向する一方側の基板面において、画像表示領域10aには、図1を参照して説明した画素トランジスター30、および画素トランジスター30に電気的に接続する画素電極9a(液晶駆動用電極)がマトリクス状に形成されており、かかる画素電極9aの上層側には、素子基板側配向膜としての配向膜16が形成されている。   As will be described in detail later, the pixel transistor 30 described with reference to FIG. 1 and the pixel transistor 30 are electrically connected to the image display region 10a on the one substrate surface facing the counter substrate 20 in the element substrate 10. Connected pixel electrodes 9a (liquid crystal driving electrodes) are formed in a matrix, and an alignment film 16 as an element substrate-side alignment film is formed on the upper side of the pixel electrodes 9a.

素子基板10の一方側の基板面において、外周領域10cのうち、画像表示領域10aとシール材107とに挟まれた四角枠状の周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9bが形成されている。ダミー画素電極9bは、隣り合うダミー画素電極9b同士が細幅の連結部9f(図3(b)参照)で繋がっている。また、ダミー画素電極9bは、共通電位Vcomが印加されており、画像表示領域10aの外周側端部での液晶分子の配向の乱れを防止する。また、ダミー画素電極9bは、素子基板10において配向膜16が形成される面を研磨により平坦化する際、画像表示領域10aと周辺領域10bとの高さ位置の差を圧縮し、配向膜16が形成される面を平坦面にするのに寄与する。なお、ダミー画素電極9bに電位を印加せず、ダミー画素電極9bを電位的にフロート状態とする場合もあり、この場合でも、ダミー画素電極9bは、画像表示領域10aと周辺領域10bとの高さ位置の差を圧縮し、配向膜16が形成される面を平坦面にするのに寄与する。   A dummy pixel formed simultaneously with the pixel electrode 9a in the peripheral area 10b of the square frame shape sandwiched between the image display area 10a and the sealing material 107 in the outer peripheral area 10c on the substrate surface on one side of the element substrate 10. Electrode 9b is formed. In the dummy pixel electrode 9b, adjacent dummy pixel electrodes 9b are connected to each other by a narrow connecting portion 9f (see FIG. 3B). The dummy pixel electrode 9b is applied with the common potential Vcom, and prevents the disorder of the alignment of liquid crystal molecules at the outer peripheral side end of the image display region 10a. Further, the dummy pixel electrode 9b compresses the difference in height between the image display region 10a and the peripheral region 10b when the surface on which the alignment film 16 is formed in the element substrate 10 is flattened by polishing. This contributes to making the surface on which the film is formed flat. In some cases, no potential is applied to the dummy pixel electrode 9b, and the dummy pixel electrode 9b is potentialally floated. Even in this case, the dummy pixel electrode 9b has a height difference between the image display region 10a and the peripheral region 10b. This contributes to compressing the difference in position and making the surface on which the alignment film 16 is formed flat.

図2(b)に示すように、対向基板20において素子基板10と対向する一方面側には共通電極21(液晶駆動用電極)が形成されている。共通電極21は、対向基板20の略全面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。   As shown in FIG. 2B, a common electrode 21 (liquid crystal driving electrode) is formed on one side of the counter substrate 20 facing the element substrate 10. The common electrode 21 is formed across the plurality of pixels 100a as substantially the entire surface of the counter substrate 20 or a plurality of strip electrodes.

また、対向基板20において素子基板10と対向する一方面側には、共通電極21の下層側に遮光層29が形成され、共通電極21の表面には対向基板側配向膜としての配向膜26が積層されている。本形態において、遮光層29は、画像表示領域10aの外周縁に沿って延在する額縁部分29aと、隣り合う画素電極9aにより挟まれた画素間領域10fに重なるブラックマトリクス部29bとからなる。ここで、額縁部分29aはダミー画素電極9bと重なる位置に形成されており、額縁部分29aの外周縁は、シール材107の内周縁との間に隙間を隔てた位置にある。従って、額縁部分29aとシール材107とは重なっていない。   Further, a light shielding layer 29 is formed on the lower layer side of the common electrode 21 on one side of the counter substrate 20 facing the element substrate 10, and an alignment film 26 as a counter substrate side alignment film is formed on the surface of the common electrode 21. Are stacked. In this embodiment, the light shielding layer 29 includes a frame portion 29a extending along the outer peripheral edge of the image display region 10a, and a black matrix portion 29b overlapping the inter-pixel region 10f sandwiched between adjacent pixel electrodes 9a. Here, the frame portion 29 a is formed at a position overlapping the dummy pixel electrode 9 b, and the outer peripheral edge of the frame portion 29 a is at a position with a gap between it and the inner peripheral edge of the sealing material 107. Therefore, the frame portion 29a and the sealing material 107 do not overlap.

図2(a)、および図3(a)、(b)に示すように、液晶パネル100pにおいて、シール材107より外側には、対向基板20の一方面側(素子基板10と対向する面側)の角部分に、対向基板側基板間導通用電極部としての基板間導通用電極部25tが形成されており、素子基板10の一方面側(対向基板20と対向する面側)には、対向基板20の角部分(基板間導通用電極部25t)と対向する位置に素子基板側基板間導通用電極部としての基板間導通用電極部8tが形成されている。基板間導通用電極部8tは、共通電位Vcomが印加された定電位配線6tに導通しており、定電位配線6tは、端子102のうち、共通電位印加用の端子102aに導通している。基板間導通用電極部8tと基板間導通用電極部25tとの間には、導電粒子を含んだ基板間導通材109が配置されており、対向基板20の共通電極21は、基板間導通用電極部8t、基板間導通材109および基板間導通用電極部25tを介して、素子基板10側に電気的に接続されている。このため、共通電極21は、素子基板10の側から共通電位Vcomが印加されている。   As shown in FIGS. 2A, 3A, and 3B, in the liquid crystal panel 100p, on the outer side of the sealing material 107, one surface side of the counter substrate 20 (the surface side facing the element substrate 10). ) Is formed in the corner portion of the substrate substrate between the opposing substrates, and on one side of the element substrate 10 (the surface facing the counter substrate 20), An inter-substrate conducting electrode portion 8t is formed as an element substrate-side inter-substrate conducting electrode portion at a position facing a corner portion of the counter substrate 20 (inter-substrate conducting electrode portion 25t). The inter-substrate conducting electrode portion 8t is conducted to the constant potential wiring 6t to which the common potential Vcom is applied, and the constant potential wiring 6t is conducted to the common potential applying terminal 102a among the terminals 102. An inter-substrate conducting material 109 containing conductive particles is disposed between the inter-substrate conducting electrode portion 8t and the inter-substrate conducting electrode portion 25t, and the common electrode 21 of the counter substrate 20 serves as an inter-substrate conducting electrode. It is electrically connected to the element substrate 10 side via the electrode portion 8t, the inter-substrate conducting material 109, and the inter-substrate conducting electrode portion 25t. Therefore, the common potential Vcom is applied to the common electrode 21 from the element substrate 10 side.

シール材107は、略同一の幅寸法をもって対向基板20の外周縁に沿って設けられている。このため、シール材107は、略四角形である。但し、シール材107は、対向基板20の角部分と重なる領域では基板間導通用電極部8t、25tを避けて内側を通るように設けられており、シール材107の角部分は略円弧状である。   The sealing material 107 is provided along the outer peripheral edge of the counter substrate 20 with substantially the same width dimension. For this reason, the sealing material 107 is substantially rectangular. However, the sealing material 107 is provided so as to pass through the inside avoiding the inter-substrate conduction electrode portions 8t and 25t in a region overlapping the corner portion of the counter substrate 20, and the corner portion of the sealing material 107 is substantially arc-shaped. is there.

かかる構成の液晶装置100において、画素電極9aおよび共通電極21を透光性導電膜により形成すると、透過型の液晶装置を構成することができる。これに対して、画素電極9aおよび共通電極21のうち、例えば、共通電極21を透光性導電膜により形成し、画素電極9aを反射性導電膜により形成すると、反射型の液晶装置を構成することができる。液晶装置100が反射型である場合、素子基板10および対向基板20のうち、対向基板20の側から入射した光が素子基板10で反射して出射される間に変調されて画像を表示する。液晶装置100が透過型である場合、素子基板10および対向基板20のうち、例えば、対向基板20の側から入射した光が素子基板10を透過して出射される間に変調されて画像を表示する。   In the liquid crystal device 100 having such a configuration, when the pixel electrode 9a and the common electrode 21 are formed of a light-transmitting conductive film, a transmissive liquid crystal device can be configured. On the other hand, among the pixel electrode 9a and the common electrode 21, for example, when the common electrode 21 is formed of a light-transmitting conductive film and the pixel electrode 9a is formed of a reflective conductive film, a reflective liquid crystal device is formed. be able to. When the liquid crystal device 100 is of a reflective type, the light incident from the counter substrate 20 side of the element substrate 10 and the counter substrate 20 is modulated while being reflected by the element substrate 10 and emitted to display an image. In the case where the liquid crystal device 100 is a transmissive type, for example, light incident from the side of the counter substrate 20 out of the element substrate 10 and the counter substrate 20 is modulated while being transmitted through the element substrate 10 and is displayed. To do.

液晶装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板20あるいは素子基板10には、カラーフィルター(図示せず)が形成される。また、液晶装置100では、使用する液晶層50の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、液晶装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各液晶装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。   The liquid crystal device 100 can be used as a color display device of an electronic device such as a mobile computer or a mobile phone. In this case, a color filter (not shown) is formed on the counter substrate 20 or the element substrate 10. Further, in the liquid crystal device 100, the polarizing film, the retardation film, the polarizing plate, etc. have a predetermined orientation with respect to the liquid crystal panel 100p according to the type of the liquid crystal layer 50 to be used and the normally white mode / normally black mode. Placed in. Furthermore, the liquid crystal device 100 can be used as a light valve for RGB in a projection display device (liquid crystal projector) described later. In this case, each color liquid crystal device 100 for RGB receives light of each color separated through RGB color separation dichroic mirrors as projection light, so that no color filter is formed.

本形態において、液晶装置100が、後述する投射型表示装置においてRGB用のライトバルブとして用いられる透過型の液晶装置であって、対向基板20から入射した光が素子基板10を透過して出射される場合を中心に説明する。また、本形態において、液晶装置100は、液晶層50として、誘電異方性が負のネマチック液晶化合物を用いたVAモードの液晶パネル100pを備えている場合を中心に説明する。   In this embodiment, the liquid crystal device 100 is a transmissive liquid crystal device used as a RGB light valve in a projection display device described later, and light incident from the counter substrate 20 is transmitted through the element substrate 10 and emitted. The case will be mainly described. Further, in this embodiment, the liquid crystal device 100 will be described focusing on the case where the liquid crystal layer 50 includes a VA mode liquid crystal panel 100p using a nematic liquid crystal compound having a negative dielectric anisotropy.

(画素の具体的構成)
図4は、本発明の実施の形態1に係る液晶装置100に用いた素子基板10において隣り合う複数の画素の平面図、およびF−F′線に相当する位置で液晶装置100を切断したときの断面図である。なお、図4(a)では、半導体層1aは細くて短い点線で示し、走査線3aは太い実線で示し、データ線6aおよびそれと同時形成された薄膜は一点鎖線で示し、容量線5bは二点鎖線で示し、画素電極9aは長い破線で示し、下電極層4aは細い実線で示してある。なお、素子基板10では、誘電体層42aが形成されているが、誘電体層42aは容量線5bと重なる領域に形成されているため、図4(a)には図示を省略してある。また、下電極層4aの外周縁に沿ってエッチングストッパー層40aの開口縁が存在するが、図4(a)では、かかる開口縁の図示は省略してある。
(Specific pixel configuration)
4 is a plan view of a plurality of adjacent pixels in the element substrate 10 used in the liquid crystal device 100 according to Embodiment 1 of the present invention, and when the liquid crystal device 100 is cut at a position corresponding to the FF ′ line. FIG. In FIG. 4A, the semiconductor layer 1a is indicated by a thin and short dotted line, the scanning line 3a is indicated by a thick solid line, the data line 6a and a thin film formed simultaneously with it are indicated by a one-dot chain line, and the capacitance line 5b is indicated by two lines. The pixel electrode 9a is indicated by a long broken line, and the lower electrode layer 4a is indicated by a thin solid line. In the element substrate 10, the dielectric layer 42 a is formed. However, since the dielectric layer 42 a is formed in a region overlapping with the capacitor line 5 b, the illustration is omitted in FIG. Further, although there is an opening edge of the etching stopper layer 40a along the outer peripheral edge of the lower electrode layer 4a, the opening edge is not shown in FIG.

図4(a)に示すように、素子基板10において対向基板20と対向する一方側の基板面には、複数の画素100aの各々に矩形状の画素電極9aが形成されており、隣り合う画素電極9aにより挟まれた画素間領域10fと重なる領域に沿ってデータ線6aおよび走査線3aが形成されている。本形態において、画素間領域10fは縦横に延在しており、走査線3aおよびデータ線6aは画素間領域10fと重なるように直線的に形成されている。より具体的には、画素間領域10fのうち、第1方向Yに延在する第1画素間領域10gと重なる領域に沿ってデータ線6aが直線的に延在し、第2方向Xに延在する第2画素間領域10hと重なる領域に沿って走査線3aが直線的に延在している。   As shown in FIG. 4A, a rectangular pixel electrode 9a is formed on each of the plurality of pixels 100a on one side of the element substrate 10 facing the counter substrate 20, and adjacent pixels are arranged. A data line 6a and a scanning line 3a are formed along a region overlapping the inter-pixel region 10f sandwiched between the electrodes 9a. In this embodiment, the inter-pixel region 10f extends vertically and horizontally, and the scanning line 3a and the data line 6a are linearly formed so as to overlap the inter-pixel region 10f. More specifically, the data line 6a extends linearly along the region overlapping the first inter-pixel region 10g extending in the first direction Y in the inter-pixel region 10f, and extends in the second direction X. The scanning line 3a extends linearly along a region overlapping the existing second inter-pixel region 10h.

また、データ線6aと走査線3aとの交差に対応して画素トランジスター30が形成されており、本形態において、画素トランジスター30は、データ線6aと走査線3aとが交差する領域に形成されている。素子基板10には、走査線3aと重なるように容量線5bが形成されており、かかる容量線5bには共通電位Vcomが印加されている。本形態において、容量線5bは、走査線3aと重なるように直線的に延びた主線部分と、データ線6aと走査線3aとの交差部分でデータ線6aに重なるように延びた副線部分とを備えている。   A pixel transistor 30 is formed corresponding to the intersection of the data line 6a and the scanning line 3a. In this embodiment, the pixel transistor 30 is formed in a region where the data line 6a and the scanning line 3a intersect. Yes. A capacitance line 5b is formed on the element substrate 10 so as to overlap the scanning line 3a, and a common potential Vcom is applied to the capacitance line 5b. In this embodiment, the capacitor line 5b includes a main line portion extending linearly so as to overlap the scanning line 3a, and a sub-line portion extending so as to overlap the data line 6a at the intersection of the data line 6a and the scanning line 3a. It has.

図4(b)に示すように、素子基板10は、石英基板やガラス基板等の透光性の基板本体10wの液晶層50側の基板面(対向基板20と対向する一方面側)に形成された画素電極9a、画素スイッチング用の画素トランジスター30、および配向膜16を主体として構成されている。対向基板20は、石英基板やガラス基板等の透光性の基板本体20w、その液晶層50側の表面(素子基板10と対向する一方面側)に形成された遮光層29、共通電極21、および配向膜26を主体として構成されている。   As shown in FIG. 4B, the element substrate 10 is formed on a liquid crystal layer 50 side substrate surface (one surface side facing the counter substrate 20) of a translucent substrate body 10w such as a quartz substrate or a glass substrate. The pixel electrode 9a, the pixel transistor 30 for pixel switching, and the alignment film 16 are mainly configured. The counter substrate 20 includes a translucent substrate body 20w such as a quartz substrate or a glass substrate, a light shielding layer 29 formed on the surface of the liquid crystal layer 50 side (one side facing the element substrate 10), the common electrode 21, And the alignment film 26 as a main component.

素子基板10において、複数の画素100aの各々には、半導体層1aを備えた画素トランジスター30が形成されている。半導体層1aは、走査線3aの一部からなるゲート電極3cに対して透光性のゲート絶縁層2を介して対向するチャネル領域1gと、ソース領域1bと、ドレイン領域1cとを備えており、ソース領域1bおよびドレイン領域1cは各々、低濃度領域および高濃度領域を備えている。半導体層1aは、例えば、基板本体10w上に、シリコン酸化膜等からなる透光性の下地絶縁膜12上に形成された多結晶シリコン膜等によって構成され、ゲート絶縁層2は、CVD法等により形成されたシリコン酸化膜やシリコン窒化膜からなる。また、ゲート絶縁層2は、半導体層1aを熱酸化してなるシリコン酸化膜と、CVD法等により形成されたシリコン酸化膜やシリコン窒化膜との2層構造を有する場合もある。走査線3aには、導電性のポリシリコン膜、金属シリサイド膜、あるいは金属膜が用いられる。なお、基板本体10wと下地絶縁膜12の層間、あるいは2層にした下地絶縁膜12の層間に、走査線3aと重なる遮光層を形成する場合や、かかる遮光層を走査線3aとし、遮光層とゲート電極3cとを導通させた構造を採用することもある。   In the element substrate 10, a pixel transistor 30 including the semiconductor layer 1a is formed in each of the plurality of pixels 100a. The semiconductor layer 1a includes a channel region 1g, a source region 1b, and a drain region 1c that are opposed to the gate electrode 3c, which is a part of the scanning line 3a, via the translucent gate insulating layer 2. The source region 1b and the drain region 1c each have a low concentration region and a high concentration region. The semiconductor layer 1a is composed of, for example, a polycrystalline silicon film or the like formed on a transparent base insulating film 12 made of a silicon oxide film or the like on the substrate body 10w, and the gate insulating layer 2 is formed by a CVD method or the like. The silicon oxide film and the silicon nitride film formed by the above. The gate insulating layer 2 may have a two-layer structure of a silicon oxide film obtained by thermally oxidizing the semiconductor layer 1a and a silicon oxide film or silicon nitride film formed by a CVD method or the like. For the scanning line 3a, a conductive polysilicon film, a metal silicide film, or a metal film is used. In the case where a light shielding layer overlapping the scanning line 3a is formed between the substrate body 10w and the base insulating film 12 or between the two layers of the base insulating film 12, the light shielding layer is referred to as the scanning line 3a. A structure in which the gate electrode 3c is electrically connected may be employed.

走査線3aの上層側にはシリコン酸化膜等からなる透光性の第1層間絶縁膜41が形成されており、第1層間絶縁膜41の上層には下電極層4aが形成されている。下電極層4aは、走査線3aとデータ線6aとの交差する位置を基点として走査線3aおよびデータ線6aに沿って延出する略L字型に形成されている。下電極層4aは、導電性のポリシリコン膜、金属シリサイド膜、あるいは金属膜等からなり、コンタクトホール7cを介してドレイン領域1cに電気的に接続されている。   A translucent first interlayer insulating film 41 made of a silicon oxide film or the like is formed on the upper layer side of the scanning line 3a, and a lower electrode layer 4a is formed on the upper layer of the first interlayer insulating film 41. The lower electrode layer 4a is formed in a substantially L-shape extending along the scanning line 3a and the data line 6a with a position where the scanning line 3a and the data line 6a intersect as a base point. The lower electrode layer 4a is made of a conductive polysilicon film, a metal silicide film, a metal film, or the like, and is electrically connected to the drain region 1c through the contact hole 7c.

下電極層4aの上層側には、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率絶縁膜からなる誘電体層42aが形成されている。誘電体層42aの上層側には、誘電体層42aを介して下電極層4aと対向するように容量線5bが形成され、かかる容量線5b、誘電体層42aおよび下電極層4aによって、保持容量55が形成されている。容量線5bは、導電性のポリシリコン膜、金属シリサイド膜、あるいは金属膜等からなる。ここで、下電極層4a、誘電体層42aおよび容量線5bは、画素トランジスター30の上層側に形成され、保持容量55は、画素トランジスター30の上層側のうち、少なくとも画素トランジスター30に対して平面視で重なる領域に形成されている。   On the upper layer side of the lower electrode layer 4a, a dielectric layer 42a made of an insulating film having a high dielectric constant such as an aluminum oxide film, a titanium oxide film, a tantalum oxide film, a niobium oxide film, a hafnium oxide film, a lanthanum oxide film, or a zirconium oxide film. Is formed. On the upper layer side of the dielectric layer 42a, a capacitor line 5b is formed so as to face the lower electrode layer 4a through the dielectric layer 42a. The capacitor line 5b, the dielectric layer 42a and the lower electrode layer 4a hold the capacitor line 5b. A capacitor 55 is formed. The capacitor line 5b is made of a conductive polysilicon film, a metal silicide film, a metal film, or the like. Here, the lower electrode layer 4 a, the dielectric layer 42 a, and the capacitor line 5 b are formed on the upper layer side of the pixel transistor 30, and the storage capacitor 55 is planar with respect to at least the pixel transistor 30 on the upper layer side of the pixel transistor 30. It is formed in a region that overlaps visually.

本形態において、誘電体層42aは、容量線5bと略同一形状をもって同一の領域に形成されている。また、誘電体層42aの端縁42eおよび容量線5bの端縁5eは、下電極層4aと重なる位置にある。下電極層4aと誘電体層42aとの層間にはシリコン酸化膜等からなるエッチングストッパー層40aが形成されており、かかるエッチングストッパー層40aには、下電極層4aに対して部分的に重なる領域に開口部40bが形成されている。このため、下電極層4aと容量線5bとは、開口部40bにおいて誘電体層42aを介して対向し、保持容量55を構成している。また、エッチングストッパー層40aは、少なくとも誘電体層42aの端縁42eおよび容量線5bの端縁5eと重なる領域に形成されている。なお、エッチングストッパー層40aは、誘電体層42aの端縁42eおよび容量線5bの端縁5eと重なる領域のみに形成される場合もある。   In this embodiment, the dielectric layer 42a has substantially the same shape as the capacitor line 5b and is formed in the same region. Further, the end edge 42e of the dielectric layer 42a and the end edge 5e of the capacitance line 5b are at positions overlapping the lower electrode layer 4a. An etching stopper layer 40a made of a silicon oxide film or the like is formed between the lower electrode layer 4a and the dielectric layer 42a, and the etching stopper layer 40a is a region partially overlapping the lower electrode layer 4a. An opening 40b is formed in the opening. For this reason, the lower electrode layer 4a and the capacitor line 5b are opposed to each other through the dielectric layer 42a in the opening 40b to form a storage capacitor 55. The etching stopper layer 40a is formed in a region that overlaps at least the edge 42e of the dielectric layer 42a and the edge 5e of the capacitance line 5b. Note that the etching stopper layer 40a may be formed only in a region that overlaps the end edge 42e of the dielectric layer 42a and the end edge 5e of the capacitor line 5b.

容量線5bの上層側には、シリコン酸化膜等からなる透光性の第2層間絶縁膜43が形成され、第2層間絶縁膜43の上層にはデータ線6aおよびドレイン電極6bが形成されている。データ線6aはコンタクトホール7aを介してソース領域1bに電気的に接続している。ドレイン電極6bはコンタクトホール7bを介して下電極層4aに電気的に接続し、下電極層4aを介してドレイン領域1cに電気的に接続している。データ線6aおよびドレイン電極6bは、導電性のポリシリコン膜、金属シリサイド膜、あるいは金属膜等からなる。   A translucent second interlayer insulating film 43 made of a silicon oxide film or the like is formed on the upper side of the capacitor line 5b, and a data line 6a and a drain electrode 6b are formed on the upper layer of the second interlayer insulating film 43. Yes. Data line 6a is electrically connected to source region 1b through contact hole 7a. The drain electrode 6b is electrically connected to the lower electrode layer 4a through the contact hole 7b, and is electrically connected to the drain region 1c through the lower electrode layer 4a. The data line 6a and the drain electrode 6b are made of a conductive polysilicon film, a metal silicide film, a metal film, or the like.

データ線6aおよびドレイン電極6bの上層側には、シリコン酸化膜等からなる透光性の第3層間絶縁膜44が形成されている。第3層間絶縁膜44には、ドレイン電極6bへ通じるコンタクトホール7dが形成されている。第3層間絶縁膜44の上層には、ITO(Indium Tin Oxide)膜等の透光性導電膜からなる四角形の画素電極9aが形成されており、画素電極9aは、コンタクトホール7dを介してドレイン電極6b(中継電極)に電気的に接続されている。本形態において、第3層間絶縁膜44の表面は平坦面になっている。第3層間絶縁膜44の表面には、図2(b)等を参照して説明したダミー画素電極9b(図4(a)には図示せず)が形成されており、かかるダミー画素電極9bは、画素電極9aと同時形成された透光性導電膜からなる。   A light-transmitting third interlayer insulating film 44 made of a silicon oxide film or the like is formed on the upper side of the data line 6a and the drain electrode 6b. In the third interlayer insulating film 44, a contact hole 7d leading to the drain electrode 6b is formed. A rectangular pixel electrode 9a made of a light-transmitting conductive film such as an ITO (Indium Tin Oxide) film is formed on the third interlayer insulating film 44. The pixel electrode 9a is drained through a contact hole 7d. It is electrically connected to the electrode 6b (relay electrode). In this embodiment, the surface of the third interlayer insulating film 44 is a flat surface. A dummy pixel electrode 9b (not shown in FIG. 4A) described with reference to FIG. 2B or the like is formed on the surface of the third interlayer insulating film 44, and the dummy pixel electrode 9b Consists of a translucent conductive film formed simultaneously with the pixel electrode 9a.

画素電極9aの表面には配向膜16が形成されている。本形態において、配向膜16は、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜からなる無機配向膜(垂直配向膜)であり、配向膜16と画素電極9aとの層間にはシリコン酸化膜やシリコン窒化膜等の透光性の保護膜17が形成されている。本形態において、配向膜16は、シリコン酸化膜の斜方蒸着膜からなる。保護膜17は、表面が平坦面になっており、隣り合う画素電極9aの間に形成された凹部を埋めている。従って、配向膜16は、保護膜17の平坦な表面に形成されている。 An alignment film 16 is formed on the surface of the pixel electrode 9a. In this embodiment, the alignment film 16 is an obliquely deposited film of SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O 5 or the like. A transparent protective film 17 such as a silicon oxide film or a silicon nitride film is formed between the alignment film 16 and the pixel electrode 9a. In this embodiment, the alignment film 16 is composed of an oblique vapor deposition film of a silicon oxide film. The protective film 17 has a flat surface, and fills a recess formed between adjacent pixel electrodes 9a. Therefore, the alignment film 16 is formed on the flat surface of the protective film 17.

対向基板20では、石英基板やガラス基板等の透光性の基板本体20wの液晶層50側の表面(素子基板10に対向する側の面)に、アルミニウム、チタン、モリブデン、タングステン、クロムやそれらの化合物や合金等からなる導電性の遮光層29が形成されており、かかる遮光層29のうち、画像表示領域10aに形成されているブラックマトリクス部29bは、画素間領域10f(図3等を参照)と重なる位置で縦横に延在している。   In the counter substrate 20, aluminum, titanium, molybdenum, tungsten, chrome, and the like are formed on the surface of the translucent substrate body 20 w such as a quartz substrate or a glass substrate on the liquid crystal layer 50 side (surface facing the element substrate 10). A conductive light shielding layer 29 made of a compound, an alloy, or the like is formed, and the black matrix portion 29b formed in the image display area 10a of the light shielding layer 29 includes an inter-pixel area 10f (see FIG. 3 and the like). It extends vertically and horizontally at a position that overlaps with (see).

本形態において、遮光層29にアルミニウム合金層(アルミニウム系金属層)が用いられている。また、遮光層29の上層(素子基板10に対向する側の面)には共通電極21が形成されており、共通電極21はITO膜からなる。遮光層29の上層(素子基板10に対向する側の面)には配向膜26が形成されており、配向膜26は、配向膜16と同様、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。本形態において、配向膜26は、シリコン酸化膜の斜方蒸着膜からなる。 In this embodiment, an aluminum alloy layer (aluminum metal layer) is used for the light shielding layer 29. A common electrode 21 is formed on the upper layer of the light shielding layer 29 (the surface facing the element substrate 10), and the common electrode 21 is made of an ITO film. An alignment film 26 is formed on the upper layer of the light shielding layer 29 (the surface facing the element substrate 10). The alignment film 26 is similar to the alignment film 16, and is composed of SiO x (x <2), SiO 2 , TiO 2 . 2 , an inorganic alignment film (vertical alignment film) made of an obliquely deposited film of MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O 5 or the like. In this embodiment, the alignment film 26 is composed of an oblique vapor deposition film of a silicon oxide film.

このように構成した液晶装置100において、液晶材料として誘電異方性が負のネマチック液晶化合物が用いられており、配向膜16、26は、液晶材料を垂直配向させ、液晶パネル100pは、ノーマリブラックのVAモードとして動作させる。なお、図1等を参照して説明したデータ線駆動回路101および走査線駆動回路104には、nチャネル型の駆動用トランジスターとpチャネル型の駆動用トランジスターとを備えた相補型トランジスター回路等が構成されている。ここで、駆動用トランジスターは、画素トランジスター30の製造工程の一部を利用して形成されたものである。このため、素子基板10においてデータ線駆動回路101および走査線駆動回路104が形成されている領域も、図4(b)に示す断面構成と略同様な断面構成を有している。   In the liquid crystal device 100 configured as described above, a nematic liquid crystal compound having a negative dielectric anisotropy is used as a liquid crystal material. The alignment films 16 and 26 vertically align the liquid crystal material, and the liquid crystal panel 100p is normally aligned. Operate as a black VA mode. Note that the data line driving circuit 101 and the scanning line driving circuit 104 described with reference to FIG. 1 and the like include a complementary transistor circuit including an n-channel driving transistor and a p-channel driving transistor. It is configured. Here, the driving transistor is formed by utilizing a part of the manufacturing process of the pixel transistor 30. Therefore, the region where the data line driving circuit 101 and the scanning line driving circuit 104 are formed on the element substrate 10 also has a cross-sectional configuration substantially similar to the cross-sectional configuration shown in FIG.

(ドレイン電極6bと画素電極9aとの導通構造)
図5を参照して、絶縁膜を間に挟む導電層同士(第1導電層および第2導電層)の導通構造として、ドレイン電極6b(第1導電層)と画素電極9a(第2導電層)との導通構造を説明する。図5は、本発明の実施の形態1に係る液晶装置100における画素電極9aとドレイン電極6bとの導通構造を示す説明図であり、図5(a)、(b)、(c)は、図4(a)に示す構成要素のうち、ドレイン電極6b(第1導電層)、コンタクトホール7dおよび画素電極9a(第2導電層)を抜き出して示す説明図、コンタクトホール7d付近を拡大して示す説明図、およびG−G′断面図である。なお、図5では、ドレイン電極6bは一点鎖線で示し、コンタクトホール7dは細い実線で示し、画素電極9aは長い破線で示してある。
(Conduction structure between drain electrode 6b and pixel electrode 9a)
Referring to FIG. 5, a drain electrode 6b (first conductive layer) and a pixel electrode 9a (second conductive layer) are used as a conductive structure of conductive layers (first conductive layer and second conductive layer) sandwiching an insulating film therebetween. ) Will be described. FIG. 5 is an explanatory diagram showing a conduction structure between the pixel electrode 9a and the drain electrode 6b in the liquid crystal device 100 according to the first embodiment of the present invention. FIGS. 5 (a), 5 (b), and 5 (c) 4A is an explanatory view showing the drain electrode 6b (first conductive layer), the contact hole 7d, and the pixel electrode 9a (second conductive layer), and enlarges the vicinity of the contact hole 7d. It is explanatory drawing shown, and GG 'sectional drawing. In FIG. 5, the drain electrode 6b is indicated by a one-dot chain line, the contact hole 7d is indicated by a thin solid line, and the pixel electrode 9a is indicated by a long broken line.

図5に示すように、本形態の液晶装置100において、ドレイン電極6bと画素電極9aとの間には第3層間絶縁膜44が形成されており、第3層間絶縁膜44に形成されたコンタクトホール7dの底部7d0でドレイン電極6bと画素電極9aの第1方向Yの一方側Y1の端部9a0とが導通している。コンタクトホール7dは、平面的には、概ね0.5μmの四角形状であり、深さは200〜400nm程度である。本形態において、端部9a0は、画素電極9aの外周端9avのうち、第2方向Xで延在する辺部分9axの長さ方向の途中位置に設けられており、端部9a0は、辺部分9axにおいて第2方向Xで隣接する部分より一方側Y1に突出する矩形部分9atからなる。   As shown in FIG. 5, in the liquid crystal device 100 of the present embodiment, a third interlayer insulating film 44 is formed between the drain electrode 6b and the pixel electrode 9a, and the contact formed on the third interlayer insulating film 44 is formed. At the bottom 7d0 of the hole 7d, the drain electrode 6b and the end 9a0 on one side Y1 in the first direction Y of the pixel electrode 9a are electrically connected. The contact hole 7d has a rectangular shape of approximately 0.5 μm in plan and has a depth of about 200 to 400 nm. In the present embodiment, the end portion 9a0 is provided at an intermediate position in the length direction of the side portion 9ax extending in the second direction X in the outer peripheral end 9av of the pixel electrode 9a, and the end portion 9a0 is the side portion. It consists of a rectangular portion 9at that protrudes to one side Y1 from a portion adjacent in the second direction X at 9ax.

かかる画素電極9aの端部9a0において、第1方向Yの一方側Y1に位置する先端縁9a1は、コンタクトホール7dの開口縁のうち、第1方向Yの一方側Y1に位置する開口縁部分7dyより、第1方向Yの一方側Y1とは反対側の他方側Y2に位置している。すなわち、画素電極9aの端部9a0の先端縁は、コンタクトホール7dより一方側Y1に張り出していない。但し、画素電極9aの端部9a0は、第1方向Yにおいてコンタクトホール7dの底部7d0の全体でドレイン電極6bと導通している。   At the end 9a0 of the pixel electrode 9a, the leading edge 9a1 located on the one side Y1 in the first direction Y is an opening edge portion 7dy located on the one side Y1 in the first direction Y of the opening edge of the contact hole 7d. Therefore, it is located on the other side Y2 opposite to the one side Y1 in the first direction Y. That is, the leading edge of the end 9a0 of the pixel electrode 9a does not protrude from the contact hole 7d to the one side Y1. However, the end 9a0 of the pixel electrode 9a is electrically connected to the drain electrode 6b in the entire bottom portion 7d0 of the contact hole 7d in the first direction Y.

また、画素電極9aの端部9a0において、第2方向Xに位置する両側の側端縁9a2は、コンタクトホール7dの開口縁より寸法d1分、第2方向Xの外側に位置しており、画素電極9aの端部9a0は、第2方向Xにおいてコンタクトホール7dの底部7d0の全体でドレイン電極6bと導通している。従って、画素電極9aの端部9a0は、第1方向Yおよび第2方向Xのいずれにおいても、コンタクトホール7dの底部7d0の全体でドレイン電極6bと導通している。   Further, at the end portion 9a0 of the pixel electrode 9a, the side edge 9a2 on both sides located in the second direction X is located outside the second direction X by the dimension d1 from the opening edge of the contact hole 7d. The end portion 9a0 of the electrode 9a is electrically connected to the drain electrode 6b in the entire bottom portion 7d0 of the contact hole 7d in the second direction X. Accordingly, the end 9a0 of the pixel electrode 9a is electrically connected to the drain electrode 6b in the entire bottom portion 7d0 of the contact hole 7d in both the first direction Y and the second direction X.

(液晶装置100の製造方法)
図6は、本発明の実施の形態1に係る液晶装置100の製造工程のうち、ドレイン電極6bと画素電極9aとの導通部分を形成する工程を示す説明図であり、図6(a1)〜(a4)は図5(c)に対応する断面図であり、図6(b1)〜(b4)は図5(b)に対応する平面図である。図7は、図6に示す露光工程の説明図であり、図7(a)、(b)は露光装置の説明図、および露光の様子を示す説明図である。
(Manufacturing method of the liquid crystal device 100)
FIG. 6 is an explanatory diagram illustrating a process of forming a conductive portion between the drain electrode 6b and the pixel electrode 9a in the manufacturing process of the liquid crystal device 100 according to the first embodiment of the present invention. (A4) is sectional drawing corresponding to FIG.5 (c), FIG.6 (b1)-(b4) is a top view corresponding to FIG.5 (b). FIG. 7 is an explanatory diagram of the exposure process shown in FIG. 6, and FIGS. 7A and 7B are explanatory diagrams of the exposure apparatus and explanatory diagrams showing the state of exposure.

図5を参照して説明した導通構造を実現するにあたって、本形態では、図6(a1)、(b1)に示すように、基板本体(図示せず)の一方の基板面側にドレイン電極6bを形成する(第1導電層形成工程/ドレイン電極形成工程)。次に、ドレイン電極6bの表面側にコンタクトホール7bを備えた第3層間絶縁膜44を形成する(絶縁膜形成工程)。かかるコンタクトホール7bは、第3層間絶縁膜44を形成した後、フォトリソグラフィ技術を利用してエッチングマスクを形成した後、第3層間絶縁膜44をエッチングすることにより形成することができる。   In realizing the conduction structure described with reference to FIG. 5, in this embodiment, as shown in FIGS. 6A1 and 6B1, the drain electrode 6b is formed on one substrate surface side of the substrate body (not shown). (First conductive layer forming step / drain electrode forming step). Next, a third interlayer insulating film 44 having a contact hole 7b is formed on the surface side of the drain electrode 6b (insulating film forming step). The contact hole 7b can be formed by forming the third interlayer insulating film 44, forming an etching mask using a photolithography technique, and then etching the third interlayer insulating film 44.

次に、図6(a2)、(b2)に示す導電膜形成工程では、第3層間絶縁膜44の表面側にITO膜等の透光性の導電膜9を形成する。   Next, in the conductive film forming step shown in FIGS. 6A2 and 6B2, a translucent conductive film 9 such as an ITO film is formed on the surface side of the third interlayer insulating film 44.

次に、図6(a3)、(b3)および図6(a4)、(b4)に示すパターニング工程において導電膜9をパターニングして、図5を参照して説明したように、ドレイン電極6bに対してコンタクトホール7dの底部7d0で第1方向Yの一方側Y1の端部9a0が導通する画素電極9aを形成する。その際、画素電極9aの端部9a0において一方側Y1に位置する先端縁9a1の位置を、コンタクトホール7dの開口縁のうち一方側Y1に位置する開口縁部分7dyより第1方向Yの他方側Y2の位置とする。   Next, the conductive film 9 is patterned in the patterning step shown in FIGS. 6A3 and 6B3 and FIGS. 6A4 and 6B4, and the drain electrode 6b is formed as described with reference to FIG. On the other hand, a pixel electrode 9a is formed in which the end 9a0 on one side Y1 in the first direction Y is conductive at the bottom 7d0 of the contact hole 7d. At this time, the position of the tip edge 9a1 located on the one side Y1 at the end 9a0 of the pixel electrode 9a is set to the other side in the first direction Y from the opening edge portion 7dy located on the one side Y1 among the opening edges of the contact hole 7d. The position is Y2.

かかるパターニング工程を行うにあたって、本形態では、図6(a3)、(b3)に示すように、感光性レジスト塗布工程において、導電膜9の表面側にポジタイプの感光性レジスト90を塗布した後、露光工程において、感光性レジスト90を部分的に露光する。かかる露光工程において、本形態では、図7(a)に示すように、縮小投影露光装置900を用いる。かかる縮小投影露光装置900では、露光光を出射する露光用光源910から基板本体10w上の感光性レジスト90までの間に、露光光を平行光化する第1光学系920、露光マスク930(レクチル)、および露光マスク930を通過した露光光を感光性レジスト90に縮小投影する第2光学系940が配置されている。従って、露光用光源910から出射された露光光は、図7(b)に示すように、露光マスク930のパターンに対応するパターンで感光性レジスト90を選択的に露光する。次に、図6(a4)、(b4)に示す現像工程において、感光性レジスト90を現像してレジストマスク90aを形成する。   In performing this patterning step, in this embodiment, as shown in FIGS. 6A3 and 6B3, after applying a positive type photosensitive resist 90 on the surface side of the conductive film 9 in the photosensitive resist coating step, In the exposure step, the photosensitive resist 90 is partially exposed. In this exposure process, in this embodiment, a reduced projection exposure apparatus 900 is used as shown in FIG. In the reduced projection exposure apparatus 900, the first optical system 920 that collimates the exposure light from the exposure light source 910 that emits the exposure light to the photosensitive resist 90 on the substrate body 10w, and the exposure mask 930 (Rectil). ), And a second optical system 940 for reducing and projecting the exposure light that has passed through the exposure mask 930 onto the photosensitive resist 90. Therefore, the exposure light emitted from the exposure light source 910 selectively exposes the photosensitive resist 90 in a pattern corresponding to the pattern of the exposure mask 930 as shown in FIG. 7B. Next, in the development step shown in FIGS. 6A4 and 6B4, the photosensitive resist 90 is developed to form a resist mask 90a.

しかる後に、レジストマスク90aと重なる領域以外の導電膜9をエッチング除去するエッチング工程を行えば、画素電極9aをパターニング形成することができ、図5を参照して説明した導通構造を形成することができる。なお、液晶装置100を製造するための他の工程については周知の方法を利用することができるので、それらの説明を省略する。   Thereafter, if an etching process is performed to remove the conductive film 9 other than the region overlapping with the resist mask 90a, the pixel electrode 9a can be formed by patterning, and the conductive structure described with reference to FIG. 5 can be formed. it can. In addition, since the well-known method can be utilized about the other process for manufacturing the liquid crystal device 100, those description is abbreviate | omitted.

(本形態の主な効果)
以上説明したように、本形態の液晶装置100では、第3層間絶縁膜44を間に挟むドレイン電極6b(第1導電層)と画素電極9a(第2導電層)とは、第3層間絶縁膜44に形成されたコンタクトホール7dの底部7d0で導通している。ここで、画素電極9aは、一方側Y1の端部9a0がドレイン電極6bに導通し、かつ、かかる端部9a0において一方側Y1に位置する先端縁9a1は、コンタクトホール7dの開口縁のうち、第1方向Yの一方側Y1に位置する開口縁部分7dyより、第1方向Yの一方側Y1とは反対側の他方側Y2に位置している。すなわち、画素電極9aの端部9a0の先端縁は、コンタクトホール7dより一方側Y1に張り出していない。このため、画素電極9aと、画素電極9aに対して一方側Y1側に位置する画素電極9aとの間(第2画素間領域10h)を広い隙間としなくても短絡のおそれがない。従って、画素電極9aのレイアウト面での自由度を高めることができるので、画素電極9aを最大限、広く形成することができる。それ故、表示光量を向上することができるので、品位の高い画像を表示することができる。
(Main effects of this form)
As described above, in the liquid crystal device 100 of the present embodiment, the drain electrode 6b (first conductive layer) and the pixel electrode 9a (second conductive layer) sandwiching the third interlayer insulating film 44 between the third interlayer insulating film Conduction is made at the bottom 7d0 of the contact hole 7d formed in the film 44. Here, in the pixel electrode 9a, the end 9a0 on one side Y1 is electrically connected to the drain electrode 6b, and the end edge 9a1 located on the one side Y1 in the end 9a0 is the opening edge of the contact hole 7d. From the opening edge portion 7dy located on one side Y1 in the first direction Y, it is located on the other side Y2 opposite to the one side Y1 in the first direction Y. That is, the leading edge of the end 9a0 of the pixel electrode 9a does not protrude from the contact hole 7d to the one side Y1. For this reason, there is no possibility of short circuit even if the gap between the pixel electrode 9a and the pixel electrode 9a located on the one side Y1 side with respect to the pixel electrode 9a (second inter-pixel region 10h) is not wide. Accordingly, since the degree of freedom in the layout surface of the pixel electrode 9a can be increased, the pixel electrode 9a can be formed as wide as possible. Therefore, the amount of display light can be improved, and an image with high quality can be displayed.

この場合、露光工程において、感光性レジスト90に対する露光位置が第1方向Yの他方側Y2にずれると、画素電極9aとドレイン電極6bとの間に導通不良が発生することが懸念されるが、本形態では、感光性レジスト90としてポジタイプの感光性レジストを用い、かかる感光性レジスト90に対して縮小投影露光を行う。かかる方法によれば、図7(b)に示すように、コンタクトホール7dの底部7d0に位置する感光性レジスト90は、露光光の焦点深度の影響で十分な露光が行われない。従って、現像後、コンタクトホール7dの底部7d0と重なる位置にはレジストマスク90aが必ず形成されるので、コンタクトホール7dの内部には画素電極9aの端部9a0が必ず、形成される。それ故、常に、コンタクトホール7dの底部全体で、画素電極9aとドレイン電極6bとが導通することになる。   In this case, there is a concern that in the exposure process, if the exposure position with respect to the photosensitive resist 90 is shifted to the other side Y2 in the first direction Y, a conduction failure may occur between the pixel electrode 9a and the drain electrode 6b. In this embodiment, a positive type photosensitive resist is used as the photosensitive resist 90, and reduction projection exposure is performed on the photosensitive resist 90. According to this method, as shown in FIG. 7B, the photosensitive resist 90 located at the bottom 7d0 of the contact hole 7d is not sufficiently exposed due to the influence of the depth of focus of the exposure light. Accordingly, after development, the resist mask 90a is necessarily formed at a position overlapping the bottom 7d0 of the contact hole 7d, so that the end 9a0 of the pixel electrode 9a is always formed inside the contact hole 7d. Therefore, the pixel electrode 9a and the drain electrode 6b are always conducted in the entire bottom of the contact hole 7d.

また、画素電極9aの端部9a0において、第2方向Xに位置する両側の側端縁9a2は、コンタクトホール7dの開口縁より第2方向Xの外側に位置しているため、画素電極9aの端部9a0は、第2方向Xではコンタクトホール7dの底部全体でドレイン電極6bと必ず導通するので、接続抵抗を低減することができる。   Further, at the end portion 9a0 of the pixel electrode 9a, the side edge 9a2 on both sides located in the second direction X is located outside the opening edge of the contact hole 7d in the second direction X. Since the end portion 9a0 is necessarily connected to the drain electrode 6b in the entire second portion of the contact hole 7d in the second direction X, the connection resistance can be reduced.

また、本形態において、画素電極9aの端部9a0は、第1方向Yの一方側Y1に突出する矩形部分9atからなるが、本形態によれば、画素電極9aの端部9a0の先端縁は、コンタクトホール7dより一方側Y1に張り出していないため、画素電極9aと、画素電極9aに対して一方側Y1側に位置する画素電極9aとの間(第2画素間領域10h)を広い隙間としなくてもよい。それ故、本形態のように、画素電極9aの端部9a0を突出部分とした場合でも、画素電極9aと、画素電極9aに対して一方側Y1側に位置する画素電極9aとの間(第2画素間領域10h)を広い隙間としなくてもよい。   Further, in this embodiment, the end portion 9a0 of the pixel electrode 9a is composed of a rectangular portion 9at protruding to the one side Y1 in the first direction Y. According to this embodiment, the tip edge of the end portion 9a0 of the pixel electrode 9a is Since it does not protrude from the contact hole 7d to the one side Y1, a wide gap is formed between the pixel electrode 9a and the pixel electrode 9a located on the one side Y1 side with respect to the pixel electrode 9a (second inter-pixel region 10h). It does not have to be. Therefore, even when the end portion 9a0 of the pixel electrode 9a is a protruding portion as in this embodiment, the pixel electrode 9a and the pixel electrode 9a located on the one side Y1 side with respect to the pixel electrode 9a (the first electrode) The area between two pixels 10h) may not be a wide gap.

[実施の形態2]
図8は、本発明の実施の形態2に係る液晶装置100における画素電極9aとドレイン電極6bとの導通構造を示す説明図であり、図8(a)、(b)、(c)は、図4(a)に示す構成要素のうち、ドレイン電極6b(第1導電層)、コンタクトホール7dおよび画素電極9a(第2導電層)を抜き出して示す説明図、コンタクトホール7d付近を拡大して示す説明図、およびG−G′断面図である。なお、本形態の基本的な構成は、実施の形態1と同様であるため、共通する部分には同一の符号を付し、それらの説明を省略する。
[Embodiment 2]
FIG. 8 is an explanatory diagram showing a conduction structure between the pixel electrode 9a and the drain electrode 6b in the liquid crystal device 100 according to the second embodiment of the present invention. FIG. 8 (a), FIG. 8 (b), and FIG. 4A is an explanatory view showing the drain electrode 6b (first conductive layer), the contact hole 7d, and the pixel electrode 9a (second conductive layer), and enlarges the vicinity of the contact hole 7d. It is explanatory drawing shown, and GG 'sectional drawing. Since the basic configuration of this embodiment is the same as that of Embodiment 1, common portions are denoted by the same reference numerals and description thereof is omitted.

実施の形態1では、画素電極9aの端部9a0(矩形部分9at)において、第2方向Xに位置する両側の側端縁9a2は、コンタクトホール7dの開口縁より第2方向Xの外側に位置していたが、本形態では、図8に示すように、画素電極9aの端部9a0において、第2方向Xに位置する両側の側端縁9a2は、コンタクトホール7dの開口縁より第2方向Xの内側に位置している。従って、画素電極9aの端部9a0(矩形部分9at)は、コンタクトホール7dと同一の平面サイズを有しており、画素電極9aの端部9a0(矩形部分9at)の3つの辺部分は、コンタクトホール7dの底部7d0の端縁と重なっている。かかる構成を採用した場合も、実施の形態1と同様、画素電極9aの端部9a0において第1方向Yの一方側Y1に位置する先端縁9a1は、コンタクトホール7dの開口縁のうち、第1方向Yの一方側Y1に位置する開口縁部分7dyより、第1方向Yの一方側Y1とは反対側の他方側Y2に位置している。すなわち、画素電極9aの端部9a0の先端縁は、コンタクトホール7dより一方側Y1に張り出していない。その他の構成は実施の形態1と同様である。   In the first embodiment, in the end portion 9a0 (rectangular portion 9at) of the pixel electrode 9a, the side edge 9a2 on both sides located in the second direction X is located outside the opening edge of the contact hole 7d in the second direction X. However, in this embodiment, as shown in FIG. 8, at the end 9a0 of the pixel electrode 9a, the side edges 9a2 on both sides located in the second direction X are in the second direction from the opening edge of the contact hole 7d. Located inside X. Accordingly, the end portion 9a0 (rectangular portion 9at) of the pixel electrode 9a has the same planar size as the contact hole 7d, and the three side portions of the end portion 9a0 (rectangular portion 9at) of the pixel electrode 9a are in contact with each other. It overlaps with the edge of the bottom 7d0 of the hole 7d. Even when such a configuration is adopted, the tip edge 9a1 located on the one side Y1 in the first direction Y at the end 9a0 of the pixel electrode 9a is the first of the opening edges of the contact hole 7d, as in the first embodiment. From the opening edge portion 7dy located on one side Y1 in the direction Y, it is located on the other side Y2 opposite to the one side Y1 in the first direction Y. That is, the leading edge of the end 9a0 of the pixel electrode 9a does not protrude from the contact hole 7d to the one side Y1. Other configurations are the same as those of the first embodiment.

かかる構成でも、実施の形態1と同様、画素電極9aと、画素電極9aに対して一方側Y1側に位置する画素電極9aとの間(第2画素間領域10h)を広い隙間としなくても短絡のおそれがない。従って、画素電極9aのレイアウト面での自由度を高めることができるので、画素電極9aを最大限、広く形成することができる等、実施の形態1と同様な効果を奏する。   Even in such a configuration, as in the first embodiment, there is no need to provide a wide gap between the pixel electrode 9a and the pixel electrode 9a located on the one side Y1 side with respect to the pixel electrode 9a (second inter-pixel region 10h). There is no risk of a short circuit. Therefore, since the degree of freedom in the layout surface of the pixel electrode 9a can be increased, the same effects as in the first embodiment can be obtained, such as the pixel electrode 9a can be formed as wide as possible.

[実施の形態3]
図9は、本発明の実施の形態3に係る液晶装置100における画素電極9aとドレイン電極6bとの導通構造を示す説明図であり、図9(a)、(b)、(c)は、図4(a)に示す構成要素のうち、ドレイン電極6b(第1導電層)、コンタクトホール7dおよび画素電極9a(第2導電層)を抜き出して示す説明図、コンタクトホール7d付近を拡大して示す説明図、およびG−G′断面図である。なお、本形態の基本的な構成は、実施の形態1と同様であるため、共通する部分には同一の符号を付し、それらの説明を省略する。
[Embodiment 3]
FIG. 9 is an explanatory diagram showing a conduction structure between the pixel electrode 9a and the drain electrode 6b in the liquid crystal device 100 according to Embodiment 3 of the present invention. FIGS. 9 (a), 9 (b), and 9 (c) 4A is an explanatory view showing the drain electrode 6b (first conductive layer), the contact hole 7d, and the pixel electrode 9a (second conductive layer), and enlarges the vicinity of the contact hole 7d. It is explanatory drawing shown, and GG 'sectional drawing. Since the basic configuration of this embodiment is the same as that of Embodiment 1, common portions are denoted by the same reference numerals and description thereof is omitted.

実施の形態1、2では、画素電極9aにおいてドレイン電極6bと導通する端部9a0は、画素電極9aの辺部分9axから突出した矩形部分9atであったが、本形態では、図9に示すように、画素電極9aにおいてドレイン電極6bと導通する端部9a0は、画素電極9aにおいて第2方向Xに直線的に延在する辺部分9axの一部からなる。かかる構成を採用した場合も、実施の形態1と同様、画素電極9aの端部9a0において第1方向Yの一方側Y1に位置する先端縁9a1は、コンタクトホール7dの開口縁のうち、第1方向Yの一方側Y1に位置する開口縁部分7dyより、第1方向Yの一方側Y1とは反対側の他方側Y2に位置している。すなわち、画素電極9aの端部9a0の先端縁は、コンタクトホール7dより一方側Y1に張り出していない。その他の構成は実施の形態1と同様である。   In the first and second embodiments, the end portion 9a0 that is electrically connected to the drain electrode 6b in the pixel electrode 9a is the rectangular portion 9at that protrudes from the side portion 9ax of the pixel electrode 9a, but in this embodiment, as shown in FIG. In addition, the end portion 9a0 that is electrically connected to the drain electrode 6b in the pixel electrode 9a includes a part of the side portion 9ax that linearly extends in the second direction X in the pixel electrode 9a. Even when such a configuration is adopted, the tip edge 9a1 located on the one side Y1 in the first direction Y at the end 9a0 of the pixel electrode 9a is the first of the opening edges of the contact hole 7d, as in the first embodiment. From the opening edge portion 7dy located on one side Y1 in the direction Y, it is located on the other side Y2 opposite to the one side Y1 in the first direction Y. That is, the leading edge of the end 9a0 of the pixel electrode 9a does not protrude from the contact hole 7d to the one side Y1. Other configurations are the same as those of the first embodiment.

かかる構成でも、実施の形態1と同様、画素電極9aと、画素電極9aに対して一方側Y1側に位置する画素電極9aとの間(第2画素間領域10h)を広い隙間としなくても短絡のおそれがない。従って、画素電極9aのレイアウト面での自由度を高めることができるので、画素電極9aを最大限、広く形成することができる等、実施の形態1と同様な効果を奏する。   Even in such a configuration, as in the first embodiment, there is no need to provide a wide gap between the pixel electrode 9a and the pixel electrode 9a located on the one side Y1 side with respect to the pixel electrode 9a (second inter-pixel region 10h). There is no risk of a short circuit. Therefore, since the degree of freedom in the layout surface of the pixel electrode 9a can be increased, the same effects as in the first embodiment can be obtained, such as the pixel electrode 9a can be formed as wide as possible.

[他の導通部分の構成]
図10は、本発明を適用した液晶装置100における他の導通部分の平面的な構成を示す説明図である。液晶装置100では、画素電極9aとドレイン電極6bとの導通部分以外にも、半導体層1a、データ線6aとの導通部分、下電極層4aとドレイン電極6bとの導通部分等、複数の導通部分があることから、本発明に係る導通構造は、画素電極9aとドレイン電極6bとの導通部分以外に適用してもよい。例えば、図10に示すように、下電極層4a(第1導電層)とドレイン電極6bとが第2層間絶縁膜43のコンタクトホール7bを介して導通している部分に本発明を適用してもよい。すなわち、ドレイン電極6bの端部6b0の先端縁6b1は、コンタクトホール7bの開口縁から一方側に張り出していない。
[Configuration of other conductive parts]
FIG. 10 is an explanatory diagram showing a planar configuration of another conductive portion in the liquid crystal device 100 to which the present invention is applied. In the liquid crystal device 100, in addition to the conductive portion between the pixel electrode 9a and the drain electrode 6b, a plurality of conductive portions such as a conductive portion between the semiconductor layer 1a and the data line 6a, a conductive portion between the lower electrode layer 4a and the drain electrode 6b, and the like. Therefore, the conducting structure according to the present invention may be applied to a portion other than the conducting portion between the pixel electrode 9a and the drain electrode 6b. For example, as shown in FIG. 10, the present invention is applied to a portion where the lower electrode layer 4a (first conductive layer) and the drain electrode 6b are electrically connected via the contact hole 7b of the second interlayer insulating film 43. Also good. That is, the tip edge 6b1 of the end 6b0 of the drain electrode 6b does not protrude from the opening edge of the contact hole 7b to one side.

[他の実施の形態]
上記実施の形態では、透過型の液晶装置100に本発明を適用した例を説明したが、反射型の液晶装置100に本発明を適用してもよい。反射型の液晶装置100の場合は特に、画素電極9aを大きく形成すればする程、表示光を増大させることができ、品位の高い画像を表示することができる。それ故、本発明を適用した場合の効果が大である。
[Other embodiments]
In the above embodiment, the example in which the present invention is applied to the transmissive liquid crystal device 100 has been described. However, the present invention may be applied to the reflective liquid crystal device 100. Particularly in the case of the reflective liquid crystal device 100, the larger the pixel electrode 9a is formed, the more display light can be increased, and a higher quality image can be displayed. Therefore, the effect when the present invention is applied is great.

上記実施の形態では、液晶装置100に本発明を適用した例を説明したが、有機エレクトロルミネッセンス装置等、他の電気光学装置に本発明を適用してもよい。   In the above embodiment, the example in which the present invention is applied to the liquid crystal device 100 has been described. However, the present invention may be applied to other electro-optical devices such as an organic electroluminescence device.

[電子機器への搭載例]
上述した実施形態に係る液晶装置100を適用した電子機器について説明する。図11は、本発明を適用した液晶装置を用いた投射型表示装置の概略構成図であり、図11(a)、(b)は各々、透過型の液晶装置100を用いた投射型表示装置の説明図、および反射型の液晶装置100を用いた投射型表示装置の説明図である。
[Example of mounting on electronic devices]
An electronic apparatus to which the liquid crystal device 100 according to the above-described embodiment is applied will be described. FIG. 11 is a schematic configuration diagram of a projection type display device using a liquid crystal device to which the present invention is applied. FIGS. 11A and 11B are each a projection type display device using a transmission type liquid crystal device 100. FIG. 5 is an explanatory diagram of the projection type display device using the reflective liquid crystal device 100. FIG.

(投射型表示装置の第1例)
図11(a)に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置110は、光源112を備えた光源部130と、ダイクロイックミラー113、114と、液晶ライトバルブ115〜117(液晶装置100)と、投射光学系118と、クロスダイクロイックプリズム119と、リレー系120とを備えている。
(First example of projection display device)
A projection display device 110 shown in FIG. 11A is a so-called projection-type projection display device that irradiates light onto a screen 111 provided on the viewer side and observes light reflected by the screen 111. . The projection display device 110 includes a light source unit 130 including a light source 112, dichroic mirrors 113 and 114, liquid crystal light valves 115 to 117 (liquid crystal device 100), a projection optical system 118, a cross dichroic prism 119, and a relay. System 120.

光源112は、赤色光、緑色光及び青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー113は、光源112からの赤色光を透過させると共に緑色光及び青色光を反射する構成となっている。また、ダイクロイックミラー114は、ダイクロイックミラー113で反射された緑色光及び青色光のうち青色光を透過させると共に緑色光を反射する構成となっている。このように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光と緑色光と青色光とに分離する色分離光学系を構成する。   The light source 112 is composed of an ultrahigh pressure mercury lamp that supplies light including red light, green light, and blue light. The dichroic mirror 113 is configured to transmit red light from the light source 112 and reflect green light and blue light. The dichroic mirror 114 is configured to transmit blue light and reflect green light among the green light and the blue light reflected by the dichroic mirror 113. Thus, the dichroic mirrors 113 and 114 constitute a color separation optical system that separates the light emitted from the light source 112 into red light, green light, and blue light.

ここで、ダイクロイックミラー113と光源112との間には、インテグレーター121及び偏光変換素子122が光源112から順に配置されている。インテグレーター121は、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子122は、光源112からの光を例えばs偏光のような特定の振動方向を有する偏光にする構成となっている。   Here, between the dichroic mirror 113 and the light source 112, an integrator 121 and a polarization conversion element 122 are sequentially arranged from the light source 112. The integrator 121 is configured to uniformize the illuminance distribution of the light emitted from the light source 112. Further, the polarization conversion element 122 is configured to change the light from the light source 112 into polarized light having a specific vibration direction such as s-polarized light.

液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123で反射した赤色光を画像信号に応じて変調する透過型の液晶装置100である。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、液晶パネル115c及び第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入射する赤色光は、ダイクロイックミラー113を透過しても光の偏光は変化しないことから、s偏光のままである。   The liquid crystal light valve 115 is a transmissive liquid crystal device 100 that modulates red light transmitted through the dichroic mirror 113 and reflected by the reflection mirror 123 in accordance with an image signal. The liquid crystal light valve 115 includes a λ / 2 phase difference plate 115a, a first polarizing plate 115b, a liquid crystal panel 115c, and a second polarizing plate 115d. Here, the red light incident on the liquid crystal light valve 115 remains s-polarized light because the polarization of the light does not change even if it passes through the dichroic mirror 113.

λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル115cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光を変調し、変調した赤色光をクロスダイクロイックプリズム119に向けて射出する構成となっている。   The λ / 2 phase difference plate 115a is an optical element that converts s-polarized light incident on the liquid crystal light valve 115 into p-polarized light. The first polarizing plate 115b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The liquid crystal panel 115c is configured to convert p-polarized light into s-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to the image signal. Furthermore, the second polarizing plate 115d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Therefore, the liquid crystal light valve 115 is configured to modulate the red light in accordance with the image signal and to emit the modulated red light toward the cross dichroic prism 119.

なお、λ/2位相差板115a及び第1偏光板115bは、偏光を変換させない透光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a及び第1偏光板115bが発熱によって歪むのを回避することができる。   Note that the λ / 2 phase difference plate 115a and the first polarizing plate 115b are disposed in contact with a light-transmitting glass plate 115e that does not convert polarized light, and the λ / 2 phase difference plate 115a and the first polarizing plate 115b. It is possible to avoid distortion of 115b due to heat generation.

液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイックミラー114で反射した緑色光を画像信号に応じて変調する透過型の液晶装置100である。そして、液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板116b、液晶パネル116c及び第2偏光板116dを備えている。液晶ライトバルブ116に入射する緑色光は、ダイクロイックミラー113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。また、液晶パネル116cは、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像信号に応じて緑色光を変調し、変調した緑色光をクロスダイクロイックプリズム119に向けて射出する構成となっている。   The liquid crystal light valve 116 is a transmissive liquid crystal device 100 that modulates green light reflected by the dichroic mirror 114 after being reflected by the dichroic mirror 113 in accordance with an image signal. Similarly to the liquid crystal light valve 115, the liquid crystal light valve 116 includes a first polarizing plate 116b, a liquid crystal panel 116c, and a second polarizing plate 116d. Green light incident on the liquid crystal light valve 116 is s-polarized light that is reflected by the dichroic mirrors 113 and 114 and then incident. The first polarizing plate 116b is a polarizing plate that blocks p-polarized light and transmits s-polarized light. The liquid crystal panel 116c is configured to convert s-polarized light into p-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to the image signal. The second polarizing plate 116d is a polarizing plate that blocks s-polarized light and transmits p-polarized light. Accordingly, the liquid crystal light valve 116 is configured to modulate green light in accordance with the image signal and to emit the modulated green light toward the cross dichroic prism 119.

液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミラー114を透過した後でリレー系120を経た青色光を画像信号に応じて変調する透過型の液晶装置100である。そして、液晶ライトバルブ117は、液晶ライトバルブ115、116と同様に、λ/2位相差板117a、第1偏光板117b、液晶パネル117c及び第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光は、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏光となっている。   The liquid crystal light valve 117 is a transmissive liquid crystal device 100 that modulates blue light reflected by the dichroic mirror 113 and transmitted through the dichroic mirror 114 and then through the relay system 120 in accordance with an image signal. Similarly to the liquid crystal light valves 115 and 116, the liquid crystal light valve 117 includes a λ / 2 retardation film 117a, a first polarizing plate 117b, a liquid crystal panel 117c, and a second polarizing plate 117d. Here, since the blue light incident on the liquid crystal light valve 117 is reflected by the two reflecting mirrors 125a and 125b described later of the relay system 120 after being reflected by the dichroic mirror 113 and transmitted through the dichroic mirror 114, the s-polarized light is reflected. It has become.

λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル117cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光を変調し、変調した青色光をクロスダイクロイックプリズム119に向けて射出する構成となっている。なお、λ/2位相差板117a及び第1偏光板117bは、ガラス板117eに接した状態で配置されている。   The λ / 2 phase difference plate 117a is an optical element that converts s-polarized light incident on the liquid crystal light valve 117 into p-polarized light. The first polarizing plate 117b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The liquid crystal panel 117c is configured to convert p-polarized light into s-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to the image signal. Furthermore, the second polarizing plate 117d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Accordingly, the liquid crystal light valve 117 is configured to modulate blue light in accordance with an image signal and to emit the modulated blue light toward the cross dichroic prism 119. The λ / 2 phase difference plate 117a and the first polarizing plate 117b are disposed in contact with the glass plate 117e.

リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125bとを備えている。リレーレンズ124a、124bは、青色光の光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ124bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光をリレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは、リレーレンズ124bから出射した青色光を液晶ライトバルブ117に向けて反射するように配置されている。   The relay system 120 includes relay lenses 124a and 124b and reflection mirrors 125a and 125b. The relay lenses 124a and 124b are provided to prevent light loss due to a long blue light path. Here, the relay lens 124a is disposed between the dichroic mirror 114 and the reflection mirror 125a. The relay lens 124b is disposed between the reflection mirrors 125a and 125b. The reflection mirror 125a is disposed so as to reflect the blue light transmitted through the dichroic mirror 114 and emitted from the relay lens 124a toward the relay lens 124b. The reflection mirror 125b is arranged to reflect the blue light emitted from the relay lens 124b toward the liquid crystal light valve 117.

クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119bをX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光を反射して緑色光を透過する膜であり、ダイクロイック膜119bは赤色光を反射して緑色光を透過する膜である。したがって、クロスダイクロイックプリズム119は、液晶ライトバルブ115〜117のそれぞれで変調された赤色光と緑色光と青色光とを合成し、投射光学系118に向けて射出するように構成されている。   The cross dichroic prism 119 is a color combining optical system in which two dichroic films 119a and 119b are arranged orthogonally in an X shape. The dichroic film 119a is a film that reflects blue light and transmits green light, and the dichroic film 119b is a film that reflects red light and transmits green light. Therefore, the cross dichroic prism 119 is configured to combine the red light, the green light, and the blue light modulated by the liquid crystal light valves 115 to 117 and emit the resultant light toward the projection optical system 118.

なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム119に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119において各液晶ライトバルブ115〜117から入射する光を有効に合成できる。ここで、一般に、ダイクロイック膜119a、119bはs偏光の反射特性に優れている。このため、ダイクロイック膜119a、119bで反射される赤色光及び青色光をs偏光とし、ダイクロイック膜119a、119bを透過する緑色光をp偏光としている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で合成された光をスクリーン111に投射するように構成されている。   Note that light incident on the cross dichroic prism 119 from the liquid crystal light valves 115 and 117 is s-polarized light, and light incident on the cross dichroic prism 119 from the liquid crystal light valve 116 is p-polarized light. Thus, by making the light incident on the cross dichroic prism 119 different types of polarized light, the light incident from the liquid crystal light valves 115 to 117 in the cross dichroic prism 119 can be effectively combined. Here, in general, the dichroic films 119a and 119b are excellent in the reflection characteristics of s-polarized light. Therefore, red light and blue light reflected by the dichroic films 119a and 119b are s-polarized light, and green light transmitted through the dichroic films 119a and 119b is p-polarized light. The projection optical system 118 has a projection lens (not shown) and is configured to project the light combined by the cross dichroic prism 119 onto the screen 111.

(投射型表示装置の第2例)
図11(b)に示す投射型表示装置1000は、光源光を発生する光源部1021と、光源部1021から出射された光源光を赤、緑、青の3色に分離する色分離導光光学系1023と、色分離導光光学系1023から出射された各色の光源光によって照明される光変調部1025とを有している。また、投射型表示装置1000は、光変調部1025から出射された各色の像光を合成するクロスダイクロイックプリズム1027(合成光学系)と、クロスダイクロイックプリズム1027を経た像光をスクリーン(不図示)に投射するための投射光学系である投射光学系1029とを備えている。
(Second example of projection display device)
A projection display device 1000 shown in FIG. 11B includes a light source unit 1021 that generates light source light and a color separation light guide optical that separates the light source light emitted from the light source unit 1021 into three colors of red, green, and blue. A system 1023 and a light modulation unit 1025 illuminated by the light source light of each color emitted from the color separation light guide optical system 1023 are provided. Further, the projection display apparatus 1000 uses a cross dichroic prism 1027 (combining optical system) that synthesizes the image light of each color emitted from the light modulation unit 1025 and the image light that has passed through the cross dichroic prism 1027 on a screen (not shown). A projection optical system 1029 which is a projection optical system for projecting.

かかる投射型表示装置1000において、光源部1021は、光源1021aと、一対のフライアイ光学系1021d、1021eと、偏光変換部材1021gと、重畳レンズ1021iとを備えている。本形態においては、光源部1021は、放物面からなるリフレクタ1021fを備えており、平行光を出射する。フライアイ光学系1021d、1021eは、システム光軸と直交する面内にマトリックス状に配置された複数の要素レンズからなり、これらの要素レンズによって光源光を分割して個別に集光・発散させる。偏光変換部材1021gは、フライアイ光学系1021eから出射した光源光を、例えば図面に平行なp偏光成分のみに変換して光路下流側光学系に供給する。重畳レンズ1021iは、偏光変換部材1021gを経た光源光を全体として適宜収束させることにより、光変調部1025に設けた複数の液晶装置100を各々均一に重畳照明可能とする。   In the projection display apparatus 1000, the light source unit 1021 includes a light source 1021a, a pair of fly-eye optical systems 1021d and 1021e, a polarization conversion member 1021g, and a superimposing lens 1021i. In the present embodiment, the light source unit 1021 includes a reflector 1021f having a paraboloid and emits parallel light. The fly's eye optical systems 1021d and 1021e are composed of a plurality of element lenses arranged in a matrix in a plane orthogonal to the system optical axis, and the light source light is divided and condensed and diverged individually by these element lenses. The polarization conversion member 1021g converts the light source light emitted from the fly-eye optical system 1021e into, for example, only a p-polarized component parallel to the drawing, and supplies it to the optical path downstream optical system. The superimposing lens 1021i allows the plurality of liquid crystal devices 100 provided in the light modulation unit 1025 to uniformly illuminate each other by appropriately converging the light source light that has passed through the polarization conversion member 1021g as a whole.

色分離導光光学系1023は、クロスダイクロイックミラー1023aと、ダイクロイックミラー1023bと、反射ミラー1023j、1023kとを備える。色分離導光光学系1023において、光源部1021からの略白色の光源光は、クロスダイクロイックミラー1023aに入射する。クロスダイクロイックミラー1023aを構成する一方の第1ダイクロイックミラー1031aで反射された赤色(R)の光は、反射ミラー1023jで反射されダイクロイックミラー1023bを透過して、入射側偏光板1037r、p偏光を透過させ、s偏光を反射するワイヤーグリッド偏光板1032r、および光学補償板1039rを介して、p偏光のまま、赤色(R)用の液晶装置100に入射する。   The color separation light guide optical system 1023 includes a cross dichroic mirror 1023a, a dichroic mirror 1023b, and reflection mirrors 1023j and 1023k. In the color separation light guide optical system 1023, the substantially white light source light from the light source unit 1021 enters the cross dichroic mirror 1023a. The red (R) light reflected by one of the first dichroic mirrors 1031a constituting the cross dichroic mirror 1023a is reflected by the reflecting mirror 1023j, passes through the dichroic mirror 1023b, and passes through the incident side polarizing plate 1037r and the p-polarized light. Then, the light is incident on the red (R) liquid crystal device 100 as p-polarized light through the wire grid polarizer 1032r that reflects s-polarized light and the optical compensation plate 1039r.

また、第1ダイクロイックミラー1031aで反射された緑色(G)の光は、反射ミラー1023jで反射され、その後、ダイクロイックミラー1023bでも反射されて、入射側偏光板1037g、p偏光を透過させ、s偏光を反射するワイヤーグリッド偏光板1032g、および光学補償板1039gを介して、p偏光のまま、緑色(G)用の液晶装置100に入射する。   Further, the green (G) light reflected by the first dichroic mirror 1031a is reflected by the reflecting mirror 1023j, and then also reflected by the dichroic mirror 1023b to transmit the incident-side polarizing plate 1037g and p-polarized light, and s-polarized light. Is incident on the green (G) liquid crystal device 100 as p-polarized light through the wire grid polarizing plate 1032g and the optical compensation plate 1039g.

これに対して、クロスダイクロイックミラー1023aを構成する他方の第2ダイクロイックミラー1031bで反射された青色(B)の光は、反射ミラー1023kで反射されて、入射側偏光板1037b、p偏光を透過させ、s偏光を反射するワイヤーグリッド偏光板1032b、および光学補償板1039bを介して、p偏光のまま、青色(B)用の液晶装置100に入射する。   On the other hand, the blue (B) light reflected by the other second dichroic mirror 1031b constituting the cross dichroic mirror 1023a is reflected by the reflection mirror 1023k and transmits the incident-side polarizing plate 1037b and the p-polarized light. Then, the light is incident on the liquid crystal device 100 for blue (B) as p-polarized light through the wire grid polarizer 1032b that reflects s-polarized light and the optical compensation plate 1039b.

なお、光学補償板1039r、1039g、1039bは、液晶装置100への入射光および出射光の偏光状態を調整することで、液晶層の特性を光学的に補償している。   Note that the optical compensation plates 1039r, 1039g, and 1039b optically compensate the characteristics of the liquid crystal layer by adjusting the polarization states of the incident light and the emitted light to the liquid crystal device 100.

このように構成した投射型表示装置1000において、光学補償板1039r、1039g、1039bを経て入射した3色の光は各々、各液晶装置100において変調される。その際、液晶装置100から出射された変調光のうち、s偏光の成分光は、ワイヤーグリッド偏光板1032r、1032g、1032bで反射し、出射側偏光板1038r、1038g、1038bを介してクロスダイクロイックプリズム1027に入射する。クロスダイクロイックプリズム1027には、X字状に交差する第1誘電体多層膜1027aおよび第2誘電体多層膜1027bが形成されており、一方の第1誘電体多層膜1027aはR光を反射し、他方の第2誘電体多層膜1027bはB光を反射する。従って、3色の光は、クロスダイクロイックプリズム1027において合成され、投射光学系1029に出射される。そして、投射光学系1029は、クロスダイクロイックプリズム1027で合成されたカラーの像光を、所望の倍率でスクリーン(図示せず。)投射する。   In the projection display apparatus 1000 configured as described above, the three colors of light incident through the optical compensation plates 1039r, 1039g, and 1039b are modulated by the liquid crystal devices 100, respectively. At that time, of the modulated light emitted from the liquid crystal device 100, the s-polarized component light is reflected by the wire grid polarizing plates 1032r, 1032g, and 1032b, and crossed dichroic prisms via the outgoing-side polarizing plates 1038r, 1038g, and 1038b. Incident at 1027. In the cross dichroic prism 1027, a first dielectric multilayer film 1027a and a second dielectric multilayer film 1027b intersecting in an X shape are formed, and the first dielectric multilayer film 1027a reflects R light, The other second dielectric multilayer film 1027b reflects B light. Therefore, the three colors of light are combined by the cross dichroic prism 1027 and emitted to the projection optical system 1029. The projection optical system 1029 projects the color image light synthesized by the cross dichroic prism 1027 on a screen (not shown) at a desired magnification.

(他の投射型表示装置)
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(Other projection display devices)
In addition, about a projection type display apparatus, you may comprise the LED light source etc. which radiate | emit the light of each color as a light source part, and supply each color light radiate | emitted from this LED light source to another liquid crystal device. .

(他の電子機器)
本発明を適用した液晶装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
(Other electronic devices)
As for the liquid crystal device 100 to which the present invention is applied, in addition to the electronic devices described above, mobile phones, personal digital assistants (PDAs), digital cameras, liquid crystal televisions, car navigation devices, video phones, POS terminals, You may use as a direct view type | mold display apparatus in electronic devices, such as an apparatus provided with the touch panel.

4a・・下電極層(第1導電層)、7b、7d・・コンタクトホール、9a・・画素電極(第2導電層)、9a0、6b0・・端部、9a1、6b1・・先端縁、10・・素子基板、10a・・画像表示領域、10w・・基板本体、20・・対向基板、50・・液晶層、6b・・ドレイン電極(第1導電層、第2導電層)、43・・第2層間絶縁膜(絶縁膜)、44・・第3層間絶縁膜(絶縁膜)、100・・液晶装置、110、1000・・投射型表示装置 4a, lower electrode layer (first conductive layer), 7b, 7d, contact hole, 9a, pixel electrode (second conductive layer), 9a0, 6b0, end, 9a1, 6b1, tip edge, 10 ..Element substrate, 10a ..Image display area, 10w ..Substrate body, 20 ..Counter substrate, 50 ..Liquid crystal layer, 6b ..Drain electrode (first conductive layer, second conductive layer), 43 .. Second interlayer insulating film (insulating film), 44 .. Third interlayer insulating film (insulating film), 100 .. Liquid crystal device, 110, 1000 .. Projection type display device

Claims (5)

基板と、
前記基板の一方の面に設けられた第1導電層と、
前記第1導電層に対して前記基板が位置する側とは反対側に設けられた絶縁膜と、
前記絶縁膜に対して前記第1導電層が位置する側とは反対側に設けられた第2導電層と
を備え、
前記第1導電層は、前記絶縁に設けられたコンタクトホールを介して前記第2導電層
に電気的に接続され、
前記コンタクトホールの開口縁は、前記第2導電層が接している第1部分と、前記第2
導電層が接していない第2部分と、第1方向に沿って延在する第1辺を有し、
前記コンタクトホールは、前記基板に垂直な方向からみた平面視において、前記第2部
分の少なくとも一部が前記第2導電層から前記第1方向に沿って突出するように配置さ
前記第2導電層は、前記絶縁膜よりも前記基板とは反対側に位置する第3部分と、前記
第1導電層と接する第4部分と、を有し、
前記第2導電層の前記第4部分は、前記基板に垂直な方向からみた平面視において、前
記第3部分よりも前記第1方向に沿って突出し、
前記第2導電層の前記第3部分は、前記第1辺と接する部分を含むことを特徴とする電気光学装置。
A substrate,
A first conductive layer provided on one surface of the substrate;
An insulating film provided on a side opposite to the side on which the substrate is located with respect to the first conductive layer;
A second conductive layer provided on a side opposite to the side where the first conductive layer is located with respect to the insulating film,
The first conductive layer is electrically connected to the second conductive layer through a contact hole provided in the insulating film ,
An opening edge of the contact hole has a first portion in contact with the second conductive layer and the second portion.
A second portion that is not in contact with the conductive layer and a first side extending along the first direction ;
The contact hole, in a plan view as viewed from a direction perpendicular to the substrate, at least a portion of said second portion is disposed so as to protrude along the first direction from said second conductive layer,
The second conductive layer includes a third portion located on the opposite side of the substrate from the insulating film;
A fourth portion in contact with the first conductive layer,
The fourth portion of the second conductive layer is a front portion in a plan view as viewed from a direction perpendicular to the substrate.
Projecting along the first direction from the third portion,
The electro-optical device , wherein the third portion of the second conductive layer includes a portion in contact with the first side .
基板と、
前記基板の一方の面に設けられた第1導電層と、
前記第1導電層に対して前記基板が位置する側とは反対側に設けられた絶縁膜と、
前記絶縁膜に対して前記第1導電層が位置する側とは反対側に設けられた第2導電層と
を備え、
前記第1導電層は、前記絶縁に設けられたコンタクトホールを介して前記第2導電層
に電気的に接続され、
前記コンタクトホールの開口縁は、前記第2導電層が接している第1部分と、前記第2
導電層が接していない第2部分と、第1方向に沿って延在する第1辺を有し、
前記コンタクトホールは、前記基板に垂直な方向からみた平面視において、前記第2部
分の少なくとも一部が前記第2導電層から前記第1方向に沿って突出するように配置さ
前記第2導電層は、前記絶縁膜よりも前記基板とは反対側に位置する第3部分と、前記
第1導電層と接する第4部分と、を有し、
前記第2導電層の前記第4部分は、前記基板に垂直な方向からみた平面視において、前
記第3部分よりも前記第1方向に沿って突出し、
前記第2導電層の前記第3部分は、前記第1辺と接していないことを特徴とする電気光学装置。
A substrate,
A first conductive layer provided on one surface of the substrate;
An insulating film provided on a side opposite to the side on which the substrate is located with respect to the first conductive layer;
A second conductive layer provided on a side opposite to the side where the first conductive layer is located with respect to the insulating film,
The first conductive layer is electrically connected to the second conductive layer through a contact hole provided in the insulating film ,
An opening edge of the contact hole has a first portion in contact with the second conductive layer and the second portion.
A second portion that is not in contact with the conductive layer and a first side extending along the first direction ;
The contact hole, in a plan view as viewed from a direction perpendicular to the substrate, at least a portion of said second portion is disposed so as to protrude along the first direction from said second conductive layer,
The second conductive layer includes a third portion located on the opposite side of the substrate from the insulating film;
A fourth portion in contact with the first conductive layer,
The fourth portion of the second conductive layer is a front portion in a plan view as viewed from a direction perpendicular to the substrate.
Projecting along the first direction from the third portion,
The electro-optical device , wherein the third portion of the second conductive layer is not in contact with the first side .
前記第1導電層は、前記基板の一方の面に形成された画素トランジスターに電気的に接
続する中継電極であり、
前記第2導電層は、画素電極であることを特徴とする請求項1または2の何れか一項に記載の電気光学装置。
The first conductive layer is a relay electrode electrically connected to a pixel transistor formed on one surface of the substrate;
The electro-optical device according to claim 1 , wherein the second conductive layer is a pixel electrode.
前記基板の一方の面に対向配置された対向基板と、
前記基板と前記対向基板との間に配置された液晶層とを有することを特徴とする請求項
1または2の何れか一項に記載の電気光学装置。
A counter substrate disposed opposite to one surface of the substrate;
Claim, characterized in that it comprises a liquid crystal layer disposed between the substrate and the counter substrate
The electro-optical device according to any one of 1 and 2 .
請求項に記載の電気光学装置を備えた投射型表示装置であって、
前記電気光学装置に照射される照明光を出射する光源部と、前記電気光学装置により変
調された光を投射する投射光学系と、を有していることを特徴とする投射型表示装置。
A projection display device comprising the electro-optical device according to claim 4 ,
A projection-type display device comprising: a light source unit that emits illumination light applied to the electro-optical device; and a projection optical system that projects light modulated by the electro-optical device.
JP2011052609A 2011-03-10 2011-03-10 Electro-optic device, projection display device Expired - Fee Related JP5691678B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011052609A JP5691678B2 (en) 2011-03-10 2011-03-10 Electro-optic device, projection display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011052609A JP5691678B2 (en) 2011-03-10 2011-03-10 Electro-optic device, projection display device

Publications (3)

Publication Number Publication Date
JP2012189759A JP2012189759A (en) 2012-10-04
JP2012189759A5 JP2012189759A5 (en) 2014-04-24
JP5691678B2 true JP5691678B2 (en) 2015-04-01

Family

ID=47083006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011052609A Expired - Fee Related JP5691678B2 (en) 2011-03-10 2011-03-10 Electro-optic device, projection display device

Country Status (1)

Country Link
JP (1) JP5691678B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117501350A (en) * 2022-05-31 2024-02-02 京东方科技集团股份有限公司 Display substrate and display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349953A (en) * 1993-06-11 1994-12-22 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JPH08288383A (en) * 1995-04-11 1996-11-01 Oki Electric Ind Co Ltd Forming method of multilayer interconnection of semiconductor element
JP4075299B2 (en) * 2000-09-20 2008-04-16 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE ELEMENT BOARD AND ELECTRO-OPTICAL DEVICE USING THE SAME
JP4355552B2 (en) * 2003-10-09 2009-11-04 シャープ株式会社 Manufacturing method of liquid crystal display element
CN1605916B (en) * 2003-10-10 2010-05-05 乐金显示有限公司 Liquid crystal display panel having the thin film transistor array substrate, and method of manufacturing thin film transistor array substrate and liquid crystal display panel
JP5323604B2 (en) * 2009-07-30 2013-10-23 株式会社ジャパンディスプレイ Display device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2012189759A (en) 2012-10-04

Similar Documents

Publication Publication Date Title
JP5849489B2 (en) Electro-optical device, projection display device, electronic apparatus, and method of manufacturing electro-optical device
JP5699741B2 (en) Liquid crystal device and projection display device
JP5708133B2 (en) Liquid crystal device and projection display device
JP2012083513A (en) Liquid crystal device, and electronic device
JP2012098577A (en) Liquid crystal device and projection type display device
JP5910009B2 (en) Liquid crystal device and electronic device
US10656456B2 (en) Electro-optical device and electronic apparatus
US10527889B2 (en) Liquid-crystal display device and electronic apparatus
JP5810589B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP2012083517A (en) Liquid crystal device and projection display device
JP3199692U (en) Electro-optical device and electronic apparatus
JP2017009887A (en) Electro-optic device and electronic apparatus
JP5691678B2 (en) Electro-optic device, projection display device
JP2012189758A (en) Method for manufacturing electro-optic device
JP2012185422A (en) Liquid crystal device, method for manufacturing liquid crystal device and projection type display device
JP2018045018A (en) Liquid crystal device and electronic apparatus
JP2017120434A (en) Electro-optical device, projection type display device, and electronic apparatus
JP2012198386A (en) Electro-optic device, projection type display device and electronic equipment
JP2012198255A (en) Substrate and manufacturing method of electro-optical device
JP6107919B2 (en) Electro-optical device, electronic equipment
JP2012225971A (en) Method for manufacturing liquid crystal device and liquid crystal device
JP5884655B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2012088417A (en) Method for manufacturing electro-optic device, and electro-optic device
JP4862460B2 (en) Reflective liquid crystal display element, manufacturing method thereof, and liquid crystal display device
JP2012185423A (en) Electro-optic device and projection display

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R150 Certificate of patent or registration of utility model

Ref document number: 5691678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees