KR20030083769A - 반도체 기판에 형성된 전극 패드의 배선금속 형성방법 - Google Patents

Abstract

본 발명은 반도체 기판에 형성된 전극 패드의 배선방법에 관한 것으로, 반도체기판과 수직경계면을 이루고 있는 전극 패드의 상측면, 그 상측면에 이웃한 측면과 그 측면으로 연장된 반도체기판의 일부면을 노출시켜 유전막을 형성하고, 그 유전막으로 노출된 전극 패드에 배선 금속을 증착시킴으로서, 전기적 배선 상태 불량을 방지할 수 있어, 반도체 기판에 제조되는 소자의 생산 수율을 향상시킬 수 있는 효과가 발생한다.

Description

반도체 기판에 형성된 전극 패드의 배선금속 형성방법{Method for forming wiring metal of electrode pad formed on the semiconductor substrate}

본 발명은 반도체 기판에 형성된 전극 패드의 배선금속 형성방법에 관한 것으로, 보다 상세하게는 증착되는 금속의 전기적 배선 상태 불량을 방지할 수 있어, 반도체 기판에 제조되는 소자의 생산 수율을 향상시킬 수 있는 반도체 기판에 형성된 전극 패드의 배선금속 형성방법에 관한 것이다.

일반적인 반도체 공정에서는, 미세한 크기의 금속단자를 가지는 능동소자가 형성되고, 이 능동소자에 전기적 신호를 인가하기 위한 외부 연결단자인 패드(Pad)가 형성되며, 이들 사이에 금속층이 존재하여 패드와 능동소자는 상호 연결된다.

이러한 반도체 공정중에서 능동소자의 보호, 신뢰성 개선, 단위 능동소자간의 절연성 확보, 능동소자 각 단자간의 절연성 확보와 캐패시터의 형성을 위하여 유전막이 증착되어진다.

통상, 유전체 사이의 두 금속을 상호 연결하는 금속층 형성을 위한 방법으로는 감광막을 사용하여 금속을 전기분해하는 방법에 의해 연결시키는 에어브리지(Air bridge)기술과 진공 증착 금속을 사용하여 연결하는 기술이 있다.

도 1은 종래의 방법에 따른 컬렉터 전극과 바닥전극과의 금속이 배선된 상태를 도시한 이종접합 바이폴라 트랜지스터의 부분단면도로서, 이종접합 바이폴라 트랜지스터(30)는 반도체 기판(10)의 상부 일측면에 서브컬렉터층(7)이 형성되어 있고; 상기 서브컬렉터층(7)의 상부의 일측면에 컬렉터층(5)과 베이스층(4)이 순차적으로 형성되어 있고; 상기 베이스층(4)의 주변 서브컬렉터층(7) 상부에 컬렉터금속층(6)이 형성되어 있고; 상기 베이스층(4)의 상부 일측면에 베이스금속층(4)과, 타측면에 에미터층(2)이 형성되어 있고; 상기 에미터층(2)의 상부에 에미터금속층(1)이 형성되어 있다.

이런 이종접합 바이폴라 트랜지스터 구조(30)는 외부로부터 전기적 연결하기 위한 바닥금속층(8)이 상기 반도체 기판(10)의 상부 타측면에 형성되어 있다.

그리고, 상기 컬렉터금속층(6), 베이스금속층(4), 에미터금속층(1)과 바닥금속층(8)의 상면 일부면을 노출시키며, 상기 반도체 기판(10)의 상부에는 유전막(9)이 형성되어 있다.

이 때, 상기 컬렉터금속층(6)의 노출면과 상기 바닥금속층(8)의 노출면에는 금속이 증착되어 전기적으로 연결된다.

그런데, 도 1에 도시된, 'A'영역의 수직면에서는 상대적으로 연결이 원활하나, 'B'영역에 증착되는 금속은 유전막(9)과 바닥금속층(8)이 합친 두께의 단차로로 인하여, 'A'영역에 증착되는 금속의 두께보다 상대적으로 두께가 얇게 되고, 이에 따라, 전기적인 특성이 저하된다.

이러한, 기판과 바닥금속의 수직경계면으로 인한 큰 단차에 배선 금속이 얇게 증착되는 현상은 컬렉터와 바닥 금속 패드 사이뿐만 아니라, 유전막을 사이에 두고 두께가 두꺼운 두 금속간을 연결하는 곳에서는 언제든지 발생할 수 있다.

이렇게 얇게 증착되는 배선금속의 문제점을 방지하기 위하여, 배선 금속을 너무 두껍게 증착시킬 경우, 향후 열 문제가 발생될 수 있고, 바닥금속 경계가 지저분해지는 문제가 발생된다.

이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 반도체기판과 수직경계면을 이루고 있는 전극 패드의 상측면, 그 상측면에 이웃한 측면과 그 측면으로 연장된 반도체기판의 일부면을 노출시켜 유전막을 형성하고, 그 유전막으로 노출된 전극 패드에 배선 금속을 증착시킴으로서, 전기적 배선 상태 불량을 방지할 수 있는 반도체 기판에 형성된 전극 패드의 배선방법을 제공하는 데 그 목적이 있다.

상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 반도체기판과 수직경계면을 이루고 있는 전극 패드의 상측면, 그 상측면에 이웃한 측면과 그 측면으로 연장된 반도체기판의 일부면을 노출시키며, 유전막을 형성하는 제 1 단계와;

상기 유전막으로 노출된 전극 패드에 배선 금속을 증착하는 제 2 단계를 포함하는 반도체 기판에 형성된 전극 패드의 배선방법이 제공된다.

도 1은 종래의 방법에 따른 컬렉터 전극과 바닥전극과의 금속이 배선된 상태를 도시한 이종접합 바이폴라 트랜지스터의 부분단면도이다.

도 2는 본 발명에 따라 컬렉터 전극과 바닥전극과의 금속이 배선된 상태를 도시한 이종접합 바이폴라 트랜지스터의 부분단면도이다.

도 3은 본 발명의 제 1 실시예에 따라 반도체 기판에 형성된 전극패드들에 전기적 배선이 되는 상태를 도시한 단면도이다.

도 4는 본 발명의 제 2 실시예에 따라 반도체 기판에 형성된 전극패드들에 전기적 배선이 되는 상태를 도시한 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

6 : 컬렉터 금속층 8 : 바닥금속층

7 : 서브컬렉터층 9,23 : 유전막

10,20 : 반도체 기판 21,22 : 전극패드

24 : 배선금속층 26 : 기능막

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.

도 2는 본 발명에 따라 컬렉터 전극과 바닥전극과의 금속이 배선된 상태를도시한 이종접합 바이폴라 트랜지스터의 부분단면도로서, 컬렉터 금속층(6)을 향하는 바닥 금속패드(8)의 상측면, 그 상측면에 이웃한 측면과 그 측면으로 연장된 반도체 기판(10)의 일부면을 노출시키며, 유전막(9)을 형성한 다음, 상기 컬렉터 금속층(6)과 바닥 금속패드(8)에 금속층을 증착하여, 전기적 배선이 되어 있다.

따라서, 본 발명은 수직하강되어 증착되는 금속의 두께가 균일하게 되어, 종래의 도 1에 도시된 바와 같이, 반도체 기판(10)과 바닥 금속패드(8)의 수직경계면으로 형성된 큰 단차로 인하여, 배선 금속이 얇게 증착되는 불량 발생을 방지할 수 있다.

여기서, 상기 컬렉터 금속층(6)의 하부에는 서브컬렉터층(7)이 형성되어 있고, 이 서브컬렉터층(7)은 습식식각되어 측면의 경사진 형상을 이루고 있어, 이 컬렉터 금속층(6)에 증착되는 금속은 서브컬렉터층(7)의 경사진 측면을 따라 증착되므로 균일하게 증착된다.

도 3은 본 발명의 제 1 실시예에 따라 반도체 기판에 형성된 전극패드들에 전기적 배선이 되는 상태를 도시한 단면도로서, 반도체 기판에 제조되는 소자들은 다양한 전극 패드들을 구비하고 있으며, 그 한 일례로, 도 3과 같이, 반도체 기판(20)에 형성되는 제 1, 2 전극 패드들(21,22)은 반도체 기판면과 수직경계면을 이루고 있다.

그리고, 외부로부터 인가되는 충격 및 이물질의 침투로부터 반도체 기판에 형성된 소자를 보호하기 위하여, 전극 패드 및 기능막들의 노출면에는 산화막과 같은 유전막이 형성되어 있다.

여기서, 본 발명의 제 1 실시예에서는 반도체 기판에 형성되어, 상호 이격된 제 1, 2 전극 패드들(21,22)이 반도체기판과 수직경계면을 이루고 있을 경우, 전기적 배선이 되는 위치의 제 1, 2 전극 패드들(21,22)에는 유전막(23)을 형성하지 않는다.

즉, 상기 제 1, 2 전극 패드들(21,22)의 상측면(21a,22a), 그 상측면(21a,22a)에 이웃한 측면(21b,22b)과 그 측면(21b,22b)으로 연장된 반도체 기판(10)의 일부면(20a,20a)을 노출시키며, 유전막(23)을 형성한다.

그 다음, 상기 제 1 전극 패드(21)의 노출된 영역에서, 상기 제 2 전극 패드(22)의 노출된 영역까지 금속층을 증착하여, 상기 제 1, 2 전극 패드들(21,22)을 배선금속층(24)으로 전기적 연결시킨다.

도 4는 본 발명의 제 2 실시예에 따라 반도체 기판에 형성된 전극패드들에 전기적 배선이 되는 상태를 도시한 단면도로서, 제 1 전극 패드(22)가 반도체기판(20)과 수직경계면을 이루고 있고, 제 2 전극 패드(21)가 반도체기판(20)에 형성된 기능막(26) 상부에 형성되어 있고, 상기 기능막(26)의 측면은 경사져 있다.

여기서, 상호 이격되어 있는 제 1, 2 전극 패드들(21,22)에 배선금속이 증착되어 전기적으로 연결된다.

본 발명의 제 2 실시예에서도, 제 1 실시예와 동일하게, 유전막(23)을 제 1 전극 패드(22) 상측면, 그 상측면에 이웃한 측면과 그 측면으로 연장된 기판(10)의 일부면을 노출시키며 형성한다.

그리고, 상기 기능막(26)의 상부에 형성된 제 2 전극 패드(21)에는 상부 일부만 노출시키며 유전막(23)을 형성한다.

따라서, 상기 유전막(23)으로 노출된 제 2 전극 패드(21)의 상부면에 배선금속층(24)이 증착된다. 그리고, 상기 기능막(26)의 경사진 면을 따라 형성된 유전막(23)의 상부, 상기 제 1 전극 패드(22) 상측면, 그 상측면에 이웃한 측면과 그 측면으로 연장된 기판(10)의 일부면에 금속층이 증착됨으로서, 상기 제 1 전극패드(22)와 상기 제 2 전극패드(21) 사이에는 전기적 연결을 위한 배선금속층(24)이 형성된다.

이상에서 상세히 설명한 바와 같이 본 발명은 반도체기판과 수직경계면을 이루고 있는 전극 패드의 상측면, 그 상측면에 이웃한 측면과 그 측면으로 연장된 반도체기판의 일부면을 노출시켜 유전막을 형성하고, 그 유전막으로 노출된 전극 패드에 배선 금속을 증착시킴으로서, 전기적 배선 상태 불량을 방지할 수 있어, 반도체 기판에 제조되는 소자의 생산 수율을 향상시킬 수 있는 효과가 있다.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (2)

1. 반도체 기판에 형성된 전극 패드의 배선금속 형성방법에 있어서,

   반도체기판과 수직경계면을 이루고 있는 전극 패드의 상측면, 그 상측면에 이웃한 측면과 그 측면으로 연장된 반도체기판의 일부면을 노출시키며, 유전막을 형성하는 제 1 단계와;

   상기 유전막으로 노출된 전극 패드에 배선 금속을 증착하는 제 2 단계를 포함하는 것을 특징으로 하는 반도체 기판에 형성된 전극 패드의 배선금속 형성방법.
2. 제 1 항에 있어서,

   상기 제 1 단계의 상기 반도체 기판의 상부에는 반도체 기판의 상부 일측면에 서브컬렉터층이 형성되어 있고, 상기 서브컬렉터층의 상부의 일측면에 컬렉터층과 베이스층이 순차적으로 형성되어 있고, 상기 베이스층의 주변 서브컬렉터층 상부에 컬렉터금속층이 형성되어 있고, 상기 베이스층의 상부 일측면에 베이스금속층과 타측면에 에미터층이 형성되어 있고, 상기 에미터층의 상부에 에미터금속층이 형성되어 있는 이종접합 바이폴라 트랜지스터를 상기 전극패드와 이격되도록 더 형성하며, 상기 유전막은 전극패드와 상기 컬렉터금속층, 베이스금속층과 에미터금속층의 상면 일부면을 노출시키며, 상기 반도체 기판의 상부에 더 형성시키며;

   상기 제 2 단계에서는, 상기 유전막으로 노출된 상기 컬렉터금속층의 상부면까지 배선금속을 더 증착시키는 것을 특징으로 하는 반도체 기판에 형성된 전극 패드의 배선금속 형성방법.