KR20030082013A - 애벌런치 포토다이오드 및 그 제조방법 - Google Patents
애벌런치 포토다이오드 및 그 제조방법 Download PDFInfo
- Publication number
- KR20030082013A KR20030082013A KR1020020020491A KR20020020491A KR20030082013A KR 20030082013 A KR20030082013 A KR 20030082013A KR 1020020020491 A KR1020020020491 A KR 1020020020491A KR 20020020491 A KR20020020491 A KR 20020020491A KR 20030082013 A KR20030082013 A KR 20030082013A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- amplification
- diffusion
- avalanche photodiode
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims abstract description 11
- 230000003321 amplification Effects 0.000 claims abstract description 99
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 99
- 238000009792 diffusion process Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000005684 electric field Effects 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 230000002093 peripheral effect Effects 0.000 abstract description 14
- 238000000151 deposition Methods 0.000 abstract 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000006096 absorbing agent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 101100127892 Caenorhabditis elegans let-60 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
- H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66113—Avalanche diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 광통신 시스템에서 광을 수신하여 전기신호로 변환한 후 소자내부에서 신호를 증폭시켜 주는 애벌런치 포토다이오드 및 그 제조방법에 관한 것으로, 기판; 상기 기판 위에 차례로 적층된 광 흡수층, 그래이딩층, 전기장 버퍼층, 증폭층; 상기 증폭층의 상단 일부에 형성되고 가장자리 부분의 증폭층 폭이 중앙부분의 증폭층 폭보다 얇게 되도록 형성된 확산층; 상기 확산층 주위로 확산층과 전기적으로 분리되고 링 형태를 갖도록 형성된 가드링; 상기 확산층 위에 형성된 p형 전극; 및 상기 기판 배면에 형성된 n형 전극을 구비하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 포토다이오드에 관한 것으로, 특히 광통신 시스템에서 광을 수신하여 전기신호로 변환한 후 소자내부에서 신호를 증폭시켜 주는 애벌런치 포토다이오드 및 그 제조방법에 관한 것이다.
도 1은 일반적인 평탄형 애벌런치 포토다이오드의 구조를 나타낸 것으로, n형 InP기판(10)에 n형 InGaAs 흡수층(11), n형 InGaAsP 그래이딩층(12), n형 InP 전기장 버퍼층(13), InP 증폭층(14)이 차례로 형성되고, 증폭층(14)의 상단 일부에 1차 확산층(15) 및 2차 확산층(16)이 형성되어 있다. 참조부호 17은 SiNx 표면 보호막, 18은 p형 전극, 19는 n형 전극을 각각 나타낸다.
이 구조는 Wm, 즉 증폭층의 폭이 0.5㎛ 이상되는 2.5Gbps급 애벌란치 포토다이오드 및 0.2㎛ 정도 되는 10Gbps급 애벌란치 포토다이오드에 적용되는 구조이다. 설명이 용이하도록 1차 확산되고 이후 2차 확산공정에서 드라이브-인(drive-in) 되어 형성된 증폭층 부분을 주변 증폭층(B)이라고 부르고, 2차 확산으로 형성된 증폭층 부분을 중앙 증폭층(A)이라고 부르기로 한다.
기본적인 동작원리를 보면, 우선 광이 InP 및 InGaAsP 층에 흡수되지 않고통과해서 흡수층인 InGaAs층(11)에서 흡수 여기되고 이때 전자와 정공이 생성된다. 이를 전자-정공 쌍(electron-hole pair; EHP)이라 부른다. 소자에 역전압이 걸려 있으므로 흡수된 EHP에서 전자는 N-전극을 통해 빠져나가고 정공은 InGaAsP층(12)을 지나 n-InP층(13)에서 가속이 붙어서 신호 증폭층인 u-InP층(14)에서 본격적으로 신호 증폭되면서 P-형 전극(18)으로 빠져나오게 된다. 이런 과정을 거쳐 애벌런치 포토다이오드 소자는 입력신호를 내부적인 증폭을 통해 여타 증폭 전자소자보다 상대적으로 작은 잡음으로 큰 출력신호를 내보내게 된다.
하지만 이러한 증폭 과정은 시간 소모를 동반하게 되는데 증폭층(Wm)이 길면 길수록 소모시간은 늘어나고 소자의 대역폭 특성은 떨어지게 된다. 참고로 2.5Gbps급 애벌런치 포토다이오드의 경우 증폭층의 폭이 0.5㎛ 정도까지는 충분한 대역폭을 가지는 것으로 알려져 있다. 하지만 10Gbps급 초고속 광통신용 애벌런치 포토다이오드 소자의 경우 증폭층 폭이 최대 0.2㎛ 수준까지 밖에 허용되지 않는다. 이처럼 증폭층의 폭이 작아지는 경우에는 도 2에서 볼 수 있듯이, 필연적으로 주변 증폭층(B)에서 먼저 항복을 일으키게 된다.
도 3a는 중앙 증폭층(A)에서의 증폭이득이 10dB 정도 되도록 바이어스를 인가한 상태에서, 단일 모드 광섬유로부터 주사되는 입력광을 스캔하면서 얻은 증폭이득 지도이며, 도 3b는 3a의 컷-라인 뷰(cut-line view)이다. 도면에서 보듯이 중앙 증폭층(A)이 아닌 주변 증폭층(B)에서 더 큰 증폭이득을 보이고 있다. 이런 결과로 인해 중앙 증폭층에서의 광전류 대 전압 곡선이 도 4와 같이 나타나고, 소위 조기항복 현상에 의해 원활한 증폭영역을 확보하기 어렵게 된다. 또한 국부적인 항복 현상이 수반될 경우 신뢰성 측면에서도 조기에 실패할 가능성이 높아진다.
물론 흡수층의 두께를 0.4㎛ 수준 이내로 충분히 줄이면 이와 같은 조기 항복 현상을 피할 수 있다. 도 5는 흡수층의 두께에 따른 항복 전압 대 증폭층 폭의 도면을 보여주고 있다. 또한, 도 6은 실제로 제작된 흡수층의 두께가 0.4㎛, 증폭층의 폭이 0.2㎛인 소자의 증폭이득 10dB에서의 증폭이득 지도이다. 하지만 이와 같은 방법으로 제작된 애벌런치 포토다이오드 모듈의 경우 너무 작은 리스판시비티(responsivity) ( ~ 0.37)로 인해 수신감도의 손실을 초래하여, 최소 요구 사양인 -24dBm에 못 미치는 -22dBm 수준에 그치게 된다.
따라서, 본 발명의 목적은 10Gbps급 이상 광통신에 적합한 애벌란치 포토다이오드 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 증폭층 주변에서의 에지 항복과 같은 국부적인 항복현상을 극복하고 중앙 증폭층에서 원활한 증폭 이득을 얻을 수 있는 애벌란치 포토다이오드 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위해 본 발명의 애벌란치 포토다이오드는 기판; 상기 기판 위에 차례로 적층된 광 흡수층, 그래이딩층, 전기장 버퍼층, 증폭층; 상기 증폭층의 상단 일부에 형성되고 가장자리 부분의 증폭층 폭이 중앙부분의 증폭층 폭보다 얇게 되도록 형성된 확산층; 상기 확산층 주위로 확산층과 전기적으로 분리되고 링 형태를 갖도록 형성된 가드링; 상기 확산층 위에 형성된 p형 전극; 및 상기기판 배면에 형성된 n형 전극을 구비하여 이루어지는 것을 특징으로 한다.
바람직하게, 상기 확산층은 가장자리 부분의 증폭층 폭이 중앙 부분의 증폭층 폭보다 30 내지 40nm 얇게 되도록 형성된 것을 특징으로 한다.
더욱 바람직하게, 상기 확산층은 상기 중앙 부분의 증폭층 폭이 0.1 내지 0.3㎛가 되도록 형성된 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위해 본 발명의 애벌런치 포토다이오드 제조방법은 기판 위에 광 흡수층, 그래이딩층, 전기장 버퍼층, 증폭층을 차례로 형성하는 단계; 상기 증폭층 위에 마스크 패턴을 형성한 다음, 하부의 상기 증폭층을 소정 두께로 식각하여 단차가 형성되도록 하는 단계; 상기 증폭층 위에 확산층과 가드링 영역의 상기 증폭층이 노출되도록 패턴화된 확산마스크를 형성하는 단계; 확산 공정을 진행하여 가장자리 부분의 증폭층 폭이 중앙부분의 증폭층 폭보다 얇게 되도록 확산층을 형성하고 상기 확산층 주위로 확산층과 전기적으로 분리되고 링 형태를 갖도록 가드링을 형성하는 단계; 상기 확산층 위에 p형 전극을 형성하는 단계; 및 상기 기판 배면에 n형 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게, 상기 증폭층 식각시 식각되는 증폭층의 두께는 30 내지 40nm 인 것을 특징으로 한다.
더욱 바람직하게, 상기 확산층은 상기 중앙 부분의 증폭층 폭이 0.1 내지 0.3㎛가 되도록 형성된 것을 특징으로 한다.
도 1은 종래의 평탄형 애벌런치 포토다이오드의 구조를 나타내는 단면도,
도 2는 증폭층 폭에 따른 항복전압 정도를 나타내는 도면,
도 3a 및 도 3b는 증폭이득이 10dB에서 얻은 증폭이득 지도,
도 4는 중앙 증폭층에서의 광전류 대 전압 곡선을 나타내는 도면,
도 5는 흡수층의 두께에 따른 항복 전압 대 증폭층 폭을 나타내는 도면,
도 6은 흡수층의 두께가 0.4㎛, 증폭층의 폭이 0.2㎛인 소자의 증폭이득 10dB에서의 증폭이득을 나타내는 도면,
도 7은 본 발명의 바람직한 실시예에 따른 애벌런치 포토다이오드의 구조를 나타내는 단면도,
도 8은 증폭층의 폭에 따른 항복전압(Vb) 변화를 나타내는 도면,
도 9는 흡수층과 증폭층의 터널링 항복현상이 일어나는 경계를 나타내는 도면,
도 10a 및 도 10b는 본 발명에 따른 테스트 패턴의 증폭이득 분포를 나타내는 도면,
도 11a 내지 도 11f는 본 발명의 일 실시예에 따른 애벌런치 포토다이오드 제조과정을 나타내는 단면도.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도 7 내지 도 11을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 7은 본 발명의 바람직한 실시예에 따른 포토다이오드의 구조를 나타낸 단면도로써, n형 InP기판(20), 그 위에 적층된 n형 InGaAs 흡수층(21), n형 InGaAsP 그래이딩층(22), n형 InP 전기장 버퍼층(23), 도핑하지 않은 InP 증폭층(24), 증폭층의 상단 일부에 형성되고 가장자리 부분은 증폭층 폭(WB)이 중앙(WA)보다 작도록 형성된 확산층(25,26), 상기 확산층 주위로 확산층과 전기적으로 분리되고 링 형태를 갖도록 형성된 n형 InP 가드링, 표면 보호층, 상기 확산층 위에 형성된 p형 전극(28), 기판 배면에 형성된 n형 전극(29), 반사방지층(30)으로 구성된다. 이때, 반사방지층(30)은 기판 쪽에서 광 입사가 이루어지도록 하는 경우에 적용되는 구조이다.
도 8은 증폭층의 폭에 따른 항복전압(Vb) 변화를 나타내는 그래프로써, 점선과 실선은 InGaAs흡수층 변화에 따른 변화이므로 실선에 대해서만 설명하도록 한다. 즉, 흡수층의 두께를 1.0㎛로 제작한 APD에 대해 논의한다. X-축은 nm 단위로 표시되어 있다.
상술한 바와 같이 애벌런치 포토다이오드에서는 증폭층 폭에 따라 빌드-업 타임(build-up time)이 영향을 받으므로 0.2㎛ 수준으로 조절해야 한다. 도면에서 증폭층의 폭이 0.1㎛에서 0.3㎛까지는 항복전압이 감소하는 경향을 갖는다. 이것은 증폭이득에 영향을 주는 파라미터가 전압에 따른 전기장의 세기뿐만 아니라 증폭층의 폭도 있기 때문이다. 증폭층이 너무 얇으면 그만큼 높은 전기장의 세기가 요구되고 곧 항복 전압이 커지게 된다. 이로부터 중앙 증폭층의 증폭이득을 주변 증폭층의 그것보다 더 크게 유지하기 위해서는 오히려 중앙 증폭층의 폭을 다소 더 크게 할 필요가 있다. 결국 증폭이득 분포와 빌드-업 타임을 동시에 충족시키기 위해서 중앙 증폭층의 폭(WA)은 0.2㎛ 수준으로 하고, 주변 증폭층의 폭(WB)은 이보다 다소 작게 해야 한다. 얼마나 작게 할 것인가에 대해서 도 9에 도시된 흡수층과 증폭층의 터널링 항복현상이 일어나는 경계를 제시함으로써 그 하한을 두고 있다. 대략 30 내지 40nm 수준의 증폭층 폭 차이는 허락될 수 있음을 알 수 있다.
이와 같이 하더라도, 중앙 증폭층과 주변 증폭층이 이어지는 부분은 곡률에 의한 효과가 있을 수 있고 주변 증폭층의 바깥 테두리 부분은 여전히 낮은 항복 전압을 갖게 될 것으로 생각되어 국부적인 항복현상을 초래할 가능성이 있다. 하지만, 중앙 증폭층과 주변 증폭층 사이의 점이 영역은 그 두께 차이가 30 내지 40nm 수준으로 작아서 곡률 반경이 근사적으로 매우 커서 그 영향을 무시할 수 있고, 주변 증폭층의 바깥 테두리 부분은 그 바깥의 부동 가드링 간격을 최적화하여 해당 영역의 전기장 세기를 약화하여 항복으로부터 보호할 수 있다.
상기와 같은 구조를 갖는 애벌런치 포토 다이오드의 중앙에서 증폭이득이 주도적인지를 확인하고자 도 10a에 도시된 바와 같은 테스트 패턴(test pattern)을 이용해서 2-D 이득 프로파일(gain profile)을 얻었다.
도 10b에서 볼 수 있듯이 증폭이득의 분포가 대개 원하는 방향으로 형성되어 있다.
도 11a 내지 도 11f는 본 발명의 일 실시예에 따른 애벌런치 포토다이오드 제조과정을 나타내는 단면도로써, 이를 통해 애벌런치 포토다이오드 제조방법을 설명하면 다음과 같다.
먼저, 도 11a에 도시된 바와 같이 n형 InP기판(20)에 1㎛ 두께의 n형 InGaAs 흡수층(21), n형 InGaAsP 그래이딩층(22), n형 InP 전기장 버퍼층(23), 도핑하지 않은 InP 증폭층(24)을 차례로 형성한 다음, 이후에 확산층이 형성될 영역의 상기 InP 증폭층(24) 위에 감광막 패턴(40)을 형성한다.
이어서, 도 11b에 도시된 바와 같이 상기 감광막 패턴(40)을 식각마스크로 하부의 상기 InP 증폭층(24)을 소정 두께로 식각하여 제거한 다음, 상기 감광막 패턴(40)을 제거한다. 이때, 식각되는 증폭층의 두께(D)는 400Å보다 작게 되도록 하며, 식각 두께(D)에 따라 이후에 형성될 중앙 증폭층과 주변 증폭층의 두께 차이가 결정되게 된다.
다음으로, 도 11c에 도시된 바와 같이 상기 증폭층(24) 위에 확산층과 가드링 영역의 상기 증폭층(24)이 노출되도록 패턴화된 SiNx확산마스크(50)를 형성한다.
계속해서, 도 11d에 도시된 바와 같이 상기 SiNx확산마스크(50)를 마스크로이용한 확산(diffusion) 공정을 진행하여 상기 증폭층(24)에 중앙확산층(26), 주변확산층(25) 및 가드링(60)이 형성되도록 한다. 확산시, 상기 식각된 증폭층의 두께(D)만큼 주변 증폭층에서 확산영역이 아래쪽에 위치함으로써 중앙 증폭층의 폭(WA)이 주변 증폭층(WA)에 비해 크게 형성된다.
이어서, 도 11e에 도시된 바와 같이 SiNx확산마스크(50)를 제거한 다음, 전체 상부에 전극접촉을 위한 창이 형성된 SiNx(27) 및 p-전극(28)을 형성한다.
끝으로, 도 11f에 도시된 바와 같이, 기판 배면에 반사방지층(30), n-전극(29)을 형성하면 소자제조 공정이 완료된다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명은 RP-APD(Recessed Periphery Avalanche Photo Diode) 구조를 적용함으로써 증폭층 주변에서의 에지 항복과 같은 국부적인 항복 현상을 극복하고 중앙 증폭층에서 원활한 증폭 이득을 얻을 수 있다. 이것은 소자의 DC, AC 특성 확보에 매우 중요할 뿐만 아니라 신뢰성 측면에서도 매우 바람직한 결과라 할 수 있다.
또한, 한번의 확산공정만 수행되기 때문에 확산 깊이 조절에 대한 정확도가 높아져 공정 재현성이 향상되고, 결과적으로 수율을 높일 수 있다.
Claims (10)
- 기판;상기 기판 위에 차례로 적층된 광 흡수층, 그래이딩층, 전기장 버퍼층, 증폭층;상기 확산층 주위로 확산층과 전기적으로 분리되고 링 형태를 갖도록 형성된 가드링;상기 확산층 위에 형성된 p형 전극; 및상기 기판 배면에 형성된 n형 전극을 구비하여 이루어지는 것을 특징으로 하는 애벌런치 포토다이오드.
- 제 1 항에 있어서, 상기 확산층은가장자리 부분의 증폭층 폭이 중앙 부분의 증폭층 폭보다 30 내지 40nm 얇게 되도록 형성된 것을 특징으로 하는 애벌런치 포토다이오드.
- 제 1 항 또는 제 2 항에 있어서, 상기 확산층은상기 중앙 부분의 증폭층 폭이 0.2㎛가 되도록 형성된 것을 특징으로 하는 애벌런치 포토다이오드.
- 제 1 항에 있어서, 상기 광 흡수층의 두께가 1.0㎛인 것을 특징으로 하는 애벌런치 포토다이오드.
- 제 1 항에 있어서, 상기 기판 쪽에서 광 입사가 이루어지도록 하는 반사방지층을 더 구비하는 것을 특징으로 하는 애벌런치 포토다이오드.
- 기판 위에 광 흡수층, 그래이딩층, 전기장 버퍼층, 증폭층을 차례로 형성하는 단계;상기 증폭층 위에 마스크 패턴을 형성한 다음, 하부의 상기 증폭층을 소정 두께로 식각하여 단차가 형성되도록 하는 단계;상기 증폭층 위에 확산층과 가드링 영역의 상기 증폭층이 노출되도록 패턴화된 확산마스크를 형성하는 단계;확산 공정을 진행하여 가장자리 부분의 증폭층 폭이 중앙부분의 증폭층 폭보다 얇게 되도록 확산층을 형성하고, 상기 확산층 주위로 확산층과 전기적으로 분리되고 링 형태를 갖도록 가드링을 형성하는 단계;상기 확산층 위에 p형 전극을 형성하는 단계; 및상기 기판 배면에 n형 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 애벌런치 포토다이오드 제조방법.
- 제 6 항에 있어서, 상기 증폭층 식각시 식각되는 증폭층의 두께는30 내지 40nm 인 것을 특징으로 하는 애벌런치 포토다이오드 제조방법.
- 제 6 항 또는 제 7 항에 있어서, 상기 확산층은상기 중앙 부분의 증폭층 폭이 0.2㎛가 되도록 형성된 것을 특징으로 하는 애벌런치 포토다이오드 제조방법.
- 제 6 항에 있어서, 상기 광 흡수층의 두께가 1.0㎛인 것을 특징으로 하는 애벌런치 포토다이오드 제조방법.
- 제 6 항에 있어서, 상기 기판 배면에 반사방지층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 애벌런치 포토다이오드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0020491A KR100464452B1 (ko) | 2002-04-15 | 2002-04-15 | 애벌런치 포토다이오드 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0020491A KR100464452B1 (ko) | 2002-04-15 | 2002-04-15 | 애벌런치 포토다이오드 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030082013A true KR20030082013A (ko) | 2003-10-22 |
| KR100464452B1 KR100464452B1 (ko) | 2005-01-03 |
Family
ID=32379074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0020491A KR100464452B1 (ko) | 2002-04-15 | 2002-04-15 | 애벌런치 포토다이오드 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100464452B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190027686A (ko) * | 2017-09-07 | 2019-03-15 | 주식회사 우리로 | 광자 검출 장치 |
| CN110190148A (zh) * | 2019-04-30 | 2019-08-30 | 武汉光谷量子技术有限公司 | 一种雪崩光电二极管及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4616247A (en) * | 1983-11-10 | 1986-10-07 | At&T Bell Laboratories | P-I-N and avalanche photodiodes |
| KR0175440B1 (ko) * | 1995-12-15 | 1999-02-01 | 양승택 | 초고속 애벌랜치 포토다이오드 및 제조방법 |
| KR100216524B1 (ko) * | 1996-12-05 | 1999-08-16 | 이계철 | 애벌런치 포토다이오드 및 그 제조방법 |
| KR100303471B1 (ko) * | 2000-02-15 | 2001-11-03 | 주흥로 | 애벌란치형 광검출기 및 제작 방법 |
| KR100366046B1 (ko) * | 2000-06-29 | 2002-12-27 | 삼성전자 주식회사 | 에벌란치 포토다이오드 제조방법 |
-
2002
- 2002-04-15 KR KR10-2002-0020491A patent/KR100464452B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190027686A (ko) * | 2017-09-07 | 2019-03-15 | 주식회사 우리로 | 광자 검출 장치 |
| US11619545B2 (en) | 2017-09-07 | 2023-04-04 | Id Quantique S.A. | Detection of photon by pairing avalanche photodiodes with different threshold voltages |
| CN110190148A (zh) * | 2019-04-30 | 2019-08-30 | 武汉光谷量子技术有限公司 | 一种雪崩光电二极管及其制作方法 |
| CN110190148B (zh) * | 2019-04-30 | 2024-05-10 | 武汉光谷量子技术有限公司 | 一种雪崩光电二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100464452B1 (ko) | 2005-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7893464B2 (en) | Semiconductor photodiode and method of manufacture thereof | |
| US6326649B1 (en) | Pin photodiode having a wide bandwidth | |
| JP3221402B2 (ja) | 受光素子と受光装置 | |
| US20150079722A1 (en) | Avalanche photodiode with a guard ring structure and method thereof | |
| KR100617724B1 (ko) | 애벌랜치 포토다이오드의 제작 방법 | |
| KR100366046B1 (ko) | 에벌란치 포토다이오드 제조방법 | |
| US8999744B2 (en) | Avalanche photodiodes and methods of fabricating the same | |
| CA2643938C (en) | Bonded wafer avalanche photodiode and method for manufacturing same | |
| US6730979B2 (en) | Recessed p-type region cap layer avalanche photodiode | |
| EP1367651A2 (en) | Photoreceiver for selectively detecting light of a specific wavelength and the method of manufacturing the same | |
| JPH04111478A (ja) | 受光素子 | |
| US5391910A (en) | Light receiving device | |
| KR100464452B1 (ko) | 애벌런치 포토다이오드 및 그 제조방법 | |
| KR20020034100A (ko) | 애벌란치 포토다이오드 | |
| JP2020053679A (ja) | ユニバーサルブロードバンド光検出器の設計及び製造方法 | |
| KR101783648B1 (ko) | 저 암전류 아발란치 포토다이오드 | |
| KR100216524B1 (ko) | 애벌런치 포토다이오드 및 그 제조방법 | |
| JP3276836B2 (ja) | 半導体導波路型受光器 | |
| KR101080882B1 (ko) | 애벌란치 포토 다이오드 및 그의 제조방법 | |
| KR100636093B1 (ko) | 광검출기 디바이스 및 그 제조방법 | |
| KR100654014B1 (ko) | 대구경 수광부를 위한 전극구조를 구비한 포토 다이오드 | |
| JP3739273B2 (ja) | 半導体光検出器 | |
| KR100424455B1 (ko) | 역적층 구조를 갖는 평면형 애벌랜치 포토다이오드 | |
| JP3172996B2 (ja) | 半導体受光素子 | |
| KR20030060309A (ko) | 포토다이오드 디텍터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131128 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |