KR20030080549A - Method for removing residence in process of semiconductor manufacture - Google Patents

Method for removing residence in process of semiconductor manufacture Download PDF

Info

Publication number
KR20030080549A
KR20030080549A KR1020020019237A KR20020019237A KR20030080549A KR 20030080549 A KR20030080549 A KR 20030080549A KR 1020020019237 A KR1020020019237 A KR 1020020019237A KR 20020019237 A KR20020019237 A KR 20020019237A KR 20030080549 A KR20030080549 A KR 20030080549A
Authority
KR
South Korea
Prior art keywords
stripping
metal wiring
plasma state
photoresist
water gas
Prior art date
Application number
KR1020020019237A
Other languages
Korean (ko)
Other versions
KR100408847B1 (en
Inventor
김백원
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-2002-0019237A priority Critical patent/KR100408847B1/en
Publication of KR20030080549A publication Critical patent/KR20030080549A/en
Application granted granted Critical
Publication of KR100408847B1 publication Critical patent/KR100408847B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

PURPOSE: A method for removing residues in process of semiconductor manufacture is provided to be capable of removing the defect due to the particle by carrying out an additional strip process using the plasma of water gas. CONSTITUTION: A metal line forming process is carried out at a metal layer deposited at the upper portion of a semiconductor substrate by using a photoresist pattern. A passivation process is carried out at the metal line by supplying H2O gas plasma to the resultant structure. The first strip process is carried out at the resultant structure by using oxygen plasma. The second strip process is carried out at the resultant structure by using the H2O gas plasma for removing the photoresist residues existing at the metal line.

Description

반도체 제조공정시 발생된 잔존물 제거방법 {Method for removing residence in process of semiconductor manufacture}Method for removing residence in process of semiconductor manufacture}

본 발명은 반도체 제조공정에 관한 것으로서, 좀 더 상세하게는 반도체 제조 과정 중 선택적 에치를 위해 사용되는 포토레지스트를 제거하는 과정에서 발생하는 포토레지스트 언스트립이나 레지듀를 제거하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing process, and more particularly, to a method of removing photoresist unstrips or residues generated during the removal of photoresists used for selective etching during semiconductor manufacturing.

일반적으로 반도체 제조공정에서는 원하는 제품을 만들기 위해 디자인별로 여러 가지 회로 패턴들이 사용된다. 그 중에서도 이런 여러 가지 회로의 원활한 전기적 연결을 위해서 사용되는 금속 배선 라인은 반도체 제품이 고집적화되고 고속화되면서 점점 작은 선폭으로 제작되는 것이 요구되고 있다.In general, in the semiconductor manufacturing process, various circuit patterns are used for each design to produce a desired product. Among them, the metal wiring lines used for the smooth electrical connection of these various circuits are required to be manufactured with smaller and smaller line widths as semiconductor products become more integrated and faster.

따라서 적절한 포토레지스트를 선택하는 것이 중요한 요소가 되고, 또한 금속 배선의 선폭이 작아지면서 금속 배선 형성을 위한 에치 방법으로 고전력과 낮은 압력이 사용될 뿐만 아니라 특정 장치특성에 맞는 포토레지스트가 선택된다.Therefore, selecting an appropriate photoresist becomes an important factor, and as the line width of the metal wiring becomes smaller, high power and low pressure are used as an etch method for forming the metal wiring, and a photoresist suitable for specific device characteristics is selected.

그래서 사용된 포토레지스트의 특징에 따라 에치 진행 중에 발생되는 폴리머의 양과 포토레지스트를 적절히 제거하는 것이 매우 중요하다.Therefore, it is very important to properly remove the amount of polymer and photoresist generated during the etch process depending on the characteristics of the photoresist used.

특히 상부 금속 배선층에서 발생하는 포토레지스트 언스트립(Photo resist unstrip) 및 레지듀(residue) 문제는 패시베이션 산화막의 본딩패드 오픈시 본딩패드 오픈을 억제하여 반도체 후공정 패키지에 문제를 야기시킬 수 있어 장치 신뢰성에도 상당한 영향을 주는 문제점이 있다.In particular, photoresist unstrip and resist problems in the upper metal wiring layer may cause problems in the semiconductor post-process package by inhibiting the bonding pad opening when the bonding pad of the passivation oxide is opened. There is also a problem that has a significant impact.

이와 같은 문제점을 좀 더 자세히 살펴보면, 크게 두가지로 나누어 볼 수 있다. 첫 번째는 공정 중 발생하는 폴리머로 인해 포토레지스트가 적절히 제거되는 것을 방해하는 경우이고, 두 번째는 스트립 챔버의 고온으로 인해 플라즈마가 작동되기 전에 웨이퍼의 머문 시간이 증가함에 따라 포토레지스트가 경화되어 제거되지 않는 경우이다.Looking at these problems in more detail, there are two major categories. The first is to prevent the proper removal of the photoresist due to the polymer generated during the process, and the second is to cure and remove the photoresist as the wafer stays longer before the plasma is activated due to the high temperature of the strip chamber. If not.

이와 관련된 종래의 기술은 크게 두 가지 방식으로 나타나는데, 첫 번째는 2단계로 진행하는 방식이고, 두 번째는 1단계로 진행하는 방식이다.The related art of the related art appears in two ways, the first of which proceeds in two steps, and the second of which proceeds in one step.

전자의 방식은 물을 플라즈마 상태로 만든 후 이를 이용하여 먼저 금속을 패시베이션하고, 그 뒤에 산소를 플라즈마 상태로 만든 후 이를 이용하여 포토레지스트를 제거하는 방식이다. 이 방식의 경우 포토레지스트의 언스트립 문제는 어느 정도 해결되는 효과가 있으나 챔버 분위기의 변화에 따른 부식 마진(Corrosion margin)이 부족한 것으로 알려져 있다.The former method is to pass water into a plasma state and then passivate the metal first, and then oxygen into a plasma state, and then remove the photoresist using the same. In this case, the problem of unstriping the photoresist is solved to some extent, but it is known that the corrosion margin is insufficient due to the change of the chamber atmosphere.

후자의 방식은 물과 산소를 함께 플라즈마 상태로 전환하여 금속 패시베이션과 스트립을 동시에 진행하는 방식으로 금속 부식 마진 확보에는 유리한 측면이 있으나 챔버 조건에 따라 포토레지스트 언스트립 문제가 발생하는 문제가 있다.The latter method is advantageous in securing a metal corrosion margin by converting water and oxygen together into a plasma state and simultaneously performing metal passivation and stripping, but there is a problem in that a photoresist unstrip problem occurs depending on chamber conditions.

본 발명은 이와 같은 종래 기술의 문제점들을 해결하기 위해 안출된 것으로, 그 목적은 폴리머 및 포토레지스트 경화에 의한 포토레지스트 언스트립, 레지듀 및 기타 잔류물 등에 의한 결함발생을 제거, 개선할 수 있는 반도체 제조공정시 발생된 잔존물 제거방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and an object thereof is a semiconductor capable of eliminating and improving defects caused by photoresist unstrips, residues, and other residues caused by polymer and photoresist curing. It is to provide a method for removing the residue generated during the manufacturing process.

도 1은 본 발명에 따른 잔존물 제거방법의 패시베이션 단계에서 작업 상태를 도시한 단면도.1 is a cross-sectional view showing a working state in the passivation step of the residue removal method according to the present invention.

도 2는 본 발명에 따른 잔존물 제거방법의 스트립 단계에서 작업 상태를 도시한 단면도.Figure 2 is a cross-sectional view showing the working state in the stripping step of the residue removal method according to the present invention.

도 3은 본 발명에 따른 잔존물 제거방법의 2차 스트립 단계에서 작성 상태를 도시한 단면도.Figure 3 is a cross-sectional view showing the preparation state in the secondary strip step of the residue removal method according to the present invention.

도 4는 본 발명에 따른 잔존물 제거방법을 블록으로 도시한 순서도.Figure 4 is a flow chart illustrating a method for removing residues in accordance with the present invention in a block.

도 5는 본 발명의 다른 실시예에 따른 잔존물 제거방법을 블록도으로 도시한 순서도.5 is a flowchart illustrating a method for removing residues according to another embodiment of the present invention in a block diagram.

상술한 목적을 달성하기 위한 본 발명의 잔존물 제거방법은 반도체 기판 위에 금속층을 증착하고, 증착된 금속층 위에 포토레지스트 패턴을 형성하며, 이 포토레지스트 패턴을 기반으로 상기 금속층을 식각하여 금속 배선 라인이 드러나도록 하는 금속 배선을 패터닝하고, 상기 금속 배선을 패터닝한 후에 물 가스를 플라즈마 상태로 공급해서 금속 배선을 패시베이션 하며, 상기 패시베이션을 진행한 후 산소 가스를 플라즈마 상태로 하여 스트립을 진행하고, 상기 스트립 단계 이후에금속 배선에 남겨진 포토레지스트 레지듀를 스트립하기 위해서 플라즈마 상태의 물 가스를 이용하여 재차 스트립하는 과정으로 이루어진다.Residual removal method of the present invention for achieving the above object is to deposit a metal layer on the semiconductor substrate, to form a photoresist pattern on the deposited metal layer, the metal layer is etched based on the photoresist pattern to expose the metal wiring line Patterning the metal wirings, patterning the metal wirings, and supplying water gas in a plasma state to passivate the metal wirings, and after performing the passivation, proceed with stripping with oxygen gas in a plasma state, and performing the stripping step. Afterwards, stripping is performed again using water gas in a plasma state to strip the photoresist residues left on the metal wiring.

여기서 잔존물 제거방법은 패시베이션 및 스트립을 하기 위한 단계를 함께 진행하도록 상기 금속 배선을 식각한 후에 물 가스와 산소 가스를 혼합하여 플라즈마 상태로 공급해서 금속 배선을 패시베이션 및 스트립하고, 상기 스트립 단계 이후에 금속 배선에 남겨진 포토레지스트 레지듀를 스트립하기 위해서 플라즈마 상태의 물 가스를 이용하여 재차 스트립하는 과정으로 이루어질 수도 있다.Here, the residue removal method includes etching the metal wiring so that the steps for passivation and stripping are carried out together, followed by supplying water gas and oxygen gas in a plasma state to passivate and strip the metal wiring, and the metal after the stripping step. In order to strip the photoresist residue left on the wiring, the process may be performed again by using water gas in a plasma state.

이하 본 발명에 따른 바람직한 일 실시예를 첨부된 도면에 의거하여 상세히 설명한다. 본 발명의 원활한 설명을 위하여 금속 배선 라인이 형성되기까지 반도체 제조공정을 간략히 살펴본다.Hereinafter, a preferred embodiment according to the present invention will be described in detail with reference to the accompanying drawings. For a smooth description of the invention, a brief look at a semiconductor manufacturing process until a metal wiring line is formed.

반도체 기판 위에 배선으로 될 금속물질을 증착하여 금속층을 형성하고, 그 금속층 위에 원하는 금속 배선 라인을 형성하기 위해서 먼저 포토레지스트를 이용하여 포토레지스트 패턴을 형성하고, 이 포토레지스트 패턴을 기반으로 에치를 실시하여 금속층을 식각시킨 다음, 포토레지스트 패턴을 스트립하여 금속 배선 라인이 드러나도록 함으로써 금속 배선 라인을 형성한다.A metal layer is formed by depositing a metal material to be a wiring on the semiconductor substrate. First, a photoresist pattern is formed by using a photoresist to form a desired metal wiring line on the metal layer, and an etch is performed based on the photoresist pattern. The metal layer is etched, and then the photoresist pattern is stripped to expose the metal wiring line to form the metal wiring line.

이러한 금속 배선 라인을 형성하는 반도체 제조공정에서 도 1은 본 발명에 따른 잔존물 제거방법의 제1단계인 패시베이션 단계의 작업 상태를 나타낸 단면도이고, 도 4는 본 발명에 따른 잔존물 제거방법을 블록으로 도시한 순서도이다.1 is a cross-sectional view illustrating a working state of a passivation step as a first step of a method for removing residues in accordance with the present invention, and FIG. 4 is a block diagram showing a method for removing residues in accordance with the present invention. One flowchart.

먼저 도 1에 도시한 바와 같이, 패시베이션 단계에서 물 가스를 사용하여 포토레지스트 패턴을 부드럽게 하고, 금속 배선을 패시베이션 한다.First, as shown in FIG. 1, water gas is used in the passivation step to soften the photoresist pattern and passivate the metal wiring.

이 과정에 대해 좀 더 설명하면, 포토레지스트 패턴(1)을 기반으로 하여 산화막(3) 위에 형성된 금속층을 선택적으로 에치하여 금속 배선(5)을 형성하게 되는 데, 이렇게 에치가 진행되는 동안 포토레지스트 패턴(1) 위에 생성되는 폴리머(7)나 기타 레지듀가 포토레지스트 패턴(1)에 부착되어 잔존하고, 에천트로 사용되는 가스가 금속 배선(5) 측벽에 잔존하여 이후 포토레지스트 스트립 공정에서 스트립을 방해하는 물질로 작용하게 된다.A more detailed description of this process is to selectively etch the metal layer formed on the oxide film 3 based on the photoresist pattern 1 to form the metal wiring 5. A polymer (7) or other residue formed on the pattern (1) adheres to and remains in the photoresist pattern (1), and the gas used as an etchant remains on the sidewalls of the metal wiring (5) and is subsequently stripped in the photoresist strip process. It acts as a substance to interfere with.

따라서 상기한 레지듀가 스트립 공정의 진행시 스트립 방해 요인으로 작용하기 때문에 레지듀를 제거하고 금속 배선(5)의 패시베이션을 하기 위해서 물 가스(H2O gas)를 플라즈마 상태로 공급해서 금속 배선(5)을 패시베이션 한다.Therefore, since the residue acts as a barrier to the strip during the strip process, water gas (H 2 O gas) is supplied in a plasma state in order to remove the residue and passivation of the metal wiring 5. Passivate 5).

상기한 플라즈마 상태로 공급되는 물 가스는 챔버 내부의 압력이 1500 내지 4000 mT 인 상태에서 공급되며, 이때 공급되는 량은 400 내지 700 sccm 정도이고, 공정시간은 20 내지 60초 정도 진행하며, 공정온도는 180 내지 260℃ 인 상태에서 공정을 진행한다.The water gas supplied in the plasma state is supplied at a pressure in the chamber of 1500 to 4000 mT, at which time the supplied amount is about 400 to 700 sccm, the process time is about 20 to 60 seconds, the process temperature Proceeds the process in the state of 180 to 260 ℃.

이 후의 산소를 이용한 스트립 단계에서는 도 2에 도시한 바와 같이, 산소 가스를 플라즈마 상태로 하여 스트립을 진행하게 되는데, 이때 금속 배선(5) 위에 제거되지 않은 레지듀(9)가 발생하게 된다.In the subsequent strip step using oxygen, as shown in FIG. 2, the strip is proceeded with the oxygen gas in the plasma state, at which time the residue 9 which is not removed on the metal wire 5 is generated.

그리고 도 3에서는 금속 배선(5)에 남겨진 포토레지스트 레지듀를 완전히 스트립하는 2차 스트립 단계를 나타낸다.3 shows a secondary strip step of completely stripping the photoresist residue left in the metal wiring 5.

2차 스트립 단계의 물 플라즈마는 패시베이션 단계에서 진행된 물 플라즈마를 사용한 조건보다 더 높은 압력으로 공정을 진행하게 되며, 아울러 물의 양도 보다 많이 소요된다.The water plasma of the secondary strip stage proceeds at a higher pressure than the conditions using the water plasma advanced in the passivation stage, and also requires more water.

즉, 물 플라즈마가 공급되는 챔버 내부의 압력이 1500 내지 4000 mT 인 상태의 범위에서 공급하지만 바람직하기로는 패시베이션 단계의 압력조건보다 상대적으로 높은 압력으로 조건을 제공한다. 예를 들면, 패시베이션 단계에서 1500mT의 조건으로 물 플라즈마가 공급되면 2차 스트립 단계에서의 압력조건은 2000mT 또는 3000mT 등으로 조절한다.That is, the pressure is supplied in a range in which the pressure inside the chamber to which the water plasma is supplied is in the range of 1500 to 4000 mT, but preferably provides a condition at a pressure relatively higher than that of the passivation step. For example, when water plasma is supplied at a condition of 1500 mT in the passivation step, the pressure condition in the secondary strip step is adjusted to 2000 mT or 3000 mT.

또한 물 플라즈마의 공급량도 400 내지 700 sccm 의 범위에서 사용될 수 있겠으나 패시베이션 단계에서 사용된 물 플라즈마 공급량보다 많은 양을 공급한다.In addition, the supply amount of the water plasma may also be used in the range of 400 to 700 sccm, but supplies an amount larger than that of the water plasma supply used in the passivation step.

그리고 물 플라즈마를 이용한 2차 스트립 단계의 공정시간도 20 내지 60초 정도의 범위 내에서 진행하되, 패시베이션 단계보다 더 긴 공정시간을 진행한다.And the process time of the secondary strip step using the water plasma also proceeds within the range of about 20 to 60 seconds, but a longer process time than the passivation step.

또한 2차 스트립 단계에서 180 내지 260℃ 온도 범위에서 공정을 진행한다.In addition, the process is carried out in the temperature range of 180 to 260 ℃ in the secondary strip step.

이상과 같이 마지막 2차 스트립 단계까지 거치게 되면 잔류하고 있던 남은 레지듀까지 모두 제거되게 된다. 또한 마지막 단계에서 물을 추가함으로써 추가적인 금속 배선 패시베이션 강화의 측면이 있어 이는 곧 웨이퍼에 잔류하는 Cl 잔기의 량을 줄여 부식 마진 측면에서도 좋은 효과를 나타낸다.As described above, if the process proceeds to the last secondary strip step, all remaining residues are removed. The addition of water in the last step also provides additional metal wiring passivation enhancement, which in turn reduces the amount of Cl residues remaining on the wafer, which is also good for corrosion margins.

상술한 레지듀 제거방법은 3단계로 이루어지는 경우를 설명하였고, 이외에도 도 5에 도시한 바와 같이 물 및 산소의 혼합가스로 스트립 공정을 거친 후에 추가로 물 가스를 플라즈마 상태로 2차로 스트립하게 되는 레지듀 제거방법도 가능하다.The above-described method for removing residue has been described in three stages, and in addition, after performing a strip process with a mixed gas of water and oxygen as shown in FIG. 5, the resin further strips water gas in a plasma state. Dew removal is also possible.

이때 물 가스를 플라즈마 상태로 공급하는 조건은 앞서 설명한 제거방법의 2차 스트립 단계와 동일한 조건으로 실시하게 된다.At this time, the condition of supplying the water gas in the plasma state is performed under the same conditions as the secondary strip step of the above-described removal method.

이상에서 살펴본 바와 같이 본 발명에 의하면, 종래 물과 산소로만 된 1단계 또는 2단계로 된 스트립 작업으로 인한 포토레지스트의 언스트립에 대한 문제점과 언스트립으로 인한 금속 부식 마진을 제어하지 못했던 문제점을 해소하게 되었다. 즉, 물 가스의 플라즈마를 이용한 스트립 작업을 추가로 실시함으로써 제거되지 않았던 레지듀를 제거할 수 있게 된다.As described above, according to the present invention, the problem of unstriping of the photoresist and stripping of metal corrosion margin due to the unstrip due to the stripping operation of the conventional one- and two-stage strips of water and oxygen are eliminated. Was done. That is, by further performing the strip operation using the plasma of water gas, it is possible to remove the residue that has not been removed.

따라서 후속 공정의 손실을 최소화할 수 있게 되어 장치의 신뢰성을 향상시킨다.Therefore, it is possible to minimize the loss of subsequent processes, improving the reliability of the device.

Claims (4)

반도체 기판 위에 금속층을 증착하고, 증착된 금속층 위에 포토레지스트 패턴을 형성하며, 이 포토레지스트 패턴을 기반으로 상기 금속층을 식각하여 금속 배선 라인이 드러나도록 하는 금속 배선 형성단계;Forming a metal layer on the semiconductor substrate, forming a photoresist pattern on the deposited metal layer, and etching the metal layer based on the photoresist pattern to expose metal wiring lines; 상기 금속 배선을 형성한 후에 물 가스를 플라즈마 상태로 공급해서 금속 배선을 패시베이션 하는 패시베이션 단계;A passivation step of passivating the metal wiring by supplying water gas in a plasma state after forming the metal wiring; 상기 패시베이션 단계를 진행한 후 산소 가스를 플라즈마 상태로 하여 스트립을 진행하는 산소를 이용한 스트립 단계; 및A stripping step using oxygen for performing stripping with the oxygen gas in a plasma state after the passivation step; And 상기 스트립 단계 이후에, 금속 배선에 남겨진 포토레지스트 레지듀를 스트립하기 위해서 플라즈마 상태의 물 가스를 이용하여 재차 스트립하는 2차 스트립 단계를 포함하는 반도체 제조공정시 발생된 잔존물 제거방법.After the stripping step, the stripping step of stripping the photoresist residues left in the metal wiring, the stripping process using a water gas in a plasma state again stripping step generated during the semiconductor manufacturing process. 제 1 항에 있어서,The method of claim 1, 상기 패시베이션 단계보다 상기 2차 스트립 단계에서 공급되는 플라즈마 상태의 물 가스가 압력 및 공급량이 더 크고 많은 반도체 제조공정시 발생된 잔존물 제거방법.The method of removing residues generated in a semiconductor manufacturing process in which the water gas in the plasma state supplied in the secondary strip step is larger in pressure and supply than the passivation step. 반도체 기판 위에 금속층을 증착하고, 증착된 금속층 위에 포토레지스트 패턴을 형성하며, 이 포토레지스트 패턴을 기반으로 상기 금속층을 식각하여 금속 배선 라인이 드러나도록 하는 금속 배선 형성단계;Forming a metal layer on the semiconductor substrate, forming a photoresist pattern on the deposited metal layer, and etching the metal layer based on the photoresist pattern to expose metal wiring lines; 상기 금속 배선을 형성한 후에 물 가스와 산소 가스를 혼합하여 플라즈마 상태로 공급해서 금속 배선을 패시베이션 및 스트립하는 스트립 단계; 및A stripping step of passivating and stripping the metal wiring by forming a metal wiring and supplying water gas and oxygen gas in a plasma state; And 상기 스트립 단계 이후에, 금속 배선에 남겨진 포토레지스트 레지듀를 스트립하기 위해서 플라즈마 상태의 물 가스를 이용하여 재차 스트립하는 2차 스트립 단계를 포함하는 반도체 제조공정시 발생된 잔존물 제거방법.After the stripping step, the stripping step of stripping the photoresist residues left in the metal wiring, the stripping process using a water gas in a plasma state again stripping step generated during the semiconductor manufacturing process. 제 2 항 또는 제 3 항에 있어서,The method of claim 2 or 3, 상기 패시베이션 단계와 2차 스트립 단계에서 플라즈마 상태로 공급되는 물 가스는 챔버 내부의 압력이 1500 내지 4000 mT 이고, 공급되는 량은 400 내지 700 sccm 정도이며, 공정시간은 20 내지 60초 정도 진행하고, 공정온도는 180 내지 260℃ 인 상태에서 공정을 진행하는 반도체 제조공정시 발생된 잔존물 제거방법.The water gas supplied in the plasma state in the passivation step and the second strip step has a pressure in the chamber of 1500 to 4000 mT, the amount of supply is about 400 to 700 sccm, the process time is about 20 to 60 seconds, Residual removal method generated during the semiconductor manufacturing process proceeds with a process temperature is 180 to 260 ℃.
KR10-2002-0019237A 2002-04-09 2002-04-09 Method for removing residence in process of semiconductor manufacture KR100408847B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019237A KR100408847B1 (en) 2002-04-09 2002-04-09 Method for removing residence in process of semiconductor manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019237A KR100408847B1 (en) 2002-04-09 2002-04-09 Method for removing residence in process of semiconductor manufacture

Publications (2)

Publication Number Publication Date
KR20030080549A true KR20030080549A (en) 2003-10-17
KR100408847B1 KR100408847B1 (en) 2003-12-06

Family

ID=32378289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0019237A KR100408847B1 (en) 2002-04-09 2002-04-09 Method for removing residence in process of semiconductor manufacture

Country Status (1)

Country Link
KR (1) KR100408847B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857629B1 (en) * 2004-10-08 2008-09-08 실버브룩 리서치 피티와이 리미티드 Method of removing polymer coating from an etched trench

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3271518B2 (en) * 1996-05-09 2002-04-02 ヤマハ株式会社 Method for manufacturing semiconductor device
KR100241531B1 (en) * 1996-12-04 2000-03-02 김영환 How to remove photoresist
KR100268926B1 (en) * 1996-12-31 2000-10-16 김영환 Method of forming metal interconnector in semiconductor device
KR19990003492A (en) * 1997-06-25 1999-01-15 김영환 Residual film removal method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857629B1 (en) * 2004-10-08 2008-09-08 실버브룩 리서치 피티와이 리미티드 Method of removing polymer coating from an etched trench

Also Published As

Publication number Publication date
KR100408847B1 (en) 2003-12-06

Similar Documents

Publication Publication Date Title
US5792672A (en) Photoresist strip method
JP2003092287A (en) Ashing method
US20030190807A1 (en) Method for manufacturing semiconductor device
KR100287173B1 (en) Method for removing photoresist and method for manufacturing semiconductor device using the same
KR100408847B1 (en) Method for removing residence in process of semiconductor manufacture
KR100282416B1 (en) Method for fabricating semiconductor device
KR100524969B1 (en) Method of manufacturing semiconductor device including 2-step etching for forming fuse cutting hole
KR100542943B1 (en) Repair etching method of semiconductor device
KR100484896B1 (en) Method for preventing metal-corrosion in the metal-etch process
US6375859B1 (en) Process for resist clean up of metal structures on polyimide
KR100361527B1 (en) Method for manufacturing semiconductor device
KR100186508B1 (en) Polymer removing method
KR100632565B1 (en) Method for forming fuse box of semiconductor device
KR100701388B1 (en) Method for post treating a metal line of semiconductor device
KR0147675B1 (en) Method for etching aluminum alloy film
KR100520849B1 (en) Method for forming metal pattern in semiconductor device with low selectivity to photoresist
KR100236077B1 (en) Manufacturing method for semiconductor material
KR100431992B1 (en) Method for forming bit line bottom plug of semiconductor device Using the reticle
KR100239400B1 (en) Metal pattern formation method
KR100239711B1 (en) Method of forming contact hole in semiconductor device
JPH04157723A (en) Dry etching method of aluminum film
KR100284311B1 (en) Method of manufacturing semiconductor device for improving via contact resistance
US7071101B1 (en) Sacrificial TiN arc layer for increased pad etch throughput
KR100365756B1 (en) A method for forming contact hole of semiconductor device
KR0172232B1 (en) Method of forming metal pattern

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101026

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee