KR100284311B1

KR100284311B1 - Method of manufacturing semiconductor device for improving via contact resistance

Info

Publication number: KR100284311B1
Application number: KR1019940012903A
Authority: KR
Inventors: 백인혁; 안성환; 백현철; 김상익; 구영모; 김세정
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1994-06-08
Filing date: 1994-06-08
Publication date: 2001-04-02
Also published as: KR960001873A

Abstract

본 발명은 하부금속막(1)상에 비반사층(2)을 포함하는 구조물 갖는 다층금속배선 형성시 비아 콘택 식각 방법에 있어서; 상기 비반사층(2)상에 형성된 절연막(3)의 예정된 비아 콘택 부위를 제거하는 단계; 상기 절연막(3) 식각으로 노출된 비반사층(2)을 BCl₃및 Cl₂가스를 사용한 이온 충돌반응으로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 비아 콘택 식각 방법에 관한 것으로, 비아 콘택 식각시 잔류 비반사층이 발생하지 않도록 하여 이후에 형성되는 상부급속층과의 접촉저항을 향상시킴으로써 반도체 소자의 신뢰도 및 수율을 향상시키는 효과가 있다.The present invention provides a via contact etching method for forming a multi-layered metal wiring having a structure including a non-reflective layer (2) on a lower metal film (1); Removing a predetermined via contact portion of the insulating film 3 formed on the anti-reflective layer 2; And removing the non-reflective layer (2) exposed by etching the insulating film (3) by an ion bombardment reaction using BCl ₃ and Cl ₂ gas. There is an effect of improving the reliability and yield of the semiconductor device by preventing the residual anti-reflective layer from occurring and improving the contact resistance with the upper rapid-layer formed thereafter.

Description

Method of manufacturing semiconductor device for improving via contact resistance

제1(a)도 내지 제1(c)도는 본 발명의 일실시예에 따른 다층 금속배선 형성 공정도.1 (a) to 1 (c) is a process diagram of forming a multi-layer metal wiring according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 하부금속막 2 : TiN막1: lower metal film 2: TiN film

3 : 절연막 4 : 감광막3: insulating film 4: photosensitive film

본 발명은 반도체소자 제조방법에 관한 것으로, 특히 금속배선 공정인 DLM(double layer metalization) 형성시 비아(via) 콘택 저항을 개선하는 비아 콘택 식각 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a via contact etching method for improving via contact resistance when forming a double layer metalization (DLM) process.

일반적으로, 디바이스 집적도가 높아짐에 따라 금속막의 높은 반사율에 의한 마스크 공정이 점차 어려워지고 있다. 이를 해결하고자 금속막 상에 반사율이 적은 코팅(coating) 물질로서 TiN이 널리 사용되고 있다.In general, as the device integration degree increases, the mask process due to the high reflectance of the metal film becomes increasingly difficult. To solve this problem, TiN is widely used as a coating material having a low reflectance on a metal film.

종래의 비아 콘택 식각 방법은 하부금속막 상에 형성되어 비반사층의 역할을 하는 TiN막을 효율적으로 제거하기 위하여, 절연막 식각시 100% 이상의 과도식각을 실시하는 경우와 절연막을 식각한 후 CF₄가스와 O₂가스로써 후처리를 실시하고 있다.In the conventional via contact etching method, in order to efficiently remove the TiN film formed on the lower metal film and serving as a non-reflective layer, the etching of the insulating film is performed more than 100% and the CF ₄ gas after Post-treatment is performed with O ₂ gas.

그러나, 상기 종래의 두 기술은 모두 추분하게 TiN막이 제거되지 않아 비아 콘택부위의 접촉저항을 증가시키는 문제점이 있다.However, both conventional techniques have a problem in that the contact resistance of the via contact portion is increased since the TiN film is not removed.

따라서, 본 발명은 비아 콘택 식각시 비반사층인 TiN막도 충분히 식각해 내어 다층금속배선의 상호간 접촉저항을 감소시키는 반도체소자 제조방법을 제공함을 그 목적으로 한다.Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device in which a TiN film, which is a non-reflective layer, is sufficiently etched during via contact etching, thereby reducing contact resistance between multilayer metal interconnections.

상기 목적을 달성하기 위한 본 발명은, 비아 콘택 저항의 개선을 위한 반도체소자 제조방법에 있어서, 하부금속망 상에 TiN막을 형성하는 단계; 상기 TiN막 상에 절연막을 형성하는 단계; 마스크 패턴을 형성하고 상기 절연막을 식각하는 단계; 및 노출된 TiN막을 BCl₃및 Cl₂가스를 사용한 이온 충돌반응으로 제거하는 단계를 포함하여 이루어진다.According to an aspect of the present invention, there is provided a semiconductor device manufacturing method for improving via contact resistance, the method comprising: forming a TiN film on a lower metal network; Forming an insulating film on the TiN film; Forming a mask pattern and etching the insulating film; And removing the exposed TiN film by an ion bombardment reaction using BCl ₃ and Cl ₂ gases.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

본 발명은 비아 콘택 식각에서 비반사층의 효과적인 제거를 위하여 CF₄가스와 O₂가스 대신에 BCl₃가스와 Cl₂가스를 사용하여 화학적 반응이 아닌 이온 충돌에 의한 식각 방법을 이용한 것에 그 특징이 있다.The present invention is characterized by using the etching method by ion collision instead of chemical reaction using BCl ₃ gas and Cl ₂ gas instead of CF ₄ gas and O ₂ gas for effective removal of antireflective layer in via contact etching. .

제1(a)도 내지 제1(c)도를 통해 본 발명의 일실시예에 따른 다층 금속배선 형성 공정을 살펴보면 다음과 같다.Looking at the process of forming a multi-layer metal wiring according to an embodiment of the present invention through the first (a) to 1 (c) as follows.

먼저, 제1(a)도는 하부금속막(1)과 TiN막(2) 및 절연막(3)을 차례로 형성하고 절연막(3)상에 비아 콘택 식각마스크용 감광막(4)을 패터닝(patterning)한 상태이다.First, in FIG. 1A, the lower metal film 1, the TiN film 2, and the insulating film 3 are sequentially formed, and the photoresist film 4 for via contact etching masks is patterned on the insulating film 3. It is a state.

상기와 같이 감광막(4) 패터닝이 완료된 후, 제1(b)도와 같이 상기 감광막(4)을 식각마스크로하여 절연막(3)을 식각하므로써 비아 콘택 부위를 오픈시키는데, 이때 TiN막(2)은 잘 제거되지 않고 남아있게 된다.After patterning the photoresist film 4 as described above, the via contact region is opened by etching the insulating film 3 using the photoresist film 4 as an etch mask as shown in FIG. 1 (b), wherein the TiN film 2 is It is not removed well and remains.

계속해서, 제1(c)도에 도시된 바와 같이 BCl₃가스를 10 SCCM 내지 100 SCCM, Cl₂가스를 10 SCCM 내지 50 SCCM 사용하며, 300mT 이하의 낮은 압력을 사용하고, 400watt 내지 1000 watt의 고전력을 사용함으로써 화학적 반응보다는 이온 충돌반응(ion bombard) 효과를 사용하여 노출된 TiN막(2)을 제거하면 TiN막(2)의 찌꺼기가 남지 않은 상태로 비아 홀이 형성된다.Subsequently, as shown in FIG. 1 (c), BCl ₃ gas is used from 10 SCCM to 100 SCCM, Cl ₂ gas is used from 10 SCCM to 50 SCCM, and low pressure of 300 mT or less is used, When the exposed TiN film 2 is removed by using an ion bombardment effect rather than a chemical reaction by using a high power, via holes are formed without leaving residue of the TiN film 2.

이상, 상기 설명과 같이 이루어지는 본 발명은 비아 콘택 식각이 잔류 비반사층(TiN층)이 발생하지 않도록하여 이후에 형성되는 상부금속층과의 접촉저항을 향상 시킴으로써 반도체 소자의 신뢰도 및 수율을 향상시키는 효과가 있다.As described above, the present invention has the effect of improving the reliability and yield of the semiconductor device by improving the contact resistance with the upper metal layer formed after the via contact etching so that the residual anti-reflective layer (TiN layer) does not occur. have.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will appreciate that various embodiments are possible within the scope of the technical idea of the present invention.

Claims

A semiconductor device manufacturing method for improving via contact resistance, the method comprising: forming a TiN film on a lower metal film; Forming an insulating film on the TiN film; Forming a mask pattern and etching the insulating film; And removing the exposed TiN film by an ion bombardment reaction using BCl ₃ and Cl ₂ gas.

The method of claim 1, wherein when the exposed TiN film is removed, the BCl ₃ gas is used as 10 SCCM to 100 SCCM, and the Cl ₂ gas is used as 10 SCCM to 50 SCCM, respectively.

The method of claim 2, wherein the exposed TiN film is removed under a pressure of 300 mT.