KR20030075352A - 반도체 메모리소자 제조용 얼라인마크 - Google Patents

반도체 메모리소자 제조용 얼라인마크 Download PDF

Info

Publication number
KR20030075352A
KR20030075352A KR1020020014528A KR20020014528A KR20030075352A KR 20030075352 A KR20030075352 A KR 20030075352A KR 1020020014528 A KR1020020014528 A KR 1020020014528A KR 20020014528 A KR20020014528 A KR 20020014528A KR 20030075352 A KR20030075352 A KR 20030075352A
Authority
KR
South Korea
Prior art keywords
align mark
mark
align
field
wafer
Prior art date
Application number
KR1020020014528A
Other languages
English (en)
Inventor
최재호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020014528A priority Critical patent/KR20030075352A/ko
Publication of KR20030075352A publication Critical patent/KR20030075352A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 메모리 소자 제조용 웨이퍼 얼라인마크에 관한 것이다.
웨이퍼의 스크라이브라인이 교차하는 부분에 십자형을 갖는 얼라인마크를 각각 형성하고, 상기 얼라인마크를 프리얼라인용과 패턴이 형성될 필드를 찾는 필드서치얼라인용으로 사용하도록 하는 것을 특징으로 한다.
상술한 바와 같이 구성함에 따라 프리얼라인마크를 형성하는 공정단계를 제거함에 따라 공정수 단축에 따른 수율 향상을 꾀할 수 있다.
또한, 프리얼라인마크를 형성하기 위하여 레티클 상의 패턴 영역을 설정하기 위하여 이중으로 블라인드를 구동시키는 문제점을 해소시켜 블라인드 구동으로 인한 열화로 제품의 수명이 단축되는 문제점을 해소시킬 수 있다.

Description

반도체 메모리소자 제조용 얼라인마크{ALIGN MARK FOR SEMICONDUCTOR MEMORY DEVICE MANUFACTURING}
본 발명은 반도체 메모리 소자 제조시 웨이퍼 얼라인을 위한 얼라인마크에 관한 것으로서, 더욱 상세하게는 프리얼라인마크 및 패턴이 형성될 영역을 찾는 필드서치마크를 하나로 하여 얼라인마크를 형성하기 위한 공정수를 줄이도록 하는 반도체 메모리소자 제조용 웨이퍼 얼라인마크에 관한 것이다.
일반적으로, 반도체 포토공정에서 사용되는 스테퍼(STEPPER)는 반송되는 웨이퍼(WAFER) 상부에 레티클(RETICLE)의 마스크패턴(MASK PATTERN)을 정렬 위치시켜 조명광 및 포커스렌즈(FOCUS LENS)를 이용하여 조사시킴으로써 웨이퍼 상에 회로 패턴을 형성시키기 위한 노광장치이다.
이러한 포토 공정을 위하여 반송되는 웨이퍼는 스테이지위의 웨이퍼고정척(CHUCK)상에 고정되어 정렬 위치된다.
이때, 상기 웨이퍼의 정렬은 먼저, 웨이퍼의 에지부 양쪽에 형성된 프리얼라인마크를 통해 웨이퍼를 일차적으로 얼라인시키는 프리얼라인과정과, 패턴이 형성될 필드를 필드서치얼라인마크를 통해 찾는 서치얼인과정을 거치게 된다.
그러나, 종래에는 상술한 바와 같이 프리얼라인마크와 필드서치얼라인마크가 각각 별도의 위치에 형성되도록 함에 따라 포토마스크시 필드서치얼라인마크를 형성한 후 다시 블라인드를 구동시켜 필드서치얼라인마크 영역을 제외한 프리얼라인마크가 형성된 마스크 영역을 설정하여 프리얼라인마크를 별도로 형성시켜야만 한다는 문제점이 있다.
상술한 바와 같이 필드서치얼라인마크 및 프리얼라인마크를 별도로 형성시킴에 따라 작업공수가 많게 되고, 또한, 블라인드의 빈번한 구동에 의해 열화 촉진에 의한 수명 단축의 단점을 갖게 된다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출 된 것으로서, 본 발명의 목적은 프리얼라인마크 및 필드서치얼라인마크를 공통으로 사용할 수 있도록 구현하여 얼라인마크 형성을 위한 공정수를 줄임과 아울러 블라인드의 빈번한 구동에 의한 열화로 수명이 단축되는 문제점을 해소시키는 반도체 메모리 소자 제조용 웨이퍼 얼라인마크를 제공하는 데 있다.
상술한 목적을 달성하기 위하여 본 발명은 웨이퍼의 스크라이브라인이 교차하는 부분에 십자형을 갖는 얼라인마크를 각각 형성하고, 상기 얼라인마크를 프리얼라인용과 패턴이 형성될 필드를 찾는 필드서치얼라인용으로 사용하도록 한다.
도 1은 본 발명의 일 실시 예에 의해 필드서치얼라인마크 및 프리얼라인마크가 동시에 형성된 상태를 도시한 도면,
도 2는 상기 도 1의 A표시부를 확대해서 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
W : 웨이퍼
1: 필드(FIELD)
3 : 스크라이브라인(SCRIBE LINE)
5 : 얼라인마크(ALIGN MARK)
이하, 첨부된 도면 도 1 및 도 2를 참조로 하여 본 발명의 일 실시 예에 의한 구성 및 작용에 대해서 설명한다.
상기 도면에 도시된 바와 같이 웨이퍼(W)의 표면 위에는 패턴이 형성되는 다수개의 필드(1)가 소정의 행·열을 이루도록 배치되며, 각 필드(1)의 사이에는 아무런 유니트나 회로가 없는 지역으로 웨이퍼를 개개의 칩으로 나누기 위해 톱질하는 영역인 스크라이브라인(3:SCRIBE LINE)이 마련된다.
본 발명은 상기 스크라이브라인(3)이 교차하는 부분에 십자형의 얼라인마크(5)를 형성한 것에 있다.
그리하여, 먼저, 노광공정을 실시하게 될 웨이퍼를 고정척 상에 올려놓으면 CCD카메라(미도시)가 상하 구동에 의해 촛점을 맞추는 것에 의해 프리얼라인을 실시하게 된다.
이때, 물론 상기 CCD카메라에 의해 인식되는 얼라인마크는 프로그램에 의해 사전에 지정된 위치값에 의한 것이다.
그와 같이 프리얼라인을 마친 후에는 다시 각 필드(1)를 서치하여 노광을 실시하게 되는 데, 이때에도 각 스크라이브라인(3)이 교차하는 부분에 형성된 얼라인마크(5)를 인식하여 각 필드(1)를 찾아서 순차적으로 노광을 실시하게 된다.
상술한 바와 같은 얼라인마크(5)는 각 필드(1)에 패턴을 형성시킬 때 각 스크라이브라인(3)상에 동시에 형성되게 된다.
따라서, 종래와 같이 프리얼라인마크를 형성할 경우 상술한 필드에 형성된 패턴 영역을 차단하기 위하여 블라인드를 구동시켜야만 하는 문제점을 해소시키게된다.
상술한 바와 같이 프리얼라인마크 및 필드서치얼라인마크를 하나로 사용하도록 구현함에 따라 프리얼라인마크를 형성하는 공정단계를 제거함에 따라 공정수 단축에 따른 수율 향상을 꾀할 수 있다.
또한, 프리얼라인마크를 형성하기 위하여 레티클 상의 패턴 영역을 설정하기 위하여 이중으로 블라인드를 구동시키는 문제점을 해소시켜 블라인드 구동으로 인한 열화로 제품의 수명이 단축되는 문제점을 해소시킬 수 있다.
이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (1)

  1. 웨이퍼의 스크라이브라인이 교차하는 부분에 십자형을 갖는 얼라인마크를 각각 형성하고,
    상기 얼라인마크를 프리얼라인용과 패턴이 형성될 필드를 찾는 필드서치얼라인용으로 사용하도록 하는 것을 특징으로 하는 반도체 메모리소자 제조용 웨이퍼 얼라인마크.
KR1020020014528A 2002-03-18 2002-03-18 반도체 메모리소자 제조용 얼라인마크 KR20030075352A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020014528A KR20030075352A (ko) 2002-03-18 2002-03-18 반도체 메모리소자 제조용 얼라인마크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020014528A KR20030075352A (ko) 2002-03-18 2002-03-18 반도체 메모리소자 제조용 얼라인마크

Publications (1)

Publication Number Publication Date
KR20030075352A true KR20030075352A (ko) 2003-09-26

Family

ID=32225190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020014528A KR20030075352A (ko) 2002-03-18 2002-03-18 반도체 메모리소자 제조용 얼라인마크

Country Status (1)

Country Link
KR (1) KR20030075352A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113391529A (zh) * 2021-06-16 2021-09-14 长江存储科技有限责任公司 半导体结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113391529A (zh) * 2021-06-16 2021-09-14 长江存储科技有限责任公司 半导体结构及其形成方法
CN113391529B (zh) * 2021-06-16 2022-07-26 长江存储科技有限责任公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
JP2004186690A (ja) 集積回路識別
US10895809B2 (en) Method for the alignment of photolithographic masks and corresponding process for manufacturing integrated circuits in a wafer of semiconductor material
US20060278956A1 (en) Semiconductor wafer with non-rectangular shaped dice
KR100315911B1 (ko) 액정 표시 장치 패널, 그 제조 방법 및 정렬 방법
US20120225387A1 (en) Method of forming semiconductor device by using reduction projection aligner
US7951512B2 (en) Reticle for projection exposure apparatus and exposure method using the same
US20030209812A1 (en) Method of aligning a wafer and masks
KR20030075352A (ko) 반도체 메모리소자 제조용 얼라인마크
JPH0276214A (ja) ホトリソグラフィー工程におけるガラスマスク
JP2004086097A (ja) 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法
KR100529621B1 (ko) 반도체 소자의 마스크 및 그 패턴 형성 방법
KR20070077575A (ko) 스크라이브 래인 내의 키 배치 방법
JPS59161033A (ja) フオトマスク
KR20090122654A (ko) 스크라이브 레인 형성방법
KR100390818B1 (ko) 반도체균일패턴형성방법
JP2004063983A (ja) 半導体製造装置及び半導体装置
JP2015184526A (ja) フォトマスク及び半導体装置の製造方法
JPS62193124A (ja) パタ−ン位置合わせ方法
KR200365535Y1 (ko) 반도체 웨이퍼에 사용되는 노광장치
KR100800809B1 (ko) Opc마스크의 제작방법
JPH10312949A (ja) 露光方法及びそれに用いるレチクル
KR20000040995A (ko) 웨이퍼정렬용 인식표지
JPS58176934A (ja) ウエ−ハアラインメント方法
JPS60224224A (ja) マスクアライメント方法
JPH03180017A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination