KR20030069321A - Fabrication and assembly method of image sensor using by flip chip packaging process - Google Patents

Fabrication and assembly method of image sensor using by flip chip packaging process Download PDF

Info

Publication number
KR20030069321A
KR20030069321A KR1020020008877A KR20020008877A KR20030069321A KR 20030069321 A KR20030069321 A KR 20030069321A KR 1020020008877 A KR1020020008877 A KR 1020020008877A KR 20020008877 A KR20020008877 A KR 20020008877A KR 20030069321 A KR20030069321 A KR 20030069321A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
electrode pad
bumps
metal
Prior art date
Application number
KR1020020008877A
Other languages
Korean (ko)
Inventor
김종헌
Original Assignee
주식회사 씨큐브디지탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨큐브디지탈 filed Critical 주식회사 씨큐브디지탈
Priority to KR1020020008877A priority Critical patent/KR20030069321A/en
Publication of KR20030069321A publication Critical patent/KR20030069321A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration

Abstract

PURPOSE: A semiconductor image device package using flip chip bumping and a fabricating method therefor are provided to minimize the size of the package and remarkably reduce the size of an ultimate module by directly forming Au in an electrode pad and mounting the electrode pad on a circuit board. CONSTITUTION: A plurality of electrode pads are exposed by an insulation layer in a semiconductor image device(110). A multilayered lower metal layer is formed on the electrode pad. An Au bump is formed in the lower metal layer. The semiconductor image device package having the Au bump has a plurality of substrate electrode pads. An image sensor assembly is attached to a glass substrate(200) by using anisotropic conductive polymer. The Au bump of the attached package and its surroundings are protected and sealed by the anisotropic conductive polymer. An image sensor region is sealed by a transparent circuit board.

Description

플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그 제조방법{Fabrication and assembly method of image sensor using by flip chip packaging process}Semiconductor imaging device package using flip chip bumping and manufacturing method thereof {Fabrication and assembly method of image sensor using by flip chip packaging process}

본 발명은 반도체 촬상소자용 이미지 센서 패키지에 관한 것으로서, 보다 구체적으로는 플립칩 Au 범핑(Au bumping)을 이용한 반도체 촬상소자 패키지 및 그 제조방법에 관한 것이다.The present invention relates to an image sensor package for a semiconductor imaging device, and more particularly, to a semiconductor imaging device package using flip chip Au bumping and a method of manufacturing the same.

일반적으로, 이미지 센서 칩은 고체 촬상소자라고도 불리는 것으로서, 광전변환소자와 전하 결합소자를 사용하여 피사체를 촬상하여 전기적인 신호로 출력하는 장치를 말한다.In general, an image sensor chip is also referred to as a solid-state image pickup device, and refers to a device for photographing a subject using an photoelectric conversion device and a charge coupling device to output an electrical signal.

이와 같은 이미지 센서 칩을 기판에 장착하기 위해서는 칩을 패키지 바디 내에 탑재시키는 패키징 작업을 행하게 되는데, 이를 설명하면 아래와 같다.In order to mount such an image sensor chip on a substrate, a packaging operation for mounting the chip in a package body is performed.

도 1a 내지 도 1c 를 참조하면, 종래의 반도체 촬상소자(1)의 이미지 센서 모듈은 도 1c 에 도시한 바와 같이 렌즈 홀더(10), 렌지 홀더에 부착된 렌즈 유니트(9) 및 상기 렌즈 홀더의 하단부에 구성된 이미지 센서 패키지(12) 등으로 구성되어 있다.1A to 1C, an image sensor module of a conventional semiconductor imaging device 1 includes a lens holder 10, a lens unit 9 attached to a range holder, and the lens holder as shown in FIG. 1C. It is composed of an image sensor package 12 and the like configured at the lower end.

이중 이미지 센서 패키지(12)는, 도 1b 에 도시한 바와 같이 세라믹 기판(6)상에 리이드(7)로 연결되어 있는 플라스틱 또는 세라믹 패키지로 제작되어 있고, 그 패키지 내부에는 반도체 촬상소자(1) 이미지 센서 칩을 갖고 있으며, 이미지 센서 칩은 골드 와이어(4) 본딩을 통해 기판(6)과 전기적으로 연결되어 있고, 상부면은 유리판(5)이 접착제(8)로 접착되어 있어 외부 환경으로부터 보호된다.The dual image sensor package 12 is made of a plastic or ceramic package connected to the lead 7 on the ceramic substrate 6 as shown in FIG. 1B, and the semiconductor imaging device 1 is formed inside the package. It has an image sensor chip, which is electrically connected to the substrate 6 through the bonding of gold wires 4, and the upper surface of the glass plate 5 is bonded with an adhesive 8 to protect it from the external environment. do.

상술한 바에 따르면 반도체 촬상소자 이미지 센서 모듈의 크기는, 반도체 촬상소자(1)가 실장되어 있는 패키지 크기와의 면적에 전적으로 의존하기 때문에 반도체 촬상소자 이미지 센서 모듈의 크기는 하단의 카메라 부의 크기를 어느 정도 감소시키는가에 의해서 결정된다.According to the above, the size of the semiconductor image pickup device image sensor module depends entirely on the area with the package size on which the semiconductor image pickup device 1 is mounted. It depends on whether you reduce it.

따라서 기존 제품에 적용되고 있는 종래의 골드 와이어(4) 본딩 및 플라스틱 몰딩 또는 세라믹 공정에 의한 패키지는, 골드 와이어 본딩(4)에 의해 패키지 크기가 커지는 단점을 지니고 있고, 또한 제작 공정시간이 길어지기 때문에 결국 생산원가가 높아지며, 이들 제품크기의 소형화 추세에 적극적으로 부응할 수 없는 단점을 지니고 있다.Therefore, the conventional gold wire (4) bonding and plastic molding or a package by a ceramic process that is applied to the existing product has the disadvantage that the package size is increased by the gold wire bonding (4), and the manufacturing process time is longer As a result, production costs increase, and these products have a disadvantage in that they cannot actively respond to the trend of miniaturization of these product sizes.

따라서 본 발명은 최근 이동 통신기기 또는 PC용 주변 부품의 소형화 추세에 따라 큰 면적을 차지하고 있는 렌즈부의 소형화 요구를 적극적으로 만족시킬 수 있는 새로운 형태의 패키지 및 어셈블리 공정을 제공하여 이미지 센서 모듈의 소형화를 이루고자 한다.Accordingly, the present invention provides a new type of package and assembly process that can satisfactorily meet the miniaturization requirements of the lens unit which occupies a large area according to the recent trend of miniaturization of peripheral components for mobile communication devices or PCs. I want to achieve.

본 발명은 상기와 같은 종래의 문제점을 해결하고자 중요한 두 가지 개념을 도입하였다.The present invention introduced two important concepts to solve the above conventional problems.

즉, 본 발명은 반도체 촬상소자 이미지 센서 모듈의 크기 감소의 중요한 사안이 패키지 크기의 감소를 위해 기존의 골드 와이어 본딩 방식이 아니라 전극패드에 Au를 직접 형성시켜 회로기판에 실장하는 플립칩 Au 범핑을 이용한 반도체 촬상소자용 패키지를 제공하는 것이다.That is, in the present invention, an important issue of the size reduction of the semiconductor image sensor image sensor module is flip chip Au bumping, in which Au is directly formed on an electrode pad and mounted on a circuit board, rather than the conventional gold wire bonding method, to reduce the package size. It is to provide a package for a semiconductor imaging device.

본 발명이 이루고자 하는 다른 기술적인 과제는, Au 범핑 후 촬상소자를 회로기판에 실장하고, 소자 표면을 외부 환경으로 보호하는 과정을 한번의 공정으로 완성하는 어셈블리 방법을 제공하는 것이다.Another technical problem to be achieved by the present invention is to provide an assembly method in which the image pickup device is mounted on a circuit board after Au bumping, and the process of protecting the surface of the device to an external environment is completed in one step.

본 발명이 이루고자 하는 또 다른 특징은, 상기 공정으로 제조된 반도체 촬상소자 플립칩 패키지와 이방 전도성 폴리머를 적용한 새로운 구조의 이미지 센서모듈을 제공하는 것이다.Another feature of the present invention is to provide an image sensor module having a novel structure using a semiconductor imaging device flip chip package and an anisotropic conductive polymer manufactured by the above process.

도 1a 내지 도 1c 는 종래 기술에 의한 다수의 전극패드를 갖는 반도체 촬상소자 및 이미지 센서 모듈을 개략적으로 도시한 도면1A to 1C schematically illustrate a semiconductor imaging device and an image sensor module having a plurality of electrode pads according to the prior art.

도 2a 내지 도 2f 는 본 발명의 양호한 실시예를 보인 것으로서, 본 발명에 따른 촬상소자에 Au 범프를 형성하는 공정을 나타낸 공정도2A to 2F show a preferred embodiment of the present invention, and showing a process of forming Au bumps in the image pickup device according to the present invention.

도 3a 내지 도 3j 는 본 발명에 의해 제조된 반도체 촬상소자 플립칩 팩키지용 회로기판의 구조 및 회로기판에 패키지를 실장하는 공정을 도시한 흐름도3A to 3J are flowcharts illustrating a structure of a circuit board for a semiconductor imaging device flip chip package manufactured by the present invention and a process of mounting a package on the circuit board.

도 4 는 본 발명으로 제조된 반도체 촬상소자 모듈의 도면4 is a diagram of a semiconductor imaging device module manufactured according to the present invention.

도 5 는 본 발명으로 제조된 반도체 촬상소자 패키지를 제품에 장착한 상태를 나타낸 개략적인 설명도5 is a schematic explanatory diagram showing a state in which a semiconductor imaging device package manufactured according to the present invention is mounted on a product;

도 6 은 동일한 소자크기에 대해 본 발명으로 제조된 반도체 촬상소자 패키지의 크기 감소효과를 기존의 이미지 센서 패키지와 개념적으로 비교한 도면FIG. 6 conceptually compares a size reduction effect of a semiconductor image pickup device package manufactured by the present invention with a conventional image sensor package for the same device size; FIG.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 반도체 촬상소자 2 : 전극패드1 semiconductor imaging device 2 electrode pad

3 : 이미지 센싱 영역 4 : 골드 와이어3: image sensing area 4: gold wire

5 : 유리 6 : 세라믹 기판5: glass 6: ceramic substrate

7 : 리이드 8 : 접착제7: lead 8: adhesive

9 : 렌즈 유니트 10 : 렌즈 홀더9: lens unit 10: lens holder

11 : 모듈 기판 12 : 기존 이미지 센서 패키지11: module substrate 12: conventional image sensor package

100 : 하부 금속층 110 : 반도체 촬상소자100: lower metal layer 110: semiconductor imaging device

120 : 절연층 130 : 금속 접착층120: insulating layer 130: metal adhesive layer

140 : 도금용 전극층 150 : 전극패드140: plating electrode layer 150: electrode pad

160 : 도금 공정용 감광성 물질 170 : Au 범프160: photosensitive material for the plating process 170: Au bumps

200 : 투명한 회로기판 210 : 기판 전극패드200: transparent circuit board 210: substrate electrode pad

220 : 외부 연결용 전극패드 230 : 이방 전도성 폴리머220: electrode pad for external connection 230: anisotropic conductive polymer

240 : 도전성 금속볼 245 : 기판 금속회로240: conductive metal ball 245: substrate metal circuit

250 : 플립칩 본딩 헤드 260 : 가요성 기판250: flip chip bonding head 260: flexible substrate

270 : 절단용 휠 280 : 이미지 센서 어셈블리 유니트270: Cutting wheel 280: Image sensor assembly unit

290 : 이미지 센싱 영역 300 : 렌즈 유니트290: image sensing area 300: lens unit

310 : 렌즈 320 : 렌즈 홀더310: lens 320: lens holder

상기한 바와 같은 본 발명의 목적을 달성하기 위한 반도체 촬상소자 이미지센서 모듈의 바람직한 실시예는,A preferred embodiment of the semiconductor image sensor image sensor module for achieving the object of the present invention as described above,

절연층으로 분리된 다수의 전극패드가 있는 반도체 촬상소자와;A semiconductor imaging device having a plurality of electrode pads separated by an insulating layer;

노출된 전극패드 및 절연층의 상부에 순차적으로 금속 접착층과, Au 도금용 전극층을 형성하는 공정과;Sequentially forming a metal adhesive layer and an Au plating electrode layer on the exposed electrode pad and the insulating layer;

상기 Au 도금용 전극층의 상부에 도금 공정용 감광성 물질을 도포한 다음, 노광 및 현상하여 상기 전극패드 영역 부위만의 감광성 물질을 제거하여 전극패드 부위가 노출되도록 패터닝하는 공정과;Coating a photosensitive material for a plating process on the electrode layer for Au plating, and then exposing and developing the photosensitive material to remove the photosensitive material of only the electrode pad region and patterning the exposed electrode pad;

상기 노출된 Au 도금용 전극층의 상부에 Au 를 도금하여 Au 범프를 형성하는 공정과;Forming Au bumps by plating Au on the exposed Au plating electrode layers;

상기 도금된 Au 범프를 마스크로 적용하여 상기 Au 도금용 전극층과 금속 접착층을 에칭하는 공정을 포함하여 이루어지는 것을 특징으로 한다.And applying the plated Au bumps as a mask to etch the electrode layer for Au plating and the metal adhesive layer.

또한, 본 발명의 반도체 촬상소자 이미지 센서 모듈은, 상기 전극패드의 상부 및 그 주변 절연층의 상부에 형성된 하부 금속층들과;In addition, the semiconductor imaging device image sensor module of the present invention, the lower metal layer formed on the upper portion of the electrode pad and the peripheral insulating layer;

상기 하부 금속층들이 전극패드로부터 금속 접착층과 도금용 전극층으로 구성된 것과;The lower metal layers are composed of a metal adhesive layer and a plating electrode layer from an electrode pad;

전극패드가 형성되어 있는 투명한 회로기판에 일정 범위 내에 있는 크기를 갖는 도전성 금속볼이 함유되어 있는 이방 전도성 폴리머를 도포 또는 접착하는 공정과,Applying or adhering an anisotropic conductive polymer containing conductive metal balls having a size within a predetermined range to a transparent circuit board on which electrode pads are formed;

이방 전도성 폴리머가 도포되거나 접착되어 있는 투명한 회로기판에 상기 Au 범프가 형성된 반도체 촬상소자를 접착시키는 공정과;Bonding the semiconductor image pickup device on which the Au bumps are formed to a transparent circuit board on which an anisotropic conductive polymer is coated or bonded;

상기 이방 전도성 폴리머를 압력을 가하여 도전성 금속볼이 Au 범프와 투명한 회로기판의 기판 전극패드 사이에서 기계적으로 접촉되도록 하고, 동시에 열을 가하여 폴리머 수지를 경화시켜서 반도체 촬상소자의 이미지 센싱 영역이 밀봉되도록 제조된 것을 특징으로 한다.The conductive metal ball is mechanically contacted between the Au bumps and the substrate electrode pad of the transparent circuit board by applying pressure to the anisotropic conductive polymer, and at the same time, the polymer resin is cured by applying heat to seal the image sensing area of the semiconductor imaging device. It is characterized by.

상기와 같은 본 발명의 바람직한 실시예에 의한 목적과 특징을 좀더 구체적으로 이해하기 위해 첨부된 도면을 참조하여 바람직한 실시예를 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings in order to understand the objects and features according to the preferred embodiments of the present invention in more detail.

도 2 는 본 발명에 의해 반도체 촬상소자(110)에 Au 범핑을 적용하는 과정을 단계별로 나타낸 것이다.2 illustrates a step-by-step process of applying Au bumping to the semiconductor imaging device 110 according to the present invention.

먼저, 도 2a 를 참조하면, 반도체 촬상소자(110)의 표면에 절연층(120)을 형성한 다음, 선택적으로 식각하여 서로 이격되는 다수의 전극패드(150)를 노출시키고, 그 결과물의 상부전면에 순차적으로 금속 접착층(130)과 Au 도금용 전극층(140)을 형성한다.First, referring to FIG. 2A, an insulating layer 120 is formed on a surface of the semiconductor imaging device 110, and then selectively etched to expose a plurality of electrode pads 150 spaced apart from each other. The metal adhesive layer 130 and the Au plating electrode layer 140 are sequentially formed on the substrate.

이때, 금속 접착층(130)은 반도체 촬상소자(110)의 절연층(120)과 전극패드(150)와 접착력이 우수한 Ti, Al 또는 Cr 중 선택된 어느 하나를 사용하거나 이들을 함유하는 합금들이 될 수 있으며, Au 도금용 전극층(140)은 전기 전도도가 우수한 금속으로서 Au 또는 Cu 또는 그 합금 및 원가 측면에서 Ni 또는 그 합금 등이 사용될 수 있다.In this case, the metal adhesive layer 130 may be any one of Ti, Al, or Cr selected from the insulating layer 120 and the electrode pad 150 of the semiconductor imaging device 110, or alloys containing them. The Au plating electrode layer 140 may be Au or Cu or an alloy thereof and Ni or an alloy thereof in terms of cost as a metal having excellent electrical conductivity.

상기 금속 접착층(130)은 100∼5,000Å 두께의 Al 재질, Al계 합금 재질, Ti재질, Ti계 합금 재질, Cr 재질 또는 Cr 합금재질 중 선택된 어느 하나로 형성하는 것이 바람직하나, 접착력 측면에서 Ti 또는 그 합금 재질이 적절하다.The metal adhesive layer 130 is preferably formed of any one selected from Al material, Al-based alloy material, Ti material, Ti-based alloy material, Cr material or Cr alloy material having a thickness of 100 to 5,000Å, Ti or The alloy material is appropriate.

Au 도금용 전극층(140)은 100∼5,000Å 두께의 Au, Cu 재질, Cu 합금 또는 NiV 재질, Ni계 합금 재질 중 선택된 어느 하나로 형성하는 것이 바람직하나 전기전도도 및 내산화성 측면에서 Au 가 가장 안정한 특성을 나타낼 수 있다.The Au plating electrode layer 140 is preferably formed of any one selected from Au, Cu, Cu, NiV, and Ni-based alloys having a thickness of 100 to 5,000 100, but Au is most stable in terms of electrical conductivity and oxidation resistance. Can be represented.

그리고, Au 범프(170)를 전극패드(150) 또는 특정 영역에만 형성시키기 위한 공정으로서, 도 2b 에 도시한 바와 같이 상기 Au 도금용 전극층(140)의 상부 전면에 도금 공정용 감광성 물질(160)을 도포한 다음, 노광 및 현상하여 감광성 물질이 Au 가 도금되어야 할 상기 전극패드(150)의 영역만이 노출되도록 감광성 물질을 패터닝 한다.As a process for forming the Au bumps 170 only in the electrode pad 150 or a specific region, as shown in FIG. 2B, the photosensitive material 160 for the plating process is formed on the entire upper surface of the Au plating electrode layer 140. After coating, the photosensitive material is exposed and developed to pattern the photosensitive material such that only the area of the electrode pad 150 to which Au is to be plated is exposed.

그리고, 도 2c 및 도 2d 에 도시한 바와 같이 상기 노출된 Au 도금용 전극층(140)의 상부에 Au 를 도금하여 Au 범프(170)를 형성한다.2C and 2D, Au is plated on the exposed Au plating electrode layer 140 to form Au bumps 170.

그리고, 도 2d 에 도시한 바와 같이 상기 패터닝된 도금 공정용 감광성 물질(160)을 제거하고, 마지막으로 도 2e 에 도시한 바와 같이 상기 Au 범프(170)를 마스크로 적용하여 상기 Au 도금용 전극층(140) 및 금속 접착층(130)을 화학적으로 에칭하므로서, 본 발명의 바람직한 실시예에 따른 Au 범프(170)가 형성된 반도체 촬상소자가 제조된다.As shown in FIG. 2D, the patterned plating photosensitive material 160 is removed, and finally, as shown in FIG. 2E, the Au bumps 170 are applied as a mask to form the electrode layer for Au plating. By chemically etching the 140 and the metal adhesive layer 130, a semiconductor imaging device in which the Au bumps 170 are formed according to a preferred embodiment of the present invention is manufactured.

도 2f 는 Au 범프(170)가 형성된 반도체 촬상소자(110)를 개략적으로 도시한 것이다.2F schematically illustrates a semiconductor imaging device 110 on which Au bumps 170 are formed.

상기 공정들로 제조된 본 발명의 반도체 촬상소자 웨이퍼는 전기적 테스트결과로부터 양호한 제품의 소자들만 골라서 일정 규격의 트레이에 담겨진다.The semiconductor imaging device wafer of the present invention manufactured by the above processes is selected from only the devices of good products from the electrical test results and placed in a tray of a certain standard.

다음 공정은 상기 공정으로 제조된 패키지, 즉 Au 범프(170)가 형성되어 있는 반도체 촬상소자(110) 패키지를 어셈블리하는 것과 이를 위한 투명한 회로기판(200)의 제조로서, 이를 도 3 에 어셈블리 공정도로 나타내었다.The next step is to assemble the package manufactured by the above process, that is, the semiconductor imaging device 110 package in which the Au bumps 170 are formed and to manufacture the transparent circuit board 200 therefor, which is shown in FIG. Indicated.

먼저, 도 3a 에 도시한 바와 같이 본 발명에 적합한 회로가 형성된 투명한 회로기판(200)의 구조도의 일례가 도시되어 있다.First, an example of the structural diagram of a transparent circuit board 200 in which a circuit suitable for the present invention is formed as shown in FIG. 3A is shown.

이 투명한 회로기판(200)은 빛이 투과할 수 있도록 투과율이 우수한 재질로서, 유리 종류일 수 있으며 한쪽 면에는 Au 범핑된 소자가 본딩되는 기판 전극패드(210)가 존재하게 되며, 그 보다 외곽에는 최종적으로 완성된 어셈블리와 시스템을 전기적으로 연결하기 위한 가요성 기판(260)이 연결될 별도의 외부 연결용 전극패드(220)가 형성되어 있다.The transparent circuit board 200 is a material having excellent transmittance to allow light to pass therethrough, and may be of a glass type, and on one side thereof, a substrate electrode pad 210 to which an Au bumped element is bonded is present. Finally, a separate external connection electrode pad 220 to which the flexible substrate 260 for electrically connecting the completed assembly and the system is connected is formed.

상기 외부 연결용 전극패드(220)는 금속증착법으로 형성되어 식각공정을 통해 패터닝되며, 그 재질은 Au 범프 형성공정에 사용된 하부 금속 접착층(130)들 중 단독 또는 그들의 조합으로 적용될 수 있으며, 다른 예로는 In-Sn-O 증착하여 사용할 수 있다.The external connection electrode pad 220 is formed by a metal deposition method and patterned through an etching process, and the material thereof may be applied alone or in a combination of the lower metal adhesive layers 130 used in the Au bump forming process. For example, it may be used by In-Sn-O deposition.

상기의 금속막이 증착된 투명한 회로기판(200)은 감광성 폴리머를 도포, 노광하여 패터닝한 후 에칭 공정을 통해 회로를 형성하고 최종적으로 감광성 폴리머를 제거하는 일반적인 공정을 거쳐 완성된다.The transparent circuit board 200 on which the metal film is deposited is completed by a general process of coating, exposing and patterning a photosensitive polymer to form a circuit through an etching process and finally removing the photosensitive polymer.

또한 투명한 회로기판(200)은 단일 패키지 크기로 제작될 수도 있으나 생산성을 위해, 다수의 패키지가 실장될 수 있도록 면(array) 배열로 구성하여 제조될수 있으며 이러한 경우, 패키지를 실장 한 후 개별 제품으로 절단되어 최종 완성된다.In addition, the transparent circuit board 200 may be manufactured in a single package size, but for productivity, the transparent circuit board 200 may be manufactured by arranging an array so that a plurality of packages may be mounted. It is cut and finally finished.

상기 공정으로 제조된 패키지와 회로가 형성된 투명한 회로기판(200)을 전기적으로 상호 연결하고 고정하기 위해서는 전기가 전도될 수 있는 매개체가 사용된다.In order to electrically interconnect and fix the transparent circuit board 200 on which the package and the circuit formed with the process are formed, a medium capable of conducting electricity is used.

이 전도성 매개체는 여러 형태 및 재질로 제공될 수 있으나, 본 발명에 적합하게는 도전성 금속볼(240)을 함유한 폴리머 상태로 제공되며, 이 폴리머는 액상 접착체(Anisotropic Conductive Adhesive, ACA) 및 준 경화되어 일정 형상을 가지는 고상 필름(Anisotropic Conductive Film, ACF) 일 수도 있다.The conductive medium may be provided in various forms and materials, but suitably for the present invention, the conductive medium is provided in a polymer state containing the conductive metal balls 240, and the polymer is an anisotropic conductive adhesive (ACA) and a quasi Anisotropic Conductive Film (ACF) may be cured to have a predetermined shape.

상기 이방 전도성 폴리머(230)는 열경화성 또는 열가소성 또는 그 조합의 수지를 주성분으로 하며, 구형 또는 각형의 형태 Au, Ni, Ag, Cu 등의 도전성 금속볼(240)이 일정량 이상 함유되어 있으며, 이 도전성 금속볼(240)은 균일한 분포가 요구되어 진다. 이 도전성 금속볼(240)의 크기는 범프간 간격에 따라 달라질 수 있으나 0.5 ∼ 10 um 의 입자크기 범위를 갖는다.The anisotropic conductive polymer 230 is mainly composed of a thermosetting resin or a thermoplastic resin, or a combination thereof, and contains a predetermined amount or more of conductive metal balls 240 such as Au, Ni, Ag, and Cu in a spherical or rectangular shape. The metal ball 240 is required to be uniformly distributed. The size of the conductive metal ball 240 may vary depending on the interval between bumps, but has a particle size range of 0.5 to 10 um.

상기 이방 전도성 폴리머(230)를 투명한 회로기판(200)과 Au 범프(170)가 형성된 반도체 촬상소자(110) 사이에 개재시킨 상태에서 섭씨 수십 ~ 2,000 도 정도의 온도로 가열하여 수지를 유동시킨 후 수초 ~ 수분 유지하여 경화시킨다.After the anisotropic conductive polymer 230 is interposed between the transparent circuit board 200 and the semiconductor imaging device 110 in which the Au bumps 170 are formed, the resin is heated by heating to a temperature of about several tens to 2,000 degrees Celsius. Hold for several seconds to cure.

이로서, 상대하는 다수의 전극은 도전성 금속볼(240)과 접촉함으로써 전기적인 접속이 얻어지고, Au 범프(170)와 기판 전극패드(210)가 없는 부분에서는 수지의 경화에 의해 기계적으로 고착이 얻어진다.As a result, the electrical contacts are obtained by contacting the plurality of electrodes with the conductive metal balls 240, and mechanical fixation is obtained by curing of the resin at a portion where the Au bumps 170 and the substrate electrode pads 210 are not present. Lose.

다른 실시예로서, 상기 공정으로 접착된 어셈블리를 재 가열하여 폴리머 수지를 추가적으로 경화시키는 공정을 거칠 수도 있다.In another embodiment, the bonded adhesive may be reheated to further cure the polymer resin.

상기 패키지의 실장공정은 반도체 촬상소자(110)의 신뢰성을 위해 불활성 기체 분위기에서 행하여 투명한 회로기판(200)과 패키지의 이미지 센싱 영역(3) 내부를 불활성 분위기로 밀봉한다.The package mounting process is performed in an inert gas atmosphere for the reliability of the semiconductor imaging device 110 to seal the transparent circuit board 200 and the inside of the image sensing region 3 of the package in an inert atmosphere.

이러한 공정들은 다수의 패키지가 실장될 수 있도록 면 배열로 되어 있는 투명한 회로기판(200)에서 행해지며 실장이 끝난 후 개별 패키지 모듈로 절단된다.These processes are performed on a transparent circuit board 200 that is arranged in a plane so that a plurality of packages can be mounted and cut into individual package modules after mounting.

상기 공정들에 의해 Au 범프(170)가 형성된 패키지의 실장이 완료되면, 투명한 회로기판(200)의 기판 전극패드(210)와 외부 시스템의 전기적인 접속이 가요성 기판(260)을 이용해 이루어진다.When mounting of the package in which the Au bumps 170 are formed by the above processes is completed, electrical connection between the substrate electrode pad 210 of the transparent circuit board 200 and the external system is performed using the flexible substrate 260.

이를 위해 도 3g 내지 도i 에 나타낸 것처럼 반도체 촬상소자 외곽에 형성되어 있는 외부 연결용 전극패드(220) 상부에 상기에서 설명된 이방 전도성 폴리머(230)를 게재한 후 준비된 가요성 기판(260)을 접촉시킨 후 가열 압착하여 최종 어셈블리를 완성한다. 이 공정에서의 이방 전도성 폴리머(230)는 패키지 실장 전 또는 실장 후에 일괄적으로 개재할 수 있다.To this end, the flexible substrate 260 prepared after placing the anisotropic conductive polymer 230 described above on the external connection electrode pad 220 formed outside the semiconductor image pickup device as shown in FIGS. After contact, heat press to complete the final assembly. The anisotropic conductive polymer 230 in this process may be interposed before or after package mounting.

상기 공정에 의해 실장이 완료된 다수의 면 배열 어셈블리는 도 3j 에 도시한 바와 같이 절단용 휠(270)이 장착된 장비를 이용하여 이미지 센서 어셈블리 유니트(280)로 분리하여 공정을 완료한다.As shown in FIG. 3J, the plurality of surface array assemblies completed by the above process are separated into the image sensor assembly unit 280 using the equipment equipped with the cutting wheel 270 to complete the process.

그러므로 위와 같은 공정을 거쳐서 제조된 본 발명의 이미지 센서 어셈블리 유니트(280)는 도 4 에 도시한 바와 같이 종래의 골드 와이어 본딩 방식으로 제조된 이미지 센서 패키지에 비해 패키지의 크기를 최소화할 수 있으므로 궁극적으로 최종 모듈의 크기를 크게 감소시키는 장점이 있고, 이러한 이미지 센서 어셈블리 유니트(280)를 도 5 에 도시한 바와 같이 렌즈 유니트(300)의 하단에 고정하므로서, 반도체 촬상소자 이미지 센서 모듈의 전체 크기를 획기적으로 축소시킬 수 있는 것이다.Therefore, the image sensor assembly unit 280 of the present invention manufactured through the above process can ultimately minimize the size of the package compared to the image sensor package manufactured by the conventional gold wire bonding method as shown in FIG. 4. There is an advantage of greatly reducing the size of the final module, and by fixing the image sensor assembly unit 280 to the lower end of the lens unit 300 as shown in Figure 5, the overall size of the semiconductor image pickup device image sensor module breakthrough Can be reduced to.

이상과 같이 본 발명에 따른 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그 어셈블리 방법을 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 이에 한정되지 않으며, 본 발명의 기술사상 범위 내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.As described above, the semiconductor image pickup device package using flip chip bumping and the assembly method thereof according to the present invention have been described with reference to the illustrated drawings, but the present invention is not limited thereto by the embodiments and drawings disclosed herein, and the present invention. Of course, various modifications can be made by those skilled in the art within the scope of the technical idea.

상기한 바와 같이 본 발명에 의한 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그 제조방법으로 제조된 이미지 센서 어셈블리(280)는, 도 6 에 도시한 바와 같이 종래의 골드 와이어 본딩 방식을 사용하여 제조된 이미지 센서 패키지(12)에 비해서 패키지의 크기를 최소화하고, 궁극적으로 최종 모듈의 크기를 크게 감소시키는 효과가 있다.As described above, the semiconductor image pickup device package using flip chip bumping according to the present invention and the image sensor assembly 280 manufactured by the method of manufacturing the same are manufactured using a conventional gold wire bonding method as shown in FIG. 6. Compared to the image sensor package 12, there is an effect of minimizing the size of the package and ultimately greatly reducing the size of the final module.

또한, 본 발명에 의해 반도체 촬상소자(110) 이미지 센서 패키지를 제조하는 경우 일괄 공정이기 때문에 생산비를 대폭적으로 절감할 수 있는 효과가 있다.In addition, according to the present invention, since the semiconductor image sensor package 110 is manufactured in a batch process, the production cost can be greatly reduced.

또한, 회로가 형성된 유리기판에 이미지 센서 패키지를 실장하면서 동시에 밀봉하기 때문에 기존의 실장 공정을 단축하는 효과도 있다.In addition, since the image sensor package is mounted on the glass substrate on which the circuit is formed and simultaneously sealed, the existing mounting process can be shortened.

Claims (8)

절연층(120)에 의해 이격되는 다수의 전극패드(150)가 노출된 반도체 촬상소자(110)에 있어서,In the semiconductor imaging device 110 in which a plurality of electrode pads 150 spaced apart from the insulating layer 120 are exposed, 상기 전극패드(150)상에 다층으로 구성된 하부 금속층(100)과;A lower metal layer 100 formed in multiple layers on the electrode pad 150; 상기 하부 금속층(100)에 형성된 Au 범프(170)와;Au bumps 170 formed on the lower metal layer 100; 상기 Au 범프(170)가 형성된 반도체 촬상소자(110) 패지지가 다수의 기판 전극패드(210)를 갖고 있고, 회로가 형성된 유리기판(200)에 이방 전도성 폴리머(230)를 사용하여 접착된 이미지 센서 어셈블리(270)와;The semiconductor image pickup device 110 on which the Au bumps 170 are formed has a plurality of substrate electrode pads 210, and an image is bonded to the glass substrate 200 on which the circuit is formed using the anisotropic conductive polymer 230. A sensor assembly 270; 접착된 패지지의 Au 범프(170)와 주위가 이방 전도성 폴리머(230)로 보호 및 밀봉되고, 이미지 센서 영역(3)이 투명한 회로기판(200)으로 밀봉된 구조를 포함하는 플립칩 범핑을 이용한 반도체 촬상소자 패키지.The bonded bump Au bumps 170 and the periphery are protected and sealed with an anisotropic conductive polymer 230, and the image sensor region 3 includes flip chip bumping including a structure sealed with a transparent circuit board 200. Semiconductor imaging device package. 다수의 전극패드(150)를 갖는 반도체 촬상소자(110)에 있어서,In the semiconductor imaging device 110 having a plurality of electrode pads 150, 절연층(120)으로 이격시켜 전극패드(150)를 노출시키는 공정과;Exposing the electrode pad 150 by being spaced apart from the insulating layer 120; 상기 노출된 전극패드(150) 및 절연층(120)의 상부에 순차적으로 금속 접착층(130), 도금용 전극층(140)을 형성하는 공정과;Forming a metal adhesive layer 130 and a plating electrode layer 140 on the exposed electrode pad 150 and the insulating layer 120 sequentially; 상기 도금용 전극층(140)의 상부에 도금 공정용 감광성 물질(160)을 도포한후, 노광 및 현상하여 상기 전극패드 상부의 도금용 전극층(140) 영역이 선택적으로 노출되도록 패터닝하는 공정과;Coating the photosensitive material 160 for the plating process on the plating electrode layer 140, and then exposing and developing the patterning layer to selectively expose the plating electrode layer 140 on the electrode pad; 상기 노출된 도금용 전극층(140)의 상부에 Au 를 도금하는 공정과;Plating Au on the exposed plating electrode layer 140; 상기 패터닝된 도금 공정용 감광성 물질(160)을 제거한 후, 도금된 Au 범프(170)를 마스크로 적용하여 잔류 하부 금속층(100)을 에칭하는 공정과;Removing the patterned plating photosensitive material (160), and then etching the remaining lower metal layer (100) by applying the plated Au bumps (170) as a mask; 상기 Au 범프(170)가 형성된 촬상소자가 안착될 기판 전극패드(210)를 형성하기 위해 투명한 기판에 금속 박막을 증착하는 공정과;Depositing a metal thin film on a transparent substrate to form a substrate electrode pad 210 on which the image forming device on which the Au bumps 170 are formed is to be seated; 상기 증착된 금속 상부에 감광성 폴리머를 도포, 노광 및 현상하여 금속회로가 형성될 영역 이외의 폴리머를 제거하는 공정과;Coating, exposing and developing a photosensitive polymer on the deposited metal to remove a polymer other than a region where a metal circuit is to be formed; 상기 잔류하는 폴리머를 에칭 마스크를 사용하여 금속막을 에칭하여 기판 금속회로(245) 및 기판 전극패드(210)를 형성하는 공정과;Etching the remaining polymer using an etching mask to form a substrate metal circuit (245) and a substrate electrode pad (210); 상기 형성된 기판 전극패드(210) 부위에만, 도전성 금속볼(240)이 함유된 이방 전도성 폴리머(230)를 도포하거나 접착하는 공정과;Applying or adhering an anisotropic conductive polymer (230) containing conductive metal balls (240) only to the formed substrate electrode pad (210); 완성된 패키지를 회로가 형성된 투명한 회로기판(200)에 안착 및 열압착시켜 실장과 동시에 밀봉하는 공정을 포함하는 것을 특징으로 하는 플립칩 범핑을 이용한 반도체 촬상소자 패키지 제조방법.A method for manufacturing a semiconductor image pickup device package using flip chip bumping, comprising a step of mounting and sealing a completed package on a transparent circuit board 200 having a circuit, and simultaneously sealing the package. 제 2 항에 있어서,The method of claim 2, 상기 금속 접착층(130)은 100∼5,000Å 두께의 Al 재질, Al계 합금 재질, Ti 재질, Ti계 합금 재질, Cr 재질 또는 Cr 합금 재질 중 선택된 어느 하나로 형성된 것을 특징으로 하는 플립칩 범핑을 이용한 반도체 촬상소자 패키지 제조방법.The metal adhesive layer 130 is a semiconductor using flip chip bumping, characterized in that formed of any one selected from Al, Al-based alloy material, Ti material, Ti-based alloy material, Cr material or Cr alloy material having a thickness of 100 ~ 5,000Å. Image pickup device package manufacturing method. 제 2 항에 있어서,The method of claim 2, 상기 도금용 전극층(140)은 100∼5,000Å 두께의 Au 재질, Cu 재질 및 Cu계 합금 재질 또는 Ni 및 Ni 계 합금 재질 중 선택된 어느 하나로 형성된 것을 특징으로 하는 플립칩 범핑을 이용한 반도체 촬상소자 패키지 제조방법.The plating electrode layer 140 is a semiconductor imaging device package manufacturing using flip chip bumping, characterized in that formed of any one selected from 100 to 5,000Å thick Au material, Cu material and Cu-based alloy material or Ni and Ni-based alloy material. Way. 제 2 항에 있어서,The method of claim 2, 상기 Au 범프(170)가 형성된 반도체 촬상소자(110)가 장착되는 회로기판(200)은 유리를 포함하는 투명한 재질이며, 반도체 촬상소자(110)의 이미지 센싱 영역(3) 이외의 영역에 회로가 형성되어 있고, 동시에 반도체 촬상소자(110)의 Au 범프(170)가 놓일 다수의 기판 전극패드(210)를 갖도록 한 것이 특징인 플립칩 범핑을 이용한 반도체 촬상소자 패키지 제조방법.The circuit board 200 on which the semiconductor image pickup device 110 on which the Au bumps 170 are formed is mounted is made of a transparent material including glass, and a circuit is provided in an area other than the image sensing area 3 of the semiconductor image pickup device 110. And a plurality of substrate electrode pads (210) on which the Au bumps (170) of the semiconductor image pickup device (110) are to be placed. 제 5 항에 있어서,The method of claim 5, 상기 투명한 회로기판(200)에 형성된 기판 금속회로(245)와 외부 연결용 전극패드(220) 및 기판 전극패드(210)는,The substrate metal circuit 245 formed on the transparent circuit board 200, the electrode pad 220 for external connection, and the substrate electrode pad 210 are provided. 증착법에 의해 순차적으로 한 개 또는 다층의 금속막 형태로 제공되며, 하부층의 재질은 Ti 또는 Ti계 합금 재질이고, 상부층의 재질은 Au 또는 Cu 및 Cu 계합금 재질이며, 단일 층으로 형성하는 경우에는 In-Sn-O 합금 재질로 형성하며, 그 두께는 100 ~ 5,000 Å 인 것을 특징으로 하는 플립칩 범핑을 이용한 반도체 촬상소자 패키지 제조방법.Provided in the form of a single or multi-layer metal film sequentially by the deposition method, the material of the lower layer is Ti or Ti-based alloy material, the material of the upper layer is Au or Cu and Cu-based alloy material, in the case of forming a single layer Formed from an In-Sn-O alloy material, the thickness of the semiconductor imaging device package manufacturing method using flip chip bumping, characterized in that the 100 ~ 5,000 Å. 제 2 항에 있어서,The method of claim 2, 상기 투명한 회로기판(200)에 도포된 이방 전도성 폴리머(230)는 열경화성 또는 열가소성 및 그의 조합인 수지를 기본으로 하며, 수지 내에 도전성 금속볼(240)이 각형 또는 구형으로 함유되며, 그 금속볼의 크기는 0.5 ∼ 10 um 의 입자크기 범위를 갖는 것을 특징으로 하는 플립칩 범핑을 이용한 반도체 촬상소자 패키지 제조방법.The anisotropic conductive polymer 230 coated on the transparent circuit board 200 is based on a thermosetting or thermoplastic resin and a combination thereof, and the conductive metal balls 240 are contained in a square or spherical shape in the resin, A method of manufacturing a semiconductor imaging device package using flip chip bumping, wherein the size has a particle size range of 0.5 to 10 um. 제 1 항에 있어서,The method of claim 1, 상기 Au 범프(170)가 형성된 반도체 촬상소자(110)를 회로가 형성된 투명한 회로기판(200)에 장착하여서 반도체 촬상소자의 접착과 외부로부터 보호되어야 할 이미지 센싱 영역(3)의 밀봉이 동시에 이루어지도록 한 것을 특징으로 하는 플립칩 범핑을 이용한 반도체 촬상소자 패키지 제조방법.Mounting the semiconductor image pickup device 110 on which the Au bumps 170 are formed on the transparent circuit board 200 on which the circuit is formed to simultaneously bond the semiconductor image pickup device and seal the image sensing area 3 to be protected from the outside. A semiconductor imaging device package manufacturing method using flip chip bumping, characterized in that.
KR1020020008877A 2002-02-19 2002-02-19 Fabrication and assembly method of image sensor using by flip chip packaging process KR20030069321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020008877A KR20030069321A (en) 2002-02-19 2002-02-19 Fabrication and assembly method of image sensor using by flip chip packaging process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020008877A KR20030069321A (en) 2002-02-19 2002-02-19 Fabrication and assembly method of image sensor using by flip chip packaging process

Publications (1)

Publication Number Publication Date
KR20030069321A true KR20030069321A (en) 2003-08-27

Family

ID=32221893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020008877A KR20030069321A (en) 2002-02-19 2002-02-19 Fabrication and assembly method of image sensor using by flip chip packaging process

Country Status (1)

Country Link
KR (1) KR20030069321A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040019650A (en) * 2002-08-28 2004-03-06 삼성전기주식회사 Interior type camera module
WO2005031875A1 (en) * 2003-10-01 2005-04-07 Nepes Co., Ltd. Structure of package for semiconductor image pickup device and fabrication method thereof
KR100715858B1 (en) * 2006-05-11 2007-05-11 한국과학기술원 Fabrication method of patterned conductive adhesives wafer level packages and image sensor module ISM using these packages
KR100832895B1 (en) * 2006-12-05 2008-05-28 삼성전기주식회사 Chip on glass and manufacturing method thereof and camera module having the same
KR100980810B1 (en) * 2008-03-26 2010-09-10 주식회사 제이엠엘 Image Sensor Module Capable of Wafer Level-Chip Scale Package and Fabricating Method thereof
KR101012700B1 (en) * 2003-11-12 2011-02-09 삼성테크윈 주식회사 Image sensor module, camera module with same and manufacturing method thereof
US9929195B2 (en) 2015-08-27 2018-03-27 Samsung Electro-Mechanics Co., Ltd. Image sensor assembly, method of manufacturing the same, and camera module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040612A (en) * 1997-02-07 2000-03-21 Fuji Photo Optical Co., Ltd. Image pickup apparatus for endoscope having reduced diameter
JP2000286401A (en) * 1999-03-29 2000-10-13 Miyota Kk Solid-state image pickup device and its manufacture
JP2001068654A (en) * 1999-06-25 2001-03-16 Sony Corp Solid state image sensor and manufacture thereof
US6342406B1 (en) * 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
KR20020087769A (en) * 2001-05-16 2002-11-23 삼성전기주식회사 Image sensor module and manufacturing method for the same
KR20030057203A (en) * 2001-12-28 2003-07-04 동부전자 주식회사 connceting ccd image senser for csp semiconducter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040612A (en) * 1997-02-07 2000-03-21 Fuji Photo Optical Co., Ltd. Image pickup apparatus for endoscope having reduced diameter
JP2000286401A (en) * 1999-03-29 2000-10-13 Miyota Kk Solid-state image pickup device and its manufacture
JP2001068654A (en) * 1999-06-25 2001-03-16 Sony Corp Solid state image sensor and manufacture thereof
US6342406B1 (en) * 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
KR20020087769A (en) * 2001-05-16 2002-11-23 삼성전기주식회사 Image sensor module and manufacturing method for the same
KR20030057203A (en) * 2001-12-28 2003-07-04 동부전자 주식회사 connceting ccd image senser for csp semiconducter

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040019650A (en) * 2002-08-28 2004-03-06 삼성전기주식회사 Interior type camera module
WO2005031875A1 (en) * 2003-10-01 2005-04-07 Nepes Co., Ltd. Structure of package for semiconductor image pickup device and fabrication method thereof
US7491572B2 (en) 2003-10-01 2009-02-17 Nepes Co., Ltd. Method for fabricating an image sensor mounted by mass reflow
KR101012700B1 (en) * 2003-11-12 2011-02-09 삼성테크윈 주식회사 Image sensor module, camera module with same and manufacturing method thereof
KR100715858B1 (en) * 2006-05-11 2007-05-11 한국과학기술원 Fabrication method of patterned conductive adhesives wafer level packages and image sensor module ISM using these packages
KR100832895B1 (en) * 2006-12-05 2008-05-28 삼성전기주식회사 Chip on glass and manufacturing method thereof and camera module having the same
KR100980810B1 (en) * 2008-03-26 2010-09-10 주식회사 제이엠엘 Image Sensor Module Capable of Wafer Level-Chip Scale Package and Fabricating Method thereof
US9929195B2 (en) 2015-08-27 2018-03-27 Samsung Electro-Mechanics Co., Ltd. Image sensor assembly, method of manufacturing the same, and camera module
US10636823B2 (en) 2015-08-27 2020-04-28 Samsung Electro-Mechanics Co., Ltd. Image sensor assembly, method of manufacturing the same, and camera module

Similar Documents

Publication Publication Date Title
TWI392066B (en) Package structure and fabrication method thereof
US7005327B2 (en) Process and structure for semiconductor package
WO2009136496A1 (en) Three-dimensionally integrated semiconductor device and method for manufacturing the same
JPH1154658A (en) Semiconductor device, manufacture thereof and frame structure
US6420787B1 (en) Semiconductor device and process of producing same
JP2664259B2 (en) Semiconductor device package and method of manufacturing the same
US7056764B2 (en) Electronic sensor device and method for producing the electronic sensor device
JP4919803B2 (en) Manufacturing method of semiconductor imaging device package
KR20030069321A (en) Fabrication and assembly method of image sensor using by flip chip packaging process
CN100413067C (en) Chip encapsulation structure and its crystal encapsulation forming method
CN112352305B (en) Chip packaging structure and chip packaging method
JPH10135366A (en) Manufacturing method of outer terminal of bga semiconductor package
JP2004221874A (en) Optical module, manufacturing method therefor, circuit board and electronic apparatus
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
KR100673354B1 (en) Package for semiconductor image pickup device and fabricating method thereof
JPH01192125A (en) Mounting structure of semiconductor device
EP0117211B1 (en) Method for fabricating a package for an integrated circuit
JP3359824B2 (en) Method of manufacturing BGA type semiconductor device
KR100533761B1 (en) semi-conduSSor package
CN210668359U (en) Integrated antenna packaging structure without substrate
KR100388290B1 (en) semiconductor package and its manufacturing method
JPH11297750A (en) Semiconductor device, manufacture thereof, and mounting of the semiconductor device
TW202322224A (en) Hybrid embedded packaging structure and manufacturing method thereof
KR100417854B1 (en) chip scale package and method of fabricating the same
KR20010058581A (en) semiconductor package and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application