KR20030056921A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20030056921A
KR20030056921A KR1020010087262A KR20010087262A KR20030056921A KR 20030056921 A KR20030056921 A KR 20030056921A KR 1020010087262 A KR1020010087262 A KR 1020010087262A KR 20010087262 A KR20010087262 A KR 20010087262A KR 20030056921 A KR20030056921 A KR 20030056921A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor chip
semiconductor
conductive tape
lead frame
Prior art date
Application number
KR1020010087262A
Other languages
English (en)
Other versions
KR100525091B1 (ko
Inventor
손원준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0087262A priority Critical patent/KR100525091B1/ko
Publication of KR20030056921A publication Critical patent/KR20030056921A/ko
Application granted granted Critical
Publication of KR100525091B1 publication Critical patent/KR100525091B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 리드프레임을 칩패드의 위치에 관계없이 모든 타입의 반도체 칩에 적용할 수 있는 반도체 패키지에 관해 개시한다.
개시된 본 발명의 반도체 패키지는 상면에 다수개의 칩패드를 가진 반도체 칩과, 칩패드와 전기적으로 연결되는 리드프레임과, 반도체 칩 및 리드프레임의 사이에 개재되어 반도체 칩과 리드프레임을 전기적으로 연결시키는 도전 테이프와, 반도체 칩 및 도전 테이프를 감싸는 몰딩체를 포함한다.

Description

반도체 패키지{semiconductor package}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 리드프레임을 칩패드의 위치에 관계없이 모든 타입의 반도체 칩에 적용할 수 있는 반도체 패키지에 관한 것이다.
도 1 및 도 2는 종래의 제 1실시예를 설명하기 위한 도면으로, 칩 패드가 반도체 칩의 센터 부분에 배열된 구조를 가진 엘오씨(Lead On Chip) 타입의 반도체 패키지의 평면도 및 단면도이다.
종래의 제 1실시예에 따른 반도체 패키지는, 도 1 및 도 2에 도시된 바와 같이, 칩패드(12)가 센터 부분에 배열된 반도체 칩(10)과, 칩패드(12)와 전기적으로 연결되는 리드프레임(16)과, 칩패드(12)와 리드프레임(16)을 연결시키는 본딩와이어(14)와, 상기 반도체 칩(10) 및 본딩와이어(14)를 감싸는 몰딩체(20)로 구성된다.
도 3 및 도 4는 종래의 제 2실시예를 설명하기 위한 도면으로, 칩 패드가 반도체 칩의 가장자리 부분에 배열된 반도체 패키지의 평면도 및 단면도이다.
종래의 제 2 실시예에 따른 반도체 패키지는, 도 3 및 도 4에 도시된 바와 같이, 다수개의 칩패드(32)가 가장자리 부분에 배열된 반도체 칩(30)과, 칩패드(32)와 전기적으로 연결되는 리드프레임(36)과, 칩패드(32)와 리드프레임(36)을 연결시키는 본딩와이어(34)와, 상기 반도체 칩(30) 및 본딩와이어(34)를 감싸는 몰딩체(40)로 구성된다. 도면부호 38은 반도체 칩의 안착부를 도시한 것이다.
그러나. 종래의 제 1실시예에서의 리드프레임은 칩패드가 센터 부분에 배열된 반도체 칩만이 적용가능하며, 종래의 제 2실시예에서의 리드프레임은 칩패드가 가장자리 부분에 배열된 반도체 칩만이 적용가능하다. 따라서, 반도체 칩의 칩패드가 센터 부분에 배열되는지 또는 가장자리 부분에 배열되는 지 등의 반도체 칩 다지인에 따라 각기 다른 리드프레임을 적용해야 했다.
그러므로, 반도체 칩의 디자인에 따라 매번 새로운 리드프레임을 제작해야 하기 때문에 패키지 제작 비용이 상승되고 번거로운 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 칩패드가 반도체 칩 상면 센터 부분에 배열되거나 가장자리 부분에 배열된 경우에 모두 적용할 수 있는 반도체 패키지를 제공함에 그 목적이 있다.
도 1 및 도 2는 종래의 제 1실시예로, 칩 패드가 반도체 칩의 센터 부분에 배열된 구조를 가진 엘오씨(Lead On Chip) 타입의 반도체 패키지의 평면도 및 단면도.
도 3 및 도 4는 종래의 제 2실시예로, 칩 패드가 반도체 칩의 가장자리 부분에 배열된 반도체 패키지의 평면도 및 단면도.
도 5 및 도 6은 본 발명의 제 1실시예로, 칩 패드가 반도체 칩의 센터 부분에 배열된 구조를 가진 반도체 패키지의 평면도 및 단면도.
도 7 및 도 8은 본 발명의 제 2실시예로, 칩 패드가 반도체 칩의 센터 부분에 배열된 구조를 가진 반도체 패키지의 평면도 및 단면도.
도면의 주요부분에 대한 부호의 설명
100. 반도체 칩 102. 칩패드
120. 몰딩체 140,142. 본딩와이어
150. 도전 테이프 152. 접착제
160. 리드프레임
상기 목적을 달성하기 위한 본 발명의 반도체 패키지는 상면에 다수개의 칩패드를 가진 반도체 칩과, 칩패드와 전기적으로 연결되는 리드프레임과, 반도체 칩 및 리드프레임의 사이에 개재되어 반도체 칩과 리드프레임을 전기적으로 연결시키는 도전 테이프와, 반도체 칩 및 도전 테이프를 감싸는 몰딩체를 포함한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 반도체 패키지는 상면에 다수개 배열된 칩패드를 가진 반도체 칩과, 칩패드와 전기적으로 연결되는 리드프레임과, 반도체 칩 및 리드프레임의 사이에 개재되어 반도체 칩과 리드프레임을 전기적으로 연결시키는 도전 테이프와, 반도체 칩 및 도전 테이프를 감싸는 몰딩체로 구성된다.
도 5 및 도 6은 본 발명의 제 1실시예로, 칩 패드가 반도체 칩의 센터 부분에 배열된 구조를 가진 반도체 패키지의 평면도 및 단면도이다.
본 발명의 제 1실시예는 상기 구성을 가진 본 발명에 따른 반도체 패키지를 칩 패드가 반도체 칩의 센터 부분에 배열된 구조에 적용한 것이다.
본 발명의 제 1실시예에 따른 반도체 패키지는, 도 5 및 도 6에 도시된 바와 같이, 상면 센터 부분에 다수개 배열된 칩패드(102)를 가진 반도체 칩(100)과, 반도체 칩(100) 상에 배열되는 도전 테이프(150)와, 칩패드(102)와 도전 테이프(150)를 전기적으로 연결시키는 제 1본딩와이어(140)와, 반도체 칩(100)과 도전 테이프(150) 사이에 개재되는 접착제(152)와, 도전 테이프(150) 상에 배열되는 리드프레임(160)과, 도전 테이프(150)와 리드프레임(160)을 전기적으로 연결시키는 제 2본딩와이어(142)와, 반도체 칩(100)과 도전 테이프(150)과 제 1 및 제 2본딩와이어(140)(142)를 감싸는 몰딩체(120)로 구성된다. 이때, 도전 테이프(150)로는 탭(tap)테이프를 사용한다. 또한, 상기 도전 테이프(150) 대신에 PCB(Printed Circuit Board)를 사용할 수도 있다.
본 발명의 제 1실시예는 상면 센터 부분에 다수개의 칩패드가 배열된 반도체 칩을 적용한 경우로, 제 1본딩와이어에 반도체 칩의 센터 부분에 배열된 칩패드와 도전 테이프를 연결시키고, 또한 제 2본딩 테이프에 의해 도전 테이프와 리드프레임을 연결시킨 구조이다.
도 7 및 도 8은 본 발명의 제 2실시예로, 칩 패드가 반도체 칩의 센터 부분에 배열된 구조를 가진 반도체 패키지의 평면도 및 단면도이다.
본 발명의 제 2실시예에서는 본 발명에 따른 반도체 패키지를 칩 패드가 반도체 칩의 가장자리 부분에 배열된 구조에 적용한 것이다.
본 발명의 제 2실시예에 따른 반도체 패키지는, 도 7 및 도 8에 도시된 바와 같이, 상면 가장자리 부분에 다수개 배열된 칩패드(202)를 가진 반도체 칩(200)과, 반도체 칩(200) 하부에 배열되는 도전 테이프(250)와, 칩패드(202)와 도전 테이프(250)를 전기적으로 연결시키는 제 1본딩와이어(240)와, 도전 테이프를 감싸도록 배열된 리드프레임(260)과, 도전 테이프(250)와 리드프레임(260)을 전기적으로 연결시키는 제 2본딩와이어(242)와, 리드프레임(260)과 제 1 및 제 2본딩와이어(240)(242)를 감싸는 몰딩체(220)로 구성된다. 이때, 도전 테이프(250)로는 탭테이프를 사용한다. 또한, 상기 도전 테이프(250) 대신에 PCB를 사용할 수도 있다.
본 발명의 제 2실시예는 상면 가장자리에 다수개의 칩패드가 배열된 반도체 칩을 적용한 경우로, 제 1본딩와이어에 반도체 칩의 가장자리 부분에 배열된 칩패드와 도전 테이프를 연결시키고, 또한 제 2본딩 테이프에 의해 도전 테이프와 리드프레임을 연결시킨 구조이다.
이상에서와 같이, 본 발명에서는 칩패드가 반도체 칩의 상면 센터 부분과 가장자리 부분에 배열된 모든 경우에 적용가능하다.
따라서, 반도체 칩에서 칩패드가 어느 부분에 배열되었는 지에 관계없이
별도로 리드프레임을 제조할 필요가 없으므로, 패키지 제작 비용이 절감될 뿐만 아니라 패키지 제조 공정을 간편하게 진행할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (4)

  1. 상면에 다수개의 칩패드를 가진 반도체 칩과,
    상기 칩패드와 전기적으로 연결되는 리드프레임과,
    상기 반도체 칩 및 리드프레임의 사이에 개재되어 상기 반도체 칩과 상기 리드프레임을 전기적으로 연결시키는 도전 테이프와,
    상기 반도체 칩 및 도전 테이프를 감싸는 몰딩체를 포함하여 구성되는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 칩패드와 상기 도전 테이프를 전기적으로 연결시키는 제 1본딩와이어와, 상기 도전 테이프와 상기 리드프레임을 전기적으로 연결시키는 제 2본딩와이어를 더 포함한 것을 특징으로 하는 반도체 패키지.
  3. 제 1항에 있어서, 상기 도전 테이프는 상기 반도체 칩의 상부 또는 하부 중 어느 한 부분에 배열되는 것을 특징으로 하는 반도체 패키지.
  4. 제 1항에 있어서, 상기 칩 패드는 상기 반도체 칩 상면 센터 부분 또는 가장자리 부분 중 어느 한 부분에 배열된 것을 특징으로 하는 반도체 패키지.
KR10-2001-0087262A 2001-12-28 2001-12-28 반도체 패키지 KR100525091B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087262A KR100525091B1 (ko) 2001-12-28 2001-12-28 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087262A KR100525091B1 (ko) 2001-12-28 2001-12-28 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20030056921A true KR20030056921A (ko) 2003-07-04
KR100525091B1 KR100525091B1 (ko) 2005-11-02

Family

ID=32215069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0087262A KR100525091B1 (ko) 2001-12-28 2001-12-28 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100525091B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960038722U (ko) * 1995-05-02 1996-12-18 반도체 칩
KR0167292B1 (ko) * 1995-12-15 1998-12-15 문정환 반도체 다핀 패키지 및 그 제조방법
KR0135890Y1 (ko) * 1995-12-18 1999-02-18 김주용 리드온칩 패키지
KR100227120B1 (ko) * 1997-02-28 1999-10-15 윤종용 엘오씨(loc)리드와 표준형 리드가 복합된 구조를 갖는 반도체 칩 패키지
KR19990010762A (ko) * 1997-07-18 1999-02-18 윤종용 반도체 소자 패키지

Also Published As

Publication number Publication date
KR100525091B1 (ko) 2005-11-02

Similar Documents

Publication Publication Date Title
US7193298B2 (en) Lead frame
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
KR20020066483A (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR100525091B1 (ko) 반도체 패키지
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100481927B1 (ko) 반도체패키지및그제조방법
KR20040013736A (ko) 반도체 패키지 제조방법
KR20020031881A (ko) 반도체 패키지 및 그 제조방법
KR100369501B1 (ko) 반도체패키지
JP2912813B2 (ja) 電子部品
KR100401143B1 (ko) 반도체 패키지 제조용 히트블럭
KR950000516B1 (ko) 반도체 조립장치
KR20030049694A (ko) 들뜸 방지홈이 형성된 회로 기판을 포함하는 볼 그리드어레이 패키지
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법
WO2005055320A1 (en) Integrated circuit package and leadframe
KR980012384A (ko) 내부리드 선단이 차별화된 리드프레임
JPH0851181A (ja) 樹脂封止型半導体装置
KR930009035A (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee