KR20030054173A - a method for manufacturing capacitor of semiconductor device - Google Patents
a method for manufacturing capacitor of semiconductor device Download PDFInfo
- Publication number
- KR20030054173A KR20030054173A KR1020010084297A KR20010084297A KR20030054173A KR 20030054173 A KR20030054173 A KR 20030054173A KR 1020010084297 A KR1020010084297 A KR 1020010084297A KR 20010084297 A KR20010084297 A KR 20010084297A KR 20030054173 A KR20030054173 A KR 20030054173A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- capacitor
- tungsten
- heat treatment
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Abstract
Description
본 발명은 반도체 소자의 커패시터 제조방법에 관한 것으로, 특히 충전용량을 향상시키고 공정을 단순화하여 생산성을 향상시킬 수 있는 반도체 소자의 커패시터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, to a method of manufacturing a capacitor of a semiconductor device capable of improving productivity by improving charging capacity and simplifying a process.
일반적으로 커패시터가 PIP(Poly-Insulator-Poly) 구조일 경우에는 상부전극 및 하부전극을 도전성 폴리 실리콘으로 사용하기 때문에 상부전극/하부전극과 유전체박막 계면에서 산화반응이 일어나 자연산화막이 형성되어 전체 커패시터의 용량이 줄어들게 되는 단점이 있다.In general, when the capacitor has a poly-insulator-poly (PIP) structure, since the upper electrode and the lower electrode are used as conductive polysilicon, an oxidation reaction occurs at the interface between the upper electrode / lower electrode and the dielectric thin film, thereby forming a natural oxide film. There is a disadvantage that the capacity of is reduced.
이를 해결하기 위해 커패시터의 구조를 MIS(Metal Insulator Silicon) 내지 MIM(Metal Insulator Metal)로 변경하게 되었다.To solve this problem, the structure of the capacitor was changed from metal insulator silicon (MIS) to metal insulator metal (MIM).
한편, 최근에는 N/O 커패시터가 256M 이상의 차세대 DRAM 제품에 필요한 충전용량을 확보하는데 그 한계를 보이고 있기 때문에 Ta2O5커패시터의 개발이 본격적으로 이루어지고 있다.On the other hand, Ta 2 O 5 capacitors are being developed in earnest in recent years because the N / O capacitor is showing a limit to secure the necessary charging capacity for the next-generation DRAM products more than 256M.
그러나 Ta2O5박막은 불안정한 화학양론비(stoichiometry)를 갖고 있기 때문에 Ta와 O의 조성비 차이에 기인한 치환형 Ta 원자(vacancy atom)가 박막내에 존재할 수밖에 없다. 그리고 박막 형성시 Ta2O5의 전구체(precursor)인 Ta(OC2H5)의 유기물과 O2(또는 N2O) 가스의 반응으로 인해 불순물인 탄소원자와 탄소화합물(C,CH4,C2H4등) 및 물(H2O)도 함께 존재하게 된다.However, since Ta 2 O 5 thin films have unstable stoichiometry, substitutional Ta atoms (vacancy atoms) due to differences in the composition ratios of Ta and O have to exist in the thin film. In the formation of the thin film, carbon atoms and carbon compounds (C, CH 4 , which are impurities) are formed due to the reaction of O 2 (or N 2 O) gas with an organic material of Ta (OC 2 H 5 ), which is a precursor of Ta 2 O 5 . C 2 H 4, etc.) and water (H 2 O) will also be present.
결국 Ta2O5박막내에 불순물로 존재하는 탄소원자(carbon), 이온(ion)과 라디칼(radical)로 인해서 커패시터의 누설전류(leakage current)가 증가하게 되고, 유전특성(dielectric characteristics)이 열화 되는 문제를 내포하고 있다.Eventually, the leakage current of the capacitor increases due to carbon atoms, ions, and radicals present as impurities in the Ta 2 O 5 thin film, resulting in deterioration of dielectric characteristics. Problems are involved.
따라서, 박막내의 불순물을 제거하기 위해 저온 열처리(Plasm N2O, UV-O3)를 이중, 삼중으로 처리하여 공정 수순이 복잡하며, Ta2O5박막의 산화 저항성이 낮아 하부전극의 산화가 심하여 등가산화막 두께(Tox)를 낮추는데 한계가 있다. 이러한 Ta2O5박막의 불안정한 화학양론비를 개선하기 위해 TaON 박막에 대한 연구가 진행되어 0.13㎛ 디바이스에 적용하고 있다.Thus, the low temperature heat treatment (Plasm N 2 O, UV- O 3) in order to remove the impurities in the thin-film double, and by triple-treatment with the process procedure is complex, the oxidation of the lower electrode the oxidation resistance of the Ta 2 O 5 thin film low There is a limit to lower the equivalent oxide film thickness Tox. In order to improve the unstable stoichiometric ratio of the Ta 2 O 5 thin film has been studied for TaON thin film and applied to 0.13㎛ device.
그러나 0.13㎛ 디바이스까지는 MPS(Metastable Phase Silicon)를 이용한 MIS(Metal-Insulator-Silicon) 구조에서 TaON 또는 Ta2O5를 이용하여 충분한 충전용량과 누설전류 특성을 확보할 수 있지만 그 이하의 디자인 루울 디바이스에서 TaON 또는 Ta2O5의 유전율 한계로 충전용량과 누설전류 특성을 동시에 만족하기에는 MIS 구조로는 한계에 도달하였다.However, up to 0.13㎛ devices can achieve sufficient charge capacity and leakage current characteristics by using TaON or Ta 2 O 5 in the metal-insulator-silicon (MIS) structure using metastable phase silicon (MPS). The limit of the dielectric constant of TaON or Ta 2 O 5 at reaches the limit of MIS structure to satisfy the charging capacity and leakage current characteristics simultaneously.
즉, MIS 구조는 하부전극을 MPS를 이용한 도핑된 실리콘으로 진행하기에 누설전류를 확보하기 위하여 TaON 또는 Ta2O5박막을 증착한 후, 700℃ 이상의 고온 열처리를 진행하여한다.In other words, the MIS structure is a TaON or Ta 2 O 5 thin film is deposited in order to ensure a leakage current in order to proceed to the doped silicon using the MPS, and then a high temperature heat treatment of 700 ℃ or more.
이러한 고온 열처리 공정은 워드라인과 비트라인에 금속을 사용하는 고집적 디바이스에서는 열적 스트레스(Thermal Stress)로 특성 열화를 유발한다.This high temperature heat treatment process causes thermal stress to degrade characteristics in highly integrated devices using metals in word lines and bit lines.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 유전율이 큰 WOx(ε＞40) 박막을 이용하여 등가산화막을 두께를 낮춰 높은 충전용량을 확보할 수 있는 반도체 소자의 커패시터 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems to provide a method of manufacturing a capacitor of a semiconductor device that can ensure a high charge capacity by reducing the thickness of the equivalent oxide film using a high dielectric constant WOx (ε> 40) thin film. The purpose is.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 소자의 커패시터 제조방법을 나타낸 공정 단면도1A to 1D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 하부전극 200 : 질화막100: lower electrode 200: nitride film
300 : 유전체막 400 : 상부전극300: dielectric film 400: upper electrode
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 커패시터 제조방법은 비트라인과 워드라인을 갖는 반도체 기판을 준비하는 단계와, 상기 반도체 기판상에 하부전극을 형성하는 단계와, 상기 하부전극상에 질화막과 텅스텐을 증착한 후, 상기 텅스텐을 산화시켜 유전체막을 형성하는 단계와, 상기 결과물 상부에열처리 공정을 실시한 후, 상부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.The capacitor manufacturing method of the semiconductor device of the present invention for achieving the above object comprises the steps of preparing a semiconductor substrate having a bit line and a word line, forming a lower electrode on the semiconductor substrate, And depositing a nitride film and tungsten on the oxide, forming a dielectric film by oxidizing the tungsten, and performing a heat treatment process on the resultant, followed by forming an upper electrode.
또한, 상기 텅스텐 산화공정은 O2, N2/O2, N2O, N2+N2O 분위기에서 진행하는 것이 바람직하다.In addition, the tungsten oxidation process is preferably carried out in O 2 , N 2 / O 2 , N 2 O, N 2 + N 2 O atmosphere.
또한, 상기 산화공정시 MIM 구조에서는 400∼500℃에서 플라즈마 여기하는 방법과 UV-O3및 700∼800℃에서 급속열처리하는 방법을 이용하는 것이 바람직하다.In addition, in the MIM structure during the oxidation process, it is preferable to use a method of plasma excitation at 400 to 500 ° C and a rapid heat treatment at UV-O 3 and 700 to 800 ° C.
또한, 상기 산화공정시 MIS 구조에서는 400∼500℃에서 플라즈마 여기하는 방법과 UV-O3및 700∼800℃에서 급속열처리하는 방법 그리고 전기로를 이용하는 것이 바람직하다.In addition, in the MIS structure during the oxidation process, it is preferable to use a method of plasma excitation at 400 to 500 ° C., a rapid thermal treatment at UV-O 3 and 700 to 800 ° C., and an electric furnace.
또한, 상기 산화된 텅스텐상에 Ta2O5또는 TaON를 25∼30Å 증착하여 유전체막을 형성하는 단계를 더 포함하는 것이 바람직하다.In addition, it is preferable to further include a step of depositing Ta 2 O 5 or TaON on the oxidized tungsten to form a dielectric film.
또한, 상기 텅스텐상에 Ta2O5또는 TaON를 증착과 동시에 동일한 시스템내에서 인-시튜 및 동일 방법으로 상기 텅스텐을 산화시키는 것이 바람직하다.It is also desirable to oxidize the tungsten in-situ and in the same manner in the same system simultaneously with the deposition of Ta 2 O 5 or TaON on the tungsten.
또한, 상기 산화시 400∼500℃에서 플라즈마 여기하는 방법과 UV-O3을 이용하는 방법으로 상기 텅스텐을 산화시킴과 동시에 상기 Ta2O5또는 TaON 박막내의 산소공공, 탄소, 할로겐을 제거하는 것이 바람직하다.In addition, it is preferable to oxidize the tungsten and to remove oxygen vacancies, carbon, and halogen in the Ta 2 O 5 or TaON thin film by a method of plasma excitation at 400 to 500 ° C. and UV-O 3 during the oxidation. Do.
또한, 상기 열처리 공정은 N2및 N2+O2(또는 N2O)분위기에서 실시하는 것이 바람직하다.In addition, the heat treatment step is preferably carried out in a N 2 and N 2 + O 2 (or N 2 O) atmosphere.
또한, 상기 열처리 공정은 700∼800℃에서 급속열처리 및 전기로 진행하는 것이 바람직하다.In addition, the heat treatment step is preferably carried out by rapid heat treatment and electricity at 700 ~ 800 ℃.
또한, 상기 열처리 공정은 900∼950℃ 급속열처리 및 700∼800℃ 전기로에서 공정을 진행하는 것이 바람직하다.In addition, the heat treatment step is preferably carried out in 900 ~ 950 ℃ rapid heat treatment and 700 ~ 800 ℃ electric furnace.
또한, 상기 하부전극은 실린더, 스택 핀, 칸케이브 구조를 갖는 것이 바람직하다.In addition, the lower electrode preferably has a cylinder, a stack pin, and a cavity structure.
또한, 상기 질화막 증착은 LPCVD 방법을 이용하고, 5∼20Å 두께인 것이 바람직하다.In addition, it is preferable that the said nitride film deposition is 5-20 GPa thick using LPCVD method.
또한, 상기 텅스텐 증착은 PVD 및 CVD 방법을 이용하고, 50∼200Å 두께인 것이 바람직하다.In addition, the tungsten deposition is preferably 50 to 200 GPa thick using PVD and CVD methods.
또한, 상기 상부전극은 폴리 실리콘, TiN, TaN, W, WN, WSi, Ti, RuO2, Ir, IrO2, Pt중 어느 하나를 단독으로 사용하거나 적층구조로 사용하는 것이 바람직하다.In addition, the upper electrode is preferably used any one of polysilicon, TiN, TaN, W, WN, WSi, Ti, RuO 2 , Ir, IrO 2 , Pt alone or in a stacked structure.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 커패시터 제조방법에 대하여 보다 상세히 설명하기로 한다.Hereinafter, a method of manufacturing a capacitor of a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 소자의 커패시터 제조방법을 나타낸 공정 단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.
도 1a에 도시한 바와 같이 MIM 커패시터 및 MIS 커패시터에 있어서, 워드라인과 비트라인을 갖는 반도체 기판(도면에 도시하지 않았음)상에 커패시터의 하부전극(100)을 형성한다. 이때, 상기 하부전극(100)은 실린더(Cylinder), 스택 핀(Stack Fin), 칸케이브(Concave) 구조이다.As shown in FIG. 1A, in the MIM capacitor and the MIS capacitor, the lower electrode 100 of the capacitor is formed on a semiconductor substrate (not shown) having a word line and a bit line. In this case, the lower electrode 100 has a cylinder, a stack fin, and a concave structure.
여기서, 상기 하부전극(100)이 실린더일 경우 산화막으로 형성하고자 하는 구조의 높이만큼 증착한 후, 패터닝을 통해 셀 모양을 형성한다. 이후, 하부전극을 증착하고 다시 산화막 등 매립물질을 증착하여 실린더 등의 구조 내부를 완전히 채워준다.In this case, when the lower electrode 100 is a cylinder, it is deposited by the height of the structure to be formed of an oxide film, and then forms a cell shape through patterning. Thereafter, the lower electrode is deposited and the buried material such as an oxide film is further deposited to completely fill the inside of the structure such as a cylinder.
다음 공정으로 하부전극을 단락 시키기 위해 CMP(Chemical Mechanical Polishing)나 전면식각(Blanket etch)을 통해 TiN 전극간이 단락이 되도록 식각을 한다. 이후, 실린더 내부의 산화막을 제거하기 위하여 건식식각을 진행함으로써 구조를 형성한다.In order to short-circuit the lower electrode in the following process, etching is performed such that the TiN electrodes are short-circuited through chemical mechanical polishing (CMP) or blanket etching. Thereafter, the structure is formed by performing dry etching to remove the oxide film inside the cylinder.
도 1b에 도시한 바와 같이 상기 결과물에 세정공정을 실시한 후, 상기 하부전극(100)상에 LPCVD(Low Pressure Chemical Vapor Deposition) 방법을 이용하여 질화막(200)을 형성한다. 이때, 상기 질화막(200)의 두께는 5∼15Å이다.After the cleaning process is performed on the resultant product as illustrated in FIG. 1B, the nitride film 200 is formed on the lower electrode 100 by using a low pressure chemical vapor deposition (LPCVD) method. At this time, the thickness of the nitride film 200 is 5 ~ 15Å.
여기서, 상기 질화막(200)은 후속 공정에서 텅스텐을 증착한 후, 상기 텅스텐을 산화시킬 때 상기 하부전극(100)의 산화를 방지하기 위해 진행한다. 만약, 하부전극이 산화되면 원하지 않는 불균일 산화막이 형성되어 커패시터의 누설전류의 원인이 된다.Here, the nitride film 200 proceeds to prevent the oxidation of the lower electrode 100 when oxidizing the tungsten after depositing tungsten in a subsequent process. If the lower electrode is oxidized, an unwanted non-uniform oxide film is formed, which causes a leakage current of the capacitor.
그리고 상기 질화막(200)의 경우, 핀 홀(Fin Hole), 마이크로 크랙(Micro Crack) 등이 누설전류의 원인이 되지만 후속 공정의 텅스텐을 산화시키는 공정에서 질화막(200)의 상부가 같이 산화되어 상부에 SiON층이 형성되기 때문에 이러한 문제는 해결된다.In the case of the nitride film 200, a pin hole, a micro crack, or the like causes leakage current, but in the process of oxidizing tungsten in a subsequent process, an upper portion of the nitride film 200 is oxidized to form an upper portion. This problem is solved because a SiON layer is formed on the substrate.
도 1c에 도시한 바와 같이 상기 질화막(200)상에 PVD(Physical Vapor Deposition) 또는 CVD 방법을 이용하여 텅스텐을 증착한 후, 상기 텅스텐을 산화시켜 WOx 유전체막(300)을 형성한다. 이때, 상기 텅스텐의 두께는 50∼200Å이다.As illustrated in FIG. 1C, tungsten is deposited on the nitride film 200 using a physical vapor deposition (PVD) or CVD method, and then the tungsten is oxidized to form a WOx dielectric film 300. At this time, the thickness of the tungsten is 50 to 200 kPa.
한편, 상기 텅스텐 산화공정은 산소분위기(O2, N2/O2, N2O, N2+N2O)에서 진행한다. 그리고 MIM 커패시터 구조에서는 저온(400∼500℃ 이하)에서 플라즈마를 여기하는 방법과 UV-O3을 이용하는 방법이 있으며, 고온에서는 급속열처리(700∼800℃ 이하)의 방법으로 짧은 시간에 산화시키는 방법이 있다.Meanwhile, the tungsten oxidation process is performed in an oxygen atmosphere (O 2 , N 2 / O 2 , N 2 O, N 2 + N 2 O). In the MIM capacitor structure, there is a method of exciting plasma at low temperature (below 400 ~ 500 ° C.) and UV-O 3 , and oxidizing in a short time by rapid heat treatment (700 ~ 800 ° C. or less) at high temperature. There is this.
또한, MIS 커패시터 구조에서는 저온(400∼500℃ 이하)에서 플라즈마를 여기하는 방법과 UV-O3을 이용하는 방법이 있으며, 고온에서는 급속열처리(700∼800℃ 이하)의 방법으로 짧은 시간에 산화시키는 방법외에도 고온에서 전기로를 이용하는 방법도 가능하다.(고온의 경우 O2, N2/O2, N2O, N2+N2O 외에도 H2/O2를 이용할 수 있다.In the MIS capacitor structure, there is a method of exciting plasma at low temperature (400-500 ° C or lower) and UV-O 3 , and oxidizing it at a short time by rapid thermal treatment (700-800 ° C or lower). In addition to the method, it is also possible to use an electric furnace at a high temperature (H 2 / O 2 in addition to O 2 , N 2 / O 2 , N 2 O, N 2 + N 2 O at high temperatures).
그리고 상기 텅스텐 산화시간은 텅스텐이 완전히 산화될 때까지 진행한다.The tungsten oxidation time proceeds until tungsten is completely oxidized.
한편, 상기 WOx 유전체막(300)상에 도면에는 도시하지 않았지만 Ta2O5또는 TaON를 25∼30Å 이하로 얇게 증착하여 계면특성을 향상시킨다.On the other hand, although not shown in the figure on the WOx dielectric film 300, Ta 2 O 5 or TaON is deposited thinly to 25 to 30 GPa or less to improve the interface characteristics.
상기 Ta2O5또는 TaON 증착과 동시에 텅스텐을 산화를 동일한 시스템 내에서 인-시튜(in-situ) 또는 동일방법(Recipe)으로 진행할 수 있다. 상기와 같은 진행방법은 Ta2O5또는 TaON를 증착한 후, 산소분위기(O2, N2/O2, N2O, N2+N2O)에서 저온(400∼500℃ 이하)에서 플라즈마를 여기하는 방법과 UV-O를 이용하는 방법으로 상기 텅스텐을 산화시킴과 동시에 Ta2O5또는 TaON 박막내의 산소 공공, 탄소(Carbon), 할로겐(Hydrogen)을 제거한다. 즉, 상기 Ta2O5또는 TaON 박막에 산소분위기의 가스가 쉽게 통과하여 하부에 있는 텅스텐을 산화시켜 WOx 유전체막()을 형성할 수 있다. 이때, 상기 산소분위기 산화공정으 텅스텐을 직접 산화시키는 공정보다 더 길게 진행함으로써 텅스텐을 완전히 산화시킬 수 있다.Oxidation of tungsten simultaneously with the Ta 2 O 5 or TaON deposition can be carried out in-situ or in the same system. The above process is carried out at the low temperature (400 ~ 500 ℃) in the oxygen atmosphere (O 2 , N 2 / O 2 , N 2 O, N 2 + N 2 O) after depositing Ta 2 O 5 or TaON Oxide vacancy, carbon and halogen in the Ta 2 O 5 or TaON thin film are removed at the same time as the tungsten is oxidized by the method of exciting the plasma and using UV-O. That is, a gas of an oxygen atmosphere can easily pass through the Ta 2 O 5 or TaON thin film to oxidize tungsten underneath to form a WOx dielectric film (). In this case, the oxygen atmosphere may be completely oxidized by proceeding longer than the process of directly oxidizing tungsten.
한편, 상기 텅스텐상에 Ta2O5또는 TaON 박막 증착공정은 기판상에서 일어나는 표면화학반응(surface chemical reaction)을 통해 비정질 TaON 박막을 형성하는 단계로서 300∼600℃의 LPCVD 챔버(chamber)에서 기상반응(gas phase reaction)을 억제시키면서 다음과 같은 화학증기를 사용하여 비정질 박막을 증착시킨다. 먼저, Ta 성분의 화학증기는 Ta(OC2H5)5(tantalum ethylate)와 같은 Ta 화합물을 MFC(Mass Flow Controller)아 같은 유량조절기를 통해 정량된 양을 증발기 또는 증발관으로 공급한 다음 일정량을 150∼200℃ 온도범위에서 증발시켜서 얻는다. 이와 같은 방법을 통해 얻어진 화학증가를 반응가스인 과잉 O2가스(excess gas)와 NH3가스를 10∼1000sccm 범위내의 유량으로 각각 정량하여 공급(Ta 화합물과 NH 가스만 공급하여도 됨)한 다음 300∼600℃의 LPCVD 챔버내에서 표면반응시켜면 비정질 TaON 박막을 얻을 수 있다. Ta2O5는 Ta 화합물과 O2가스 또는 Ta 화합물 단독으로 공급하여상기와 동일한 방법으로 진행하면 Ta2O5박막을 얻을 수 있다.On the other hand, the Ta 2 O 5 or TaON thin film deposition process on the tungsten to form an amorphous TaON thin film through a surface chemical reaction (surface chemical reaction) occurring on the substrate as a gas phase reaction in an LPCVD chamber (300 ℃ ~ 300 ℃) (chamber) While suppressing (gas phase reaction), the amorphous thin film is deposited using the following chemical vapor. First, the chemical vapor of Ta component supplies Ta compound, such as Ta (OC 2 H 5 ) 5 (tantalum ethylate), to the evaporator or the evaporator by supplying a quantitative amount through a flow controller such as a mass flow controller (MFC). Obtained by evaporation in the temperature range of 150 ~ 200 ℃. The chemical increase obtained through the above method is quantitatively supplied to each of the reactant gases such as excess O 2 gas (excess gas) and NH 3 gas at a flow rate within the range of 10 to 1000 sccm (you may supply only Ta compound and NH gas) Surface-reaction in an LPCVD chamber at 300 to 600 ° C. can produce an amorphous TaON thin film. Ta 2 O 5 may be supplied with Ta compound and O 2 gas or Ta compound alone to proceed in the same manner as above to obtain a Ta 2 O 5 thin film.
도 1d에 도시한 바와 같이 상기 유전체막(300)을 결정화시키기 위해 열처리 공정을 실사한 후, 상기 유전체막(300)상에 상부전극(400)을 형성하여 커패시터를 완성한다. 이때, 상기 상부전극(400)은 폴리 실리콘, TiN, TaN, W, WN, WSi, Ti, RuO2, Ir, IrO2, Pt중 어느 하나를 단독으로 사용하거나 적층구조로 사용한다.As shown in FIG. 1D, after performing a heat treatment process to crystallize the dielectric film 300, an upper electrode 400 is formed on the dielectric film 300 to complete a capacitor. In this case, the upper electrode 400 may be any one of polysilicon, TiN, TaN, W, WN, WSi, Ti, RuO 2 , Ir, IrO 2 , and Pt alone or in a stacked structure.
여기서, 상기 열처리 공정은 급속열처리 방법와 전기로 방법이 있다. 상기 하부전극() 및 워드라인, 비트라인이 금속일 경우, 금속의 열화를 방지하기 위한 급속열처리 방법은 700∼800℃이하, 전기로는 600∼700℃ 이하에서 진행한다. 만약, MIS 구조일 경우 고온에서도 전극의 열화가 없기 때문에 급속열처리시 900∼950℃ 이하, 전기로는 700∼800℃ 이하의 공정에서 진행한다.Here, the heat treatment step is a rapid heat treatment method and an electric furnace method. When the lower electrode (), the word line, and the bit line are metal, the rapid thermal treatment method for preventing metal deterioration is performed at 700 to 800 ° C. or less, and at 600 to 700 ° C. or less. In the case of the MIS structure, since there is no deterioration of the electrode even at a high temperature, the rapid heat treatment is performed in a process of 900 to 950 ° C. or less and an electric furnace of 700 to 800 ° C. or less.
그리고 공정 분위기는 N2또는 N2+O2(또는 N2O) 분위기에서 진행한다.And the process proceeds in the atmosphere N 2 or N 2 + O 2 (or N 2 O) atmosphere.
이상에서 설명한 바와 같이 본 발명의 반도체 소자의 커패시터 제조방법에 의하면, 종래에 비해 등가산화막 두께(Tox)를 더 낮출 수 있으므로 높은 충전용량을 확보할 수 있는 효과가 있다.As described above, according to the method of manufacturing a capacitor of the semiconductor device of the present invention, since the equivalent oxide film thickness Tox can be lowered as compared with the related art, it is possible to secure a high charging capacity.
그리고 MIM 커패시터를 적용할 경우 저온 공정에서 충전용량과 누설전류 특성을 확보할 수 있으므로 고집적 디바이스에서 금속을 사용하는 비트라인과 워드라인에 열적 스트레스를 주지 않아 특성 열화를 방지할 수 있다.When the MIM capacitor is applied, the charge capacity and leakage current characteristics can be secured at low temperature processes, thereby preventing the deterioration of characteristics by not applying thermal stress to bit lines and word lines using metal in high-density devices.
또한, 종래에 Ta2O5를 이용하는 경우에 비해 복잡한 전, 후 처리가 필요없어공정을 단순화하여 생산성을 향상시킬 수 있는 효과가 있다.In addition, compared to the case of using Ta 2 O 5 , there is no need for complicated pre and post treatment, thereby simplifying the process and improving productivity.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0084297A KR100434701B1 (en) | 2001-12-24 | 2001-12-24 | Method for manufacturing capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0084297A KR100434701B1 (en) | 2001-12-24 | 2001-12-24 | Method for manufacturing capacitor of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030054173A true KR20030054173A (en) | 2003-07-02 |
| KR100434701B1 KR100434701B1 (en) | 2004-06-07 |
Family
ID=32212826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0084297A KR100434701B1 (en) | 2001-12-24 | 2001-12-24 | Method for manufacturing capacitor of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100434701B1 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2829023B2 (en) * | 1989-02-28 | 1998-11-25 | 株式会社東芝 | Capacitors for semiconductor integrated circuits |
| JPH11224938A (en) * | 1997-12-04 | 1999-08-17 | Fujitsu Ltd | Semiconductor device and fabrication thereof |
| KR19990080629A (en) * | 1998-04-20 | 1999-11-15 | 김영환 | How to form a capacitor |
| KR100265077B1 (en) * | 1998-07-29 | 2000-09-01 | 윤종용 | Method and apparatus of generating interactive services which uses short message service |
| KR100600292B1 (en) * | 1999-06-28 | 2006-07-13 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
| KR100351238B1 (en) * | 1999-09-14 | 2002-09-09 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
-
2001
- 2001-12-24 KR KR10-2001-0084297A patent/KR100434701B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100434701B1 (en) | 2004-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100321178B1 (en) | Method of forming capacitor with TaON dielectic layer | |
| KR100417855B1 (en) | capacitor of semiconductor device and method for fabricating the same | |
| US7371670B2 (en) | Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device | |
| KR100359860B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR100504435B1 (en) | Method of forming capacitor in semiconducotr device | |
| KR20010008510A (en) | Method of forming high efficiency capacitor in semiconductor device | |
| KR100618684B1 (en) | CAPACITOR HAVING TaON DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME | |
| KR100519514B1 (en) | Method of forming capacitor provied with TaON dielectric layer | |
| KR100671604B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100331271B1 (en) | Method of forming capacitor with TaON dielectric layer | |
| KR100434701B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR100327587B1 (en) | Method of forming capacitor provided with TaON dielectric layer | |
| KR100353540B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR100611386B1 (en) | Method For Treating The High Temperature Of Tantalium Oxide Capacitor | |
| KR20010008503A (en) | Method of forming capacitor provied with TaON dielectric layer | |
| KR100351253B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100521416B1 (en) | Capacitor with hafnium-nitride bottom electrode | |
| KR100386450B1 (en) | Method for forming of capacitor in semiconductor | |
| KR100380269B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR20010059659A (en) | Method for forming Ta2O5 capacitor of semiconductor device | |
| KR100404481B1 (en) | Method for manufacturing capacitor semiconductor device | |
| KR20010059236A (en) | Method of forming capacitor provided with TaON dielectric layer | |
| KR20030002022A (en) | Method for fabricating capacitor | |
| KR20010008412A (en) | Method for manufacturing capacitor of semiconductor device | |
| KR20030092598A (en) | Method for fabricating capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |