KR100380269B1 - Method for manufacturing capacitor in semiconductor device - Google Patents
Method for manufacturing capacitor in semiconductor device Download PDFInfo
- Publication number
- KR100380269B1 KR100380269B1 KR10-2000-0039538A KR20000039538A KR100380269B1 KR 100380269 B1 KR100380269 B1 KR 100380269B1 KR 20000039538 A KR20000039538 A KR 20000039538A KR 100380269 B1 KR100380269 B1 KR 100380269B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- thin film
- taon thin
- electrode
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 진공 산화공정을 이용한 반도체 소자의 TaON 박막 캐패시터의 제조방법을 개시한다.The present invention discloses a method for manufacturing a TaON thin film capacitor of a semiconductor device using a vacuum oxidation process.
개시된 본 발명은, 게이트 전극 및 소오스 영역과 콘택되는 비트라인이 형성된 반도체 기판을 제공하는 단계; 드레인 영역과 콘택되는 전하저장 전극인 하부 전극용 폴리 실리콘막 또는 금속막을 형성하는 단계; 상기 폴리 실리콘막 상부에 유전막인 비정질 TaON 박막을 형성하는 단계; 상기 비정질 TaON 박막을 진공 상태의 챔버에서 어닐링하여 탄소 불순물을 제거하고, 동시에 결정화하는 단계; 상기 결정화된 TaON 박막 상부에 상부 전극용 폴리 실리콘막 또는 금속막을 증착하는 단계를 포함하여 구성하는 것을 특징으로 한다.The disclosed invention provides a semiconductor substrate having a bit line in contact with a gate electrode and a source region; Forming a polysilicon film or a metal film for a lower electrode, which is a charge storage electrode in contact with the drain region; Forming an amorphous TaON thin film as a dielectric film on the polysilicon film; Annealing the amorphous TaON thin film in a vacuum chamber to remove carbon impurities and simultaneously crystallize; And depositing a polysilicon film or a metal film for the upper electrode on the crystallized TaON thin film.
Description
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히, 진공 산화공정을 이용한 반도체 소자의 TaON 박막 캐패시터의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a capacitor of a semiconductor device, and more particularly, to a method for manufacturing a TaON thin film capacitor of a semiconductor device using a vacuum oxidation process.
최근 반도체 제조 기술의 발달과 더불어, 메모리 소자의 수요가 급증하고 있다. 데이터 저장 수단으로 이용되는 커패시터는 전극의 면적과 전극간의 거리와 전극 사이에 삽입되는 유전막의 유전율에 따라 그 정전용량이 달라진다. 그런데, 반도체 장치가 고집적화됨에 따라 반도체 장치에서 커패시터 형성영역이 줄어들고 그 결과 커패시터의 전극면적이 작아져서 커패시터의 정전용량이 감소된다.Recently, with the development of semiconductor manufacturing technology, the demand for memory devices is increasing rapidly. The capacitor used as the data storage means varies in capacitance depending on the area of the electrode, the distance between the electrodes, and the dielectric constant of the dielectric film inserted between the electrodes. However, as the semiconductor device is highly integrated, the capacitor formation area in the semiconductor device is reduced, and as a result, the electrode area of the capacitor is reduced, thereby reducing the capacitance of the capacitor.
이에 따라, 고집적화에 따른 단위 메모리 셀의 면적 감소에도 불구하고, 0.18um 이하의 미세회로 선폭 공정에 적용될 수 있도록, 유전률이 큰 Ta2O5 박막 및 TaON 박막 캐패시터를 제조한다.Accordingly, in spite of a reduction in the area of the unit memory cell due to the high integration, a Ta 2 O 5 thin film and a TaON thin film capacitor having a high dielectric constant are manufactured so as to be applied to a fine circuit line width process of 0.18 μm or less.
도 1a를 참조하면, 게이트 전극(11) 및 소오스 영역과 콘택되는 비트라인(12)이 형성되고, 전하저장 전극 형성을 위한 콘택홀(13)이 구비된 제2 층간 절연막(14)이 증착된 반도체 기판(10)을 제공한다. 그런다음, 드레인 영역과 콘택되는 전하저장 전극(storage node)인 하부전극을 형성하기 위해 콘택홀내에 저압-화학 증기 증착(LP-CVD) 공정을 이용하여 도 1b에 도시된 바와같이 도핑된 폴리 실리콘막을 원통형 실린더 구조의 하부전극(15) 또는 도 1c에 도시된 바와같이 하부 전극(15)을 컨케이브 구조로 패터닝하여 TaON 박막 캐패시터의 모듈을 형성한다. 그런다음, 도 1d에 도시된 바와같이, 상기 하부전극(15), 예컨데, 컨케이브 구조의 하부전극 상부에 유전률이 큰 TaON 박막(16)을 형성한다. 이 때, 상기 TaON 박막은 금속-유기물로 구성된 탄탈 에칠레이트를 원료물질로 사용하기 때문에 탄소 원자 및 탄소화합물(C, CH4, C2H6 등)과 같은 불순물이 증착된 박막 내에 존재한다. 따라서, 상기 불순물을 제거하기 위해서 N2O 또는 O2분위기 및 750 ~ 850℃의온도 범위에서 퍼니스 어닐링을 수행한다. 이어서 상기 TaON 박막(14) 상부에 상부전극(17)을 형성하여 반도체 소자의 캐패시터를 형성한다.Referring to FIG. 1A, a bit line 12 contacting a gate electrode 11 and a source region is formed, and a second interlayer insulating layer 14 having a contact hole 13 for forming a charge storage electrode is deposited. A semiconductor substrate 10 is provided. Then, a doped polysilicon as shown in FIG. 1B using a low pressure-chemical vapor deposition (LP-CVD) process in the contact hole to form a lower electrode, the storage electrode, which is in contact with the drain region. The film is patterned on the lower electrode 15 of the cylindrical cylinder structure or the lower electrode 15 into a concave structure as shown in FIG. 1C to form a module of a TaON thin film capacitor. Then, as shown in FIG. 1D, a TaON thin film 16 having a high dielectric constant is formed on the lower electrode 15, for example, the lower electrode of the concave structure. At this time, since the TaON thin film uses tantalum acrylate composed of metal-organic material as a raw material, the TaON thin film is present in the thin film on which impurities such as carbon atoms and carbon compounds (C, CH 4, C 2 H 6, etc.) are deposited. Therefore, furnace annealing is carried out in an N 2 O or O 2 atmosphere and a temperature range of 750 to 850 ° C. to remove the impurities. Subsequently, an upper electrode 17 is formed on the TaON thin film 14 to form a capacitor of a semiconductor device.
그러나, 상기와 같은 반도체 소자의 캐패시터 제조 방법은 다음과 같은 문제점이 있다.However, the method of manufacturing a capacitor of the semiconductor device as described above has the following problems.
상기 TaON 박막 내에 존재하는 불순물을 제거하기 위하여, 고온의 퍼니스 어닐링을 수행할 경우, 도 1e에 도시된 바와같이 저유전율의 계면산화막 예컨데, SiO2 또는 SiON막이 약 20Å 이상 형성되면서 등가산화막 두께(Tox)가 증가하기 때문에 보다 높은 충전용량을 얻는데 한계가 있다.In order to remove impurities present in the TaON thin film, when the furnace annealing is performed at a high temperature, as shown in FIG. 1E, an interfacial oxide film having a low dielectric constant, for example, an SiO 2 or SiON film is formed at about 20 GPa or more, and an equivalent oxide film thickness (Tox) There is a limit to obtaining a higher charging capacity because is increased.
또한, 반도체 소자의 고집적화를 위해 0.18um 이하의 미세회로 선폭을 갖는 반도체 공정 기술이 도입되면서 비트라인으로 텅스텐을 사용한다. 이 때, 캐패시터형성에 있어서의 고온 열처리를 수행하면, 비트 라인의 텅스텐이 산화되는것을 방지할 수 없다. 따라서, N2O 또는 O2 분위기에서 후속 고온 열공정을 극히 제한적으로 수행할 수 밖에 없고, 이럴 경우 TaON 박막내 존재하는 불순물이 효과적으로 제거되지 못하기 때문에 캐패시터에 양전압이 인가되면 전하저장전극에서 유전막으로 전자의 터널링 형상이 심화되어 누설전류가 발생한다.In addition, a semiconductor process technology having a fine circuit line width of 0.18 μm or less is introduced for high integration of semiconductor devices, and tungsten is used as a bit line. At this time, if the high temperature heat treatment in capacitor formation is performed, it is not possible to prevent the tungsten of the bit line from being oxidized. Therefore, the subsequent high temperature thermal process in N2O or O2 atmosphere is extremely limited, and in this case, since impurities present in the TaON thin film cannot be effectively removed, when a positive voltage is applied to the capacitor, electrons are transferred from the charge storage electrode to the dielectric film. The tunneling shape of N is deepened and leakage current is generated.
이에 따라, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 진공 산화 공정을 이용하여 TaON 박막내 존재하는 탄소 불순물을 제거할 수 있는 반도체 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a capacitor of a semiconductor device capable of removing carbon impurities present in a TaON thin film using a vacuum oxidation process.
도 1a 내지 도 1e는 종래의 반도체 소자의 캐패시터 제조방법을 설명하기 위한 단면도.1A to 1E are cross-sectional views for explaining a capacitor manufacturing method of a conventional semiconductor device.
도 2a 내지 도 2f는 본 발명의 반도체 소자의 캐패시터 제조방법을 설명하기 위한 단면도.2A to 2F are cross-sectional views illustrating a method for manufacturing a capacitor of a semiconductor device of the present invention.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
20 : 반도체 기판 21 : 게이트 전극20 semiconductor substrate 21 gate electrode
22 : 비트라인 23 : 콘택홀22: bit line 23: contact hole
24 : 제2 층간절연막 25 : 하부 전극용 폴리 실리콘막24: second interlayer insulating film 25: polysilicon film for lower electrode
26 : TaON 박막 26a : 결정화된 TaON 박막26: TaON thin film 26a: Crystallized TaON thin film
27 : 상부전극용 폴리 실리콘막 또는 금속막27: polysilicon film or metal film for upper electrode
상기와 같은 문제점을 해결하기 위하여, 본 발명은, 게이트 전극 및 소오스 영역과 콘택되는 비트라인이 형성된 반도체 기판을 제공하는 단계; 드레인 영역과 콘택되는 전하저장 전극인 하부 전극용 폴리 실리콘막 또는 금속막을 형성하는 단계; 상기 폴리 실리콘막 상부에 유전막인 비정질 TaON 박막을 형성하는 단계; 상기 비정질 TaON 박막을 진공 상태의 챔버에서 어닐링하여 탄소 불순물을 제거하고, 동시에 결정화하는 단계; 상기 결정화된 TaON 박막 상부에 상부 전극용 폴리 실리콘막 또는 금속막을 증착하는 단계를 포함하여 구성하는 것을 특징으로 한다.In order to solve the above problems, the present invention provides a semiconductor substrate comprising: forming a semiconductor substrate with a bit line in contact with a gate electrode and a source region; Forming a polysilicon film or a metal film for a lower electrode, which is a charge storage electrode in contact with the drain region; Forming an amorphous TaON thin film as a dielectric film on the polysilicon film; Annealing the amorphous TaON thin film in a vacuum chamber to remove carbon impurities and simultaneously crystallize; And depositing a polysilicon film or a metal film for the upper electrode on the crystallized TaON thin film.
상기 비정질 TaON 박막 증착전, HF용액을 이용하여 하부 전극용 폴리 실리콘막 상부를 세정하고, 플라즈마를 이용하여 5 ~ 500sccm 유량의 NH3 개스 분위기에서 1 ~ 3 분동안 질화시킨다.Before depositing the amorphous TaON thin film, the upper portion of the polysilicon film for the lower electrode is cleaned using HF solution, and nitrided for 1 to 3 minutes in an NH 3 gas atmosphere at a flow rate of 5 to 500 sccm using a plasma.
상기 하부 전극은 실린더 또는 컨케이브 구조의 전하저장전극 모듈을 갖는다.The lower electrode has a charge storage electrode module having a cylinder or a convex structure.
상기 비정질 TaON 박막은 원료 물질인 탄탈륨 에칠레이트(Ta(OC2H5)5)를 기화기에서 기상상태로 만들고, 300 내지 600℃의 온도를 유지하며, NH3 개스가 공급되는 LPCVD 챔버내에서, NH3 및 원료물질로부터 얻어진 Ta 화학 증기의 반응에 의하여 형성된다. 이 때, 비정질 TaON 박막은 바람직하게 150Å 미만의 두께로 증착한다.The amorphous TaON thin film is a raw material of tantalum acrylate (Ta (OC2H5) 5) in the vaporizer in the gas phase, maintaining a temperature of 300 to 600 ℃, NH3 and the raw material in the LPCVD chamber supplied with NH3 gas, NH3 and raw materials It is formed by the reaction of Ta chemical vapor obtained from. At this time, the amorphous TaON thin film is preferably deposited to a thickness of less than 150 GPa.
그런다음, 상기 비정질 TaON 박막은 인-시튜로 N2O 또는 O2 개스가 공급되는 LPCVD 챔버내에서 500 ~ 700℃의 온도를 유지하며, 진공 상태에서 어닐링을 수행하여 결정화된 TaON 박막을 형성한다.The amorphous TaON thin film is then maintained in-situ at a temperature of 500 to 700 ° C. in an LPCVD chamber supplied with N 2 O or O 2 gas, and annealed under vacuum to form a crystallized TaON thin film.
아울러, 상기 비정질 TaON 박막은 N2O 또는 O2 개스 분위기에서 500 ~ 700℃의 온도 및 진공 상태에서 퍼니스 또는 RTP 열처리를 수행하여 결정화된 TaON 박막을 형성한다.In addition, the amorphous TaON thin film is subjected to a furnace or RTP heat treatment at a temperature of 500 ~ 700 ℃ and vacuum in N2O or O2 gas atmosphere to form a crystallized TaON thin film.
상기 하부 또는 상부 전극용 금속막은 TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt막 등으로 구성한다.The lower or upper electrode metal film is formed of a TiN, TaN, W, WN, WSi, Ru, RuO 2, Ir, IrO 2, Pt film, or the like.
또한, 상기 하부전극은 캐패시터 소자의 충전용량을 증가시키기 위해 반구 형상(HSG)으로 형성되는 것을 더 포함한다.In addition, the lower electrode may further include being formed in a hemispherical shape (HSG) to increase the charge capacity of the capacitor element.
(실시예)(Example)
이하, 첨부된 도면을 참조하여, 본 발명의 반도체 소자의 캐패시터 제조 방법을 상세히 설명한다.Hereinafter, a capacitor manufacturing method of a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings.
도 2a를 참조하면, 게이트 전극(21) 및 소오스 영역과 콘택되는 비트라인(22)이 형성되고, 전하저장 전극 형성을 위한 콘택홀(23)이 구비된 제2 층간 절연막(24)이 증착된 반도체 기판(20)을 제공한다. 그런다음, 드레인 영역과 콘택되는 전하저장 전극(storage node)인 하부전극을 형성하기 위해 저압-화학 증기 증착(LP-CVD) 공정을 이용하여 도 2b에 도시된 바와같이 하부 전극용 폴리 실리콘막 (25)을 원통형 실린더 구조 또는 도 2c에 도시된 바와같이 컨케이브 구조로 패터닝하여 TaON 박막 캐패시터의 모듈을 형성한다. 또한, 상기 하부 전극을 금속막으로 형성할 수 있으며, 상기 하부 전극용 폴리 실리콘막(25)은 캐패시터 소자의 충전용량을 증가시키기 위해 반구 형상(도시되지않음)으로 형성되는 것을 더 포함한다. 그리고나서, HF용액을 이용하여 하부 전극용 폴리 실리콘막(25) 상부를 세정하고, 플라즈마를 이용하여 5 ~ 500sccm 유량의 NH3 개스 분위기에서 1 ~ 3 분동안 질화시킨다.Referring to FIG. 2A, a bit line 22 contacting the gate electrode 21 and the source region is formed, and a second interlayer insulating layer 24 having contact holes 23 for forming a charge storage electrode is deposited. A semiconductor substrate 20 is provided. Then, using a low-pressure chemical vapor deposition (LP-CVD) process to form a lower electrode which is a storage node in contact with the drain region, as shown in FIG. 25) is patterned into a cylindrical cylinder structure or a convex structure as shown in FIG. 2C to form a module of a TaON thin film capacitor. In addition, the lower electrode may be formed of a metal film, and the lower silicon polysilicon film 25 may further include being formed in a hemispherical shape (not shown) to increase the charge capacity of the capacitor element. Then, the upper part of the polysilicon film 25 for lower electrodes is cleaned using HF solution, and nitrided for 1 to 3 minutes in an NH 3 gas atmosphere at a flow rate of 5 to 500 sccm using a plasma.
도 2d를 참조하면, 상기 하부전극용 폴리 실리콘막(25), 예컨데 컨게이브 하부 전극 구조 상부에 유전률이 뛰어난 비정질 TaON 박막(26)을 형성한다. 이 때, 상기 TaON 박막(26)은 원료 물질인 탄탈륨 에칠레이트(Ta(OC2H5)5)를 기화기에서 기상상태로 만들고, 300 내지 600℃의 온도를 유지하며, NH3 개스가 공급되는 LPCVD 챔버내에서, NH3 및 원료물질로부터 얻어진 Ta 화학 증기의 반응에 의하여 형성되며 바람직하게 150Å 미만의 두께로 증착한다. 이 때, 상기 탄탈륨 에칠레이트과 같은 금속-유기물을 사용하기 때문에 누설전류의 원인이 되는 탄소 불순물이 박막내에 존재하게 된다.Referring to FIG. 2D, an amorphous TaON thin film 26 having excellent dielectric constant is formed on the polysilicon film 25 for the lower electrode, for example, the convex lower electrode structure. At this time, the TaON thin film 26 is a raw material of tantalum acrylate (Ta (OC2H5) 5) in the vaporizer in the gas phase, maintaining a temperature of 300 to 600 ℃, NH3 gas in the LPCVD chamber is supplied , Formed by the reaction of NH 3 and Ta chemical vapor obtained from the raw material and preferably deposited to a thickness of less than 150 kPa. At this time, since a metal-organic substance such as tantalum ethylene is used, carbon impurities causing leakage current are present in the thin film.
그 다음으로 도 2e를 참조하면, 상기 비정질 TaON 박막 내의 탄소 불순물을 제거하기 위해 인-시튜로 N2O 또는 O2 개스가 공급되는 LPCVD 챔버내에서 500 ~ 700℃의 온도를 유지하며, 진공 상태에서 어닐링을 수행하여 동시에 결정화된 TaON 박막(26a)을 형성한다. 또한, 상기 비정질 TaON 박막은 N2O 또는 O2 개스 분위기에서 500 ~ 700℃의 온도 및 진공 상태에서 퍼니스 또는 RTP 열처리를 수행하여 탄소 불순물을 제거하고, 동시에 결정화된 TaON 박막(26a)을 형성한다.Next, referring to FIG. 2E, annealing is performed under vacuum while maintaining a temperature of 500 to 700 ° C. in an LPCVD chamber supplied with N 2 O or O 2 gas in-situ to remove carbon impurities in the amorphous TaON thin film. To form crystallized TaON thin film 26a at the same time. In addition, the amorphous TaON thin film is subjected to a furnace or RTP heat treatment at a temperature of 500 ~ 700 ℃ in a N2O or O2 gas atmosphere and vacuum to remove carbon impurities, and at the same time to form a crystallized TaON thin film 26a.
도 2f를 참조하면, 상기 결정화된 TaON 박막(26a) 상부에 상부 전극용 폴리 실리콘막 또는 금속막(27)을 증착한다. 여기서, 상기 상부 또는 하부 전극용 금속막은 TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt막 등으로 구성한다.Referring to FIG. 2F, a polysilicon film or a metal film 27 for the upper electrode is deposited on the crystallized TaON thin film 26a. The upper or lower metal film for the upper electrode is formed of a TiN, TaN, W, WN, WSi, Ru, RuO 2, Ir, IrO 2, Pt film, or the like.
이상에서 자세히 설명한 바와같이, 누설 전류 발생을 억제하기 위해 유전막 증착후 800℃를 전후애 N20, 또는 O2 개스 분위기에서 후속열처리를 수행하는데, 상기 비정질 TaON 박막이 증착된 후, 진공 상태에서 어닐링을 수행함으로써, 박막내의 탄소 불순물을 제거하고, 동시에 결정화된 TaON 박막을 형성한다. 이에 따라 양질의 계면 산화막을 15Å이하의 두께로 균질하게 형성시켜, 저온에서도 캐패시터의 누설전류 발생을 효과적으로 방지하면서 충분한 충전 용량을 얻을수 있다.As described in detail above, in order to suppress leakage current generation, subsequent heat treatment is performed in N20 or O2 gas atmosphere at around 800 ° C. after the deposition of the dielectric film. After the amorphous TaON thin film is deposited, annealing is performed in a vacuum state. As a result, carbon impurities in the thin film are removed, and a TaON thin film crystallized at the same time. As a result, a high quality interfacial oxide film is formed homogeneously with a thickness of 15 kPa or less, and sufficient charge capacity can be obtained while effectively preventing the occurrence of leakage current of the capacitor even at low temperatures.
또한, 캐패시터 유전막 형성과 진공 산화공정을 LPCVD 챔버에서 인-시튜로 진행할 수 있어 TAT(Turn Around Time) 감소와 작업 처리량을 증가시킬 수 있다.In addition, capacitor dielectric film formation and vacuum oxidation process can be performed in-situ in the LPCVD chamber, thereby reducing TAT (Turn Around Time) and increasing throughput.
이에 따라, 반도체 소자의 제조 비용을 크게 줄일 수 있어 보다 경제적으로 캐패시터를 제조할 수 있는 효과가 있다.As a result, the manufacturing cost of the semiconductor device can be greatly reduced, so that the capacitor can be manufactured more economically.
기타, 본 발명은 요지를 벗어나지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0039538A KR100380269B1 (en) | 2000-07-11 | 2000-07-11 | Method for manufacturing capacitor in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0039538A KR100380269B1 (en) | 2000-07-11 | 2000-07-11 | Method for manufacturing capacitor in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020006077A KR20020006077A (en) | 2002-01-19 |
| KR100380269B1 true KR100380269B1 (en) | 2003-04-16 |
Family
ID=19677325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0039538A KR100380269B1 (en) | 2000-07-11 | 2000-07-11 | Method for manufacturing capacitor in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100380269B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661450A (en) * | 1992-08-10 | 1994-03-04 | Matsushita Electric Ind Co Ltd | Formation method of tantalum oxide thin film |
| JPH06163527A (en) * | 1992-11-17 | 1994-06-10 | Matsushita Electric Ind Co Ltd | Formation of tantalum oxide thin film |
-
2000
- 2000-07-11 KR KR10-2000-0039538A patent/KR100380269B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661450A (en) * | 1992-08-10 | 1994-03-04 | Matsushita Electric Ind Co Ltd | Formation method of tantalum oxide thin film |
| JPH06163527A (en) * | 1992-11-17 | 1994-06-10 | Matsushita Electric Ind Co Ltd | Formation of tantalum oxide thin film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020006077A (en) | 2002-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100587048B1 (en) | Method for manu facturing capa citor in semiconductor memory divice | |
| KR100417855B1 (en) | capacitor of semiconductor device and method for fabricating the same | |
| KR100321178B1 (en) | Method of forming capacitor with TaON dielectic layer | |
| US6525364B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| KR100587049B1 (en) | Method for manufacturing capacitor in semiconductor memory divice | |
| KR100504435B1 (en) | Method of forming capacitor in semiconducotr device | |
| KR100618684B1 (en) | CAPACITOR HAVING TaON DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| KR100388456B1 (en) | Method for fabricating capacitor in semiconductor memory device | |
| KR100380269B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR100671604B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100379528B1 (en) | Capacitor and method for fabricating the same | |
| KR100353540B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR100345065B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR100231604B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| KR100504434B1 (en) | Method of forming capacitor | |
| KR100611386B1 (en) | Method For Treating The High Temperature Of Tantalium Oxide Capacitor | |
| KR100434708B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100440777B1 (en) | Method of manufacturing capacitor in semiconductor device | |
| JP4106513B2 (en) | Capacitor manufacturing method for semiconductor device | |
| KR100574473B1 (en) | Capacitor Manufacturing Method of Semiconductor Device_ | |
| KR100434701B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR100865545B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100437618B1 (en) | METHOD FOR FORMING SEMICONDUCTOR CAPACITOR USING (Ta-Ti)ON DIELECTRIC THIN FILM | |
| KR100636661B1 (en) | Method for forming high reliability capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |