KR100351253B1 - Method of manufacturing a capacitor in a semiconductor device - Google Patents
Method of manufacturing a capacitor in a semiconductor device Download PDFInfo
- Publication number
- KR100351253B1 KR100351253B1 KR1019990024218A KR19990024218A KR100351253B1 KR 100351253 B1 KR100351253 B1 KR 100351253B1 KR 1019990024218 A KR1019990024218 A KR 1019990024218A KR 19990024218 A KR19990024218 A KR 19990024218A KR 100351253 B1 KR100351253 B1 KR 100351253B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- semiconductor device
- gas
- dielectric film
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Abstract
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 종래 캐패시터의 유전체막의 경우 유전특성이 열악하고 유전체막 내에 포함된 불순물 성분으로 인하여 캐패시터의 누설전류 수준이 증가하는 문제점을 해결하기 위하여, NH3와 Ta(N(CH3)2)5의 증발가스를 이용한 표면 화학 반응에 의해 Ta-O-N이 강한 결합력으로 공유결합되어 있는 TaON 유전체막을 형성하므로써, 유전율이 높고 누설전류 수준이 낮으며 막질이 우수한 TaON 유전체막을 갖는 반도체 소자의 캐패시터 제조 방법이 개시된다.To the present invention is to solve the problems that, if directed to a capacitor manufacturing method of a semiconductor device, a dielectric film of a conventional capacitor dielectric property is poor, and the leakage current level of the capacitor due to the impurities contained in the dielectric film is increased, the NH 3 By forming a TaON dielectric film in which Ta-ON is covalently bonded with a strong bonding force by a surface chemical reaction using Ta (N (CH 3 ) 2 ) 5 evaporation gas, TaON has high dielectric constant, low leakage current, and excellent film quality. Disclosed is a method of manufacturing a capacitor of a semiconductor device having a dielectric film.
Description
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 유전상수 값이 크면서 막질이 우수한 TaON 유전체막을 갖는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, to a method of manufacturing a capacitor of a semiconductor device having a TaON dielectric film having a high dielectric constant value and excellent film quality.
최근 미세화된 반도체 공정기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀의 면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지고 있다. 그러나 셀 면적의 감소에도 불구하고 기억소자의 동작에 필요한 충전용량은 소프트 에러의 발생과 리프레쉬 시간의 단축을 방지하기 위해서 25fF/cell 이상을 갖도록 하여야 한다. 따라서 현재 NO(Nitride-Oxide) 구조의 질화막을 유전체막으로 사용하고 있는 DRAM용 캐패시터 소자의 경우 표면적이 큰 반구형 구조의 전극 표면을 갖는 3차원 형태의 전하저장전극을 사용하고 있으며, 그 높이도 점점 증가하고 있다. 그런데, 캐패시터의 높이가 증가하게 되면 셀지역과 주변회로 지역간에 생기는 단차로 인하여 후속 노광 공정시 초점심도여유(DOF)가 확보되지 않아 배선공정 이후 집적공정에 악영향을 미치게 되고, 유전율(ε)도 7정도로 낮은 단점이 있다. 따라서 종래의 NO 캐패시터 소자로는 256M 이상의 차세대 DRAM 제품에 필요한 충전용량을 확보하는데 한계가 있다.Recently, as the integration of memory products is accelerated due to the development of miniaturized semiconductor processing technology, the area of a unit cell is greatly reduced, and the operating voltage is reduced. However, despite the reduction of the cell area, the charge capacity required for the operation of the memory device should be 25 fF / cell or more in order to prevent the occurrence of soft errors and shortening of the refresh time. Therefore, in the case of DRAM capacitor devices using a nitride (NO) -nitride film as a dielectric film, a three-dimensional charge storage electrode having a hemispherical electrode surface with a large surface area is being used. It is increasing. However, when the height of the capacitor increases, the depth of focus (DOF) is not secured during the subsequent exposure process due to the step difference between the cell region and the peripheral circuit region, which adversely affects the integration process after the wiring process, and the dielectric constant (ε) is also increased. There is a disadvantage as low as seven. Therefore, the conventional NO capacitor device has a limit in securing the charge capacity required for next generation DRAM products of 256M or more.
최근에는 이러한 NO 캐패시터의 한계를 극복하기 위해 Ta2O5유전체막을 이용한 캐패시터의 개발이 본격적으로 이루어지고 있다. 그러나 Ta2O5유전체막은 유전율이 25 정도로 높은 장점이 있는 반면, 불안정한 화학량론비(stoichiometry)를 갖고 있기 때문에 탄탈륨(Ta)과 산소(O)의 조성비 차이에 기인한 치환형 Ta원자 (vacancy atom)가 Ta2O5막 내에 존재하게 된다.Recently, in order to overcome the limitations of the NO capacitor, development of a capacitor using a Ta 2 O 5 dielectric film has been made in earnest. However, the Ta 2 O 5 dielectric film has an advantage of having a high dielectric constant of about 25, but has an unstable stoichiometry, and thus a substitutional Ta atom due to the difference in the composition ratio of tantalum (Ta) and oxygen (O). Is present in the Ta 2 O 5 film.
즉, Ta2O5은 물질 자체의 불안정한 화학적 조성 때문에 그 박막 내에는 산소 공공(oxygen vacancy) 상태의 치환형 Ta원자가 항상 국부적으로 존재할 수 밖에 없다. 특히 이같은 Ta2O5박막의 산소공공의 수는 성분들의 함량과 결합 정도에 따라 다소의 차이는 있을 수 있지만 완전하게 제거할 수 있는 방법이 아직까지 제시되지 않고 있다. 결과적으로 Ta2O5막 고유의 불안정한 화학량론비를 안정화시켜 누설전류를 방지하려는 목적으로 박막 내에 잔존해 있는 치환형 Ta원자를 산화시키려는 별도의 산화공정이 필요하게 된다. 특히 Ta2O5막은 상/하부 전극으로 사용하고 있는 폴리실리콘(산소계 전극) 또는 TiN(금속계 전극)과의 산화반응성이 크기 때문에 박막 내에 존재하는 산소가 계면으로 이동하여 전유전 산화층을 형성함과 동시에 계면의 균질성이 크게 떨어진다. 그리고 박막 형성시 Ta2O5의 전구체인 Ta(OC2H5)5의 유기물과 O2또는 N2O가스의 반응으로 인해서 불순물인 탄소원자와 탄소 화합물(C, CH4, C2H4등) 및 물(H2O)도 Ta2O5유전체막 내에 함께 존재하게 된다. 결국 Ta2O5막 내에 불순물로 존재하는 탄소원자, 탄소 이온 및 탄소기로 인해서 캐패시터의 누설전류가 증가하게 되고 유전특성이 저하되는 문제점이 있다.That is, because Ta 2 O 5 is unstable chemical composition of the material itself, the substituted Ta atom in the oxygen vacancy state must always exist locally in the thin film. In particular, the number of oxygen vacancies in the Ta 2 O 5 thin film may vary slightly depending on the content of the components and the degree of bonding, but a method for completely removing the Ta 2 O 5 thin film has not been proposed yet. As a result, a separate oxidation process is required to oxidize the substituted Ta atoms remaining in the thin film for the purpose of stabilizing the unstable stoichiometric ratio inherent in the Ta 2 O 5 film to prevent leakage current. In particular, the Ta 2 O 5 film has a high oxidation reactivity with polysilicon (oxygen based electrode) or TiN (metal based electrode) used as the upper and lower electrodes, and thus oxygen in the thin film moves to the interface to form a dielectric dielectric layer. At the same time, the homogeneity of the interface is greatly reduced. In the thin film formation, carbon atoms and carbon compounds (C, CH 4 , C 2 H 4) are impurities due to the reaction of Ta (OC 2 H 5 ) 5 , which is a precursor of Ta 2 O 5 , with O 2 or N 2 O gas. Etc.) and water (H 2 O) are also present together in the Ta 2 O 5 dielectric film. As a result, the leakage current of the capacitor is increased due to the carbon atoms, carbon ions, and carbon groups present as impurities in the Ta 2 O 5 film.
따라서, 본 발명은 NH3와 Ta(N(CH3)2)5의 증발가스를 이용한 표면 화학 반응에 의해 Ta-O-N이 강한 결합력으로 공유결합되어 있는 TaON 유전체막을 형성하므로써, 유전율이 높고 누설전류 수준이 낮으며 막질이 우수한 TaON 유전체막을 갖는 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention forms a TaON dielectric film in which Ta-ON is covalently bonded with a strong bonding force by surface chemical reaction using NH 3 and evaporation gas of Ta (N (CH 3 ) 2 ) 5 , whereby the dielectric constant is high and the leakage current is high. An object of the present invention is to provide a method for manufacturing a capacitor of a semiconductor device having a TaON dielectric film having a low level and excellent film quality.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 캐패시터를 형성하기 위한 하부구조가 형성된 반도체 기판이 제공되는 단계와, 상기 반도체 기판 상에 하부전극을 형성하는 단계와, 상기 하부전극 표면에 자연 산화막이 성장되는 것을 방지하기 위하여 전체구조 상부에 질화막을 형성하는 단계와, 상기 질화막을 포함한 전체구조 상부에 Ta(N(CH3)2)5를 전구체로 이용하여 TaON 유전체막을 형성하는 단계와, 상기 TaON 유전체막 내의 불순물을 제거하는 단계와, 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor device, the method including: providing a semiconductor substrate having a lower structure for forming a capacitor; forming a lower electrode on the semiconductor substrate; Forming a nitride film over the entire structure to prevent the growth of a natural oxide film on the electrode surface, and forming a TaON dielectric film using Ta (N (CH 3 ) 2 ) 5 as a precursor over the entire structure including the nitride film; And removing impurities in the TaON dielectric film and forming an upper electrode.
도 1a 내지 1e는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 도시한 소자의 단면도.1A to 1E are cross-sectional views of a device for explaining a method of manufacturing a capacitor of a semiconductor device according to the present invention.
도 2a 및 2b는 원통형 구조를 갖는 캐패시터의 전하저장전극을 설명하기 위해 도시한 소자의 단면도.2A and 2B are cross-sectional views of a device for explaining the charge storage electrode of a capacitor having a cylindrical structure.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
11, 21 : 반도체 기판 12, 22 : 층간 절연막11 and 21: semiconductor substrate 12 and 22: interlayer insulating film
13, 23 : 하부전극 14 : 질화막13, 23: lower electrode 14: nitride film
15 : TaON 유전체막 16, 31 : 상부전극15: TaON dielectric film 16, 31: upper electrode
32 : 완충층 24 : 반구형 폴리실리콘층32: buffer layer 24: hemispherical polysilicon layer
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 1a 내지 1e는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 도시한 소자의 단면도이다.1A to 1E are cross-sectional views of a device for explaining a method of manufacturing a capacitor of a semiconductor device according to the present invention.
도 1a에 도시된 바와 같이, 하부구조가 형성된 반도체 기판(11) 상에 층간 절연막(12) 및 전하저장전극인 하부전극(13)을 형성한다. 하부전극(13)은 LPCVD 챔버 내에서 도프트 폴리실리콘을 이용하여 형성하는데, 도 1a에 도시한 것과 같이 스택 구조로 형성하거나 도 2a 및 2b에 도시된 바와 같이 원통형 구조로 형성한다.As shown in FIG. 1A, an interlayer insulating layer 12 and a lower electrode 13, which is a charge storage electrode, are formed on a semiconductor substrate 11 on which a lower structure is formed. The lower electrode 13 is formed using doped polysilicon in the LPCVD chamber, which is formed in a stack structure as shown in FIG. 1A or a cylindrical structure as shown in FIGS. 2A and 2B.
도 2a 및 2b는 원통형 구조의 전하저장전극을 설명하기 위해 도시한 소자의 단면도이다.2A and 2B are cross-sectional views of a device illustrated to explain a charge storage electrode having a cylindrical structure.
도 2a는 반도체 기판(21)의 층간 절연막(22) 상부에 원통형 구조의 하부전극(23)을 형성한 상태를 나타내고, 도 2b는 캐패시터의 충전용량을 증대시키기 위해 전하저장전극용 폴리실리콘층 표면에 반구형 폴리실리콘층(24)을 형성한상태를 나타낸다.2A illustrates a state in which a lower electrode 23 having a cylindrical structure is formed on the interlayer insulating layer 22 of the semiconductor substrate 21, and FIG. 2B illustrates a surface of the polysilicon layer for the charge storage electrode in order to increase the charge capacity of the capacitor. The state in which the hemispherical polysilicon layer 24 is formed is shown.
이상과 같은 방법으로 하부전극(13 또는 23)을 형성하고 나면, 하부전극(13, 23)과 후속 공정으로 형성될 유전체막과의 계면에 저유전 산화막(SiO2)이 형성되는 것을 방지하기 위해 전체구조 표면을 질화처리하여 얇은 질화막(14)을 형성한다. 질화막(14)은 하부전극(13, 23) 형성 후 LPCVD 챔버에서 인-시투 상태로 플라즈마를 이용하여 300 내지 600℃의 온도조건 및 NH3가스 분위기에서 형성하는 방법, RTP를 이용하여 650 내지 950℃의 온도조건 및 NH3가스 분위기에서 어닐링하여 형성하는 방법, 하부전극(13, 23) 형성 후 인-시투 또는 익스-시투 상태로 퍼니스를 이용하여 500 내지 1000℃의 온도조건 및 NH3가스 분위기에서 어닐링하는 방법 등에 의해 형성된다.After the lower electrode 13 or 23 is formed in the above manner, to prevent the formation of the low dielectric oxide film (SiO 2 ) at the interface between the lower electrodes 13 and 23 and the dielectric film to be formed in a subsequent process. The entire surface of the structure is nitrided to form a thin nitride film 14. After forming the lower electrodes 13 and 23, the nitride film 14 is formed in an in-situ state in the LPCVD chamber using plasma in a temperature condition of 300 to 600 ° C. and NH 3 gas atmosphere, and 650 to 950 using RTP. ℃ temperature conditions, and NH 3 gas method of forming and annealing in the atmosphere, the lower electrodes 13, 23 formed after the in-situ or extreme-situ temperature conditions of 500 to 1000 ℃ using a furnace in the state and the NH 3 gas atmosphere, By annealing at
하부전극(13) 형성 후 유전체막과의 계면에 자연 산화막의 성장을 억제하는 또다른 방법은 하부전극(13, 23) 형성 후 인-시투 또는 익스-시투 상태로 HF 증기나 HF 용액을 이용하여 자연 산화막을 제거하는 방법, HF 화합물을 이용한 자연 산화막 제거 공정 전 또는 후에 세정 및 균일성 향성을 위해 NH4OH 또는 H2SO4용액을 이용하여 계면처리하는 방법, 산화저항성을 증가시키기 위해 RTP를 이용하여 300 내지 950℃의 온도조건 및 NH3또는 N2/H2분위기에서 질화처리하거나 누설전류 특성을 향상시키기 위하여 NO2또는 O2분위기에서 열처리하여 댕글링 본드(dangling bond)에 기인한 구조적 결함(defect) 및 구조적 불균일성(homogeneity)을 개선하는방법, 자연 산화막을 제거하고 세정공정을 진행한 다음 실리콘 질화막을 5 내지 30Å의 두께로 형성하는 방법 등이 있다.Another method of suppressing the growth of the native oxide film at the interface with the dielectric film after the lower electrode 13 is formed by using HF vapor or HF solution in in-situ or ex-situ state after forming the lower electrodes 13 and 23. A method of removing the native oxide film, a method of interfacial treatment using NH 4 OH or H 2 SO 4 solution for cleaning and uniformity before or after the process of removing the natural oxide film using HF compound, and RTP to increase oxidation resistance. Structural due to dangling bond by nitriding in the temperature condition of 300 to 950 ° C and NH 3 or N 2 / H 2 atmosphere or heat treatment in NO 2 or O 2 atmosphere to improve leakage current characteristics There is a method of improving defects and structural homogeneity, removing a natural oxide film, performing a cleaning process, and then forming a silicon nitride film having a thickness of 5 to 30 microns. .
이상과 같은 방법 중 하나를 이용하여 하부전극(13, 23)을 표면처리한 다음, 금속 화합물인 펜타-디메틸-아미노-탄탈륨(penta-dimethyl-amono-tantalum; Ta(N(CH3)2)5)을 전구체로 사용하여 CVD 방법을 통해 TaON 유전체막(15)을 형성한다. TaON 유전체막(15)은 웨이퍼 상에서 일어나는 표면화학반응(surface chemical reaction)을 통해 100 내지 150Å의 두께로 형성되며, 300 내지 600℃의 LPCVD 챔버에서 기상 반응(gas phase reaction)을 억제시키기 위한 반응 가스의 유량과 반응 압력을 효과적으로 조절하여 양질의 유전체막(15)을 얻을 수 있다. Ta 성분의 화학 증기는 99.999% 이상의 Ta(N(CH3)2)5용액을 유량 조절기(Mass Flow Controlle; MFC)를 사용하여 150 내지 200℃에서 정온으로 유지되고 있는 증발기 또는 증발관으로 50 내지 500mg/min 이하로 정량 공급하여 얻어진다. 이때 오리피스 (orifice) 또는 노즐(nozzle)을 포함한 증발기는 물론이고 Ta 증기의 유로(flow path)가 되는 공급관은 Ta 증기의 응축을 방지하기 위해 150 내지 200℃의 온도 범위를 항상 유지한다. 이와 같은 방법을 통해 LPCVD 챔버 내로 공급된 Ta 화학 증기를 반응가스인 O2가스와 NH3가스와 표면반응시키면 비정질 TaON 유전체막(15)을 얻을 수 있다. 이때, O2및 NH3가스의 유량은 10 내지 1000sccm이고, LPCVD 챔버 내의 온도는 300 내지 600℃가 되도록 하며, 챔버 내의 압력은 0.1 내지 10Torr가 되도록 한다.Surface treatment of the lower electrodes 13 and 23 using one of the methods described above, followed by penta-dimethyl-amono-tantalum (Ta (N (CH 3 ) 2 )) 5 ) is used as a precursor to form a TaON dielectric film 15 through a CVD method. The TaON dielectric film 15 is formed to a thickness of 100 to 150 kPa through a surface chemical reaction occurring on a wafer, and is a reaction gas for suppressing gas phase reaction in an LPCVD chamber at 300 to 600 ° C. It is possible to effectively control the flow rate and the reaction pressure of the high quality dielectric film 15 can be obtained. Chemical vapor of Ta component is 50 to 50% by evaporator or evaporator in which at least 99.999% of Ta (N (CH 3 ) 2 ) 5 solution is maintained at a constant temperature at 150 to 200 ° C using a Mass Flow Controlle (MFC). It is obtained by supplying quantitatively at 500 mg / min or less. At this time, the evaporator including the orifice or the nozzle, as well as the supply pipe which is a flow path of Ta vapor, always maintains a temperature range of 150 to 200 ° C. to prevent condensation of Ta vapor. In this manner, when the Ta chemical vapor supplied into the LPCVD chamber is surface-reacted with the reaction gas O 2 gas and NH 3 gas, an amorphous TaON dielectric film 15 can be obtained. At this time, the flow rate of the O 2 and NH 3 gas is 10 to 1000sccm, the temperature in the LPCVD chamber is 300 to 600 ℃, the pressure in the chamber is to be 0.1 to 10 Torr.
도 1c는 비정질 TaON 유전체막(15) 형성 후 TaON 유전체막(15) 내에 포함되어 있는 불순물을 제거하는 과정을 설명하기 위해 도시한 소자의 단면도이다. TaON 유전체막(15) 형성 후 RTP 또는 퍼니스를 사용하여 600 내지 950℃의 온도조건 및 N2O(또는 O2또는 N2) 분위기의 인-시투 또는 익스-시투 상태에서 30초 내지 10분간 고온 열처리를 실시하여 탄소화합물, 수분 등의 TaON 유전체막(15)내 불순물을 제거하면서 결정화를 유도하여 비정질 TaON 유전체막(15)의 유전율이 증가될 수 있도록 한다.FIG. 1C is a cross-sectional view of the device for explaining a process of removing impurities included in the TaON dielectric film 15 after the amorphous TaON dielectric film 15 is formed. After the TaON dielectric film 15 is formed, a high temperature is performed for 30 seconds to 10 minutes in an in-situ or ex-situ state of 600 to 950 ° C. and N 2 O (or O 2 or N 2 ) atmosphere using an RTP or a furnace. The heat treatment is performed to induce crystallization while removing impurities in the TaON dielectric film 15 such as carbon compound and water so that the dielectric constant of the amorphous TaON dielectric film 15 can be increased.
TaON 유전체막(15) 내의 불순물을 제거하고 나면, 도 1d 또는 도 1e에 도시된 것과 같이 상부전극(16 또는 31)을 형성한다.After the impurities in the TaON dielectric film 15 are removed, the upper electrode 16 or 31 is formed as shown in FIG. 1D or 1E.
도 1d는 도프트 폴리실리콘을 이용하여 상부전극(16)을 형성한 상태를 나타내고, 도 1e는 금속계 물질을 이용하여 상부전극(31)을 100 내지 600Å의 두께로 형성한 후 완충층(32)을 형성한 상태를 나타낸다. 도 1e의 상부전극(31)으로 사용되는 금속계 물질로는 TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt 등이 있다.FIG. 1D illustrates a state in which the upper electrode 16 is formed using doped polysilicon, and FIG. 1E illustrates a buffer layer 32 after forming the upper electrode 31 to a thickness of 100 to 600 kV using a metal material. The formed state is shown. Metal-based materials used as the upper electrode 31 of FIG. 1E include TiN, TaN, W, WN, WSi, Ru, RuO 2 , Ir, IrO 2 , and Pt.
캐패시터의 하부전극(13, 23) 및 상부전극(16, 31)은 LPCVD 법을 포함한 PECVD법, RF 마그네틱 스퍼터링법 중 어느 하나를 이용하여 형성한다.The lower electrodes 13 and 23 and the upper electrodes 16 and 31 of the capacitor are formed using any one of a PECVD method including an LPCVD method and an RF magnetic sputtering method.
도시하지는 않았지만, TaON 유전체막(15) 형성 후 상부전극의 산화 및 전하전도(charge conduction)을 방지하기 위해서 TaON 유전체막(15) 상부를 질화처리한다. 질화처리 방법은 300 내지 600℃의 온도조건 및 NH3(또는 N2또는 N2/H2) 분위기의 인-시투 또는 익스-시투 상태에서 플라즈마를 이용하여 질화처리하는 방법, RTP 또는 퍼니스를 사용하여 650 내지 950℃의 온도조건 및 NH3(또는 N2또는 N2/H2) 분위기에서 인-시투 또는 익스-시투 상태로 고온 열처리하는 방법 등이 있다.Although not shown, after the TaON dielectric layer 15 is formed, the upper portion of the TaON dielectric layer 15 is nitrided to prevent oxidation and charge conduction of the upper electrode. Nitriding method is a method of nitriding by using plasma in the in-situ or ex-situ conditions of 300 to 600 ℃ temperature and NH 3 (or N 2 or N 2 / H 2 ) atmosphere, using RTP or furnace And a high temperature heat treatment in an in-situ or ex-situ state at a temperature of 650 to 950 ° C. and NH 3 (or N 2 or N 2 / H 2 ) atmosphere.
TaON 유전체막(15) 형성 후 마이크로 크랙(micro crack) 또는 핀 홀(pin hole) 등과 같은 구조적 결함이나 구조적 불균일상을 개선하기 위해 300 내지 600℃의 온도조건 및 N20 또는 O2분위기에서 플라즈마를 이용하여 산화처리를 실시한다. 플라즈마를 이용한 산화처리를 실시하는 대신 RTP 또는 퍼니스를 사용하여 600 내지 950℃의 온도조건 및 N2O 또는 O2분위기에서 인-시투 또는 익스-시투 상태에서 열처리를 실시하거나, 인-시투 및 익스-시투 상태로 O2와 H2분위기에서 O2/H2가스의 유량비를 3 이하로 정량화하여 라이트 습식 산화(light wet oxidation)하여 비정질 TaON 유전체막(15)을 결정화시키거나 산화시키는 단계를 추가하여도 좋다.In order to improve structural defects or structural irregularities such as micro cracks or pin holes after the formation of the TaON dielectric layer 15, the plasma is maintained under a temperature condition of 300 to 600 ° C. and an N 2 O or O 2 atmosphere. Oxidation treatment is carried out using. Instead of performing the oxidation treatment using plasma, heat treatment is performed in-situ or ex-situ in the conditions of 600 to 950 ° C. and N 2 O or O 2 using RTP or furnace, or in-situ and ex-situ. Adding a step of crystallizing or oxidizing the amorphous TaON dielectric layer 15 by light wet oxidation by quantifying the flow rate ratio of the O 2 / H 2 gas to 3 or less in an O 2 and H 2 atmosphere in a see-through state. You may also do it.
상술한 바와 같이, 본 발명은 TaON막을 유전체막으로 사용하기 때문에 캐패시터의 유전특성이 향상되고, 유전체막의 화학적 결합구조가 안정되어 상부 및 하부전극과의 산화 반응성이 적어지게 된다. 따라서 종래의 NO 캐패시터나 Ta2O5캐패시터보다 등가산화막의 두께를 낮출 수 있어 충전용량을 증대시킬 수 있다. 특히 TaON막은 구조적으로 안정된 Ta-O-N 결합 구조를 갖기 때문에 외부로부터 인가되는 전기적 충격에도 강하며, 따라서 절연 파괴전압(breakdown voltage)이 높고 누설전류 수준이 낮은 전기적 특성을 얻을 수 있다.As described above, in the present invention, since the TaON film is used as the dielectric film, the dielectric property of the capacitor is improved, the chemical bonding structure of the dielectric film is stabilized, and the oxidation reactivity with the upper and lower electrodes is reduced. Therefore, the thickness of the equivalent oxide film can be lowered than that of the conventional NO capacitor or Ta 2 O 5 capacitor, so that the charging capacity can be increased. In particular, since the TaON film has a structurally stable Ta-ON coupling structure, the TaON film is also resistant to electric shocks applied from the outside, and thus high electrical breakdown voltage and low leakage current can be obtained.
또한, TaON막을 유전체막으로 사용하는 경우 Ta2O5캐패시터 형성 공정에서누설전류를 방지하려는 목적으로 Ta2O5막 내에 잔존하는 치환형 Ta 원자를 산화시켜 고유의 불안정한 화학량론비를 안정화시키기 위한 별도의 산화 공정을 생략할 수 있다. 따라서, Ta2O5증착 및 후속 열처리 과정에서 상부 및 하부전극과의 계면에서 일어나는 산화반응을 효과적으로 억제할 수 있기 때문에 등가산화막의 두께를 35Å 미만으로 얇게 제어할 수 있다. 이에 따라 전하저장전극의 면적을 증가시키기 위해 이중 또는 삼중 구조의 캐패시터 모듈이 필요하지 않게 되어. 캐패시터 모듈 형성 공정이 간단한 스택 구조라 하더라도 충분한 충전용량을 얻을 수 있기 때문에 단위 공정수 및 단위 공정시간이 단축되어 생산 원가를 절감할 수 있다.In addition, when a TaON film is used as a dielectric film, a separate layer for stabilizing an inherent stoichiometric ratio by oxidizing a substituted Ta atom remaining in the Ta 2 O 5 film for the purpose of preventing leakage current in the Ta 2 O 5 capacitor formation process. Can be omitted. Therefore, since the oxidation reaction occurring at the interface between the upper and lower electrodes during Ta 2 O 5 deposition and subsequent heat treatment can be effectively suppressed, the thickness of the equivalent oxide film can be controlled to be less than 35 kPa. This eliminates the need for a double or triple capacitor module to increase the area of the charge storage electrode. Even if the capacitor module forming process is a simple stack structure, sufficient filling capacity can be obtained, thereby reducing the production cost by reducing the number of unit processes and the unit process time.
특히, 50 내지 150Å 정도의 비정질 TaON 유전체막을 형성한 후 RTP를 이용하여 650 내지 950℃의 온도조건 및 N2O(또는 O2또는 N2) 분위기에서 30초 내지 10분동안 열처리시킬 경우, TaON 유전체막 내에 남아 있는 탄소 화합물과 같은 불순물이 제거되고 결정화가 진행되어 유전율이 증가하게 되므로 보다 큰 충전용량값을 얻을 수 있으며 누설전류를 2배이상 감소시킬 수 있다.In particular, after forming an amorphous TaON dielectric film of about 50 to 150 Å and performing heat treatment for 30 seconds to 10 minutes in a temperature condition of 650 to 950 ° C. and N 2 O (or O 2 or N 2 ) using RTP, TaON Since impurities such as carbon compounds remaining in the dielectric film are removed and crystallization proceeds, the dielectric constant increases, thereby obtaining a larger charge capacity value and reducing leakage current by more than two times.
결과적으로, TaON막을 유전체막으로 사용하여 캐패시터를 제조하게 되면 불안정한 화학량론비 때문에 발생하는 산소공공(oxygen vacancy)와 탄소 불순물로 인해서 누설전류의 수준이 높아지는 문제점을 해결할 수 있고, 이러한 문제점을 개선하기 위해 실시하는 저온 또는 고온의 산화 공정이 필요없기 때문에 원가 절감 및 생산성 측면에서 매우 경제적인 효과가 있다.As a result, when the capacitor is manufactured using the TaON film as the dielectric film, the problem of the leakage current level being increased due to oxygen vacancy and carbon impurities caused by unstable stoichiometric ratio can be solved. Since there is no need for a low temperature or high temperature oxidation process, it is very economical in terms of cost reduction and productivity.
Claims (17)
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024218A KR100351253B1 (en) | 1999-06-25 | 1999-06-25 | Method of manufacturing a capacitor in a semiconductor device |
| GB0015318A GB2355113B (en) | 1999-06-25 | 2000-06-22 | Method of manufacturing capacitor for semiconductor memory device |
| JP2000189842A JP2001036045A (en) | 1999-06-25 | 2000-06-23 | Capacitor of semiconductor memory device and manufacture thereof |
| TW089112253A TWI226673B (en) | 1999-06-25 | 2000-06-23 | Capacitor semiconductor memory device and method of manufacturing the same |
| CNB001268163A CN1163965C (en) | 1999-06-25 | 2000-06-25 | Capacitor for semiconductor storage device and its producing method |
| DE10031056A DE10031056B4 (en) | 1999-06-25 | 2000-06-26 | A method of manufacturing a capacitor for a semiconductor memory device |
| US09/606,097 US6740553B1 (en) | 1999-06-25 | 2000-06-26 | Capacitor for semiconductor memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024218A KR100351253B1 (en) | 1999-06-25 | 1999-06-25 | Method of manufacturing a capacitor in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003783A KR20010003783A (en) | 2001-01-15 |
| KR100351253B1 true KR100351253B1 (en) | 2002-09-09 |
Family
ID=19595288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990024218A KR100351253B1 (en) | 1999-06-25 | 1999-06-25 | Method of manufacturing a capacitor in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100351253B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411302B1 (en) * | 2001-06-30 | 2003-12-18 | 주식회사 하이닉스반도체 | Method of forming capacitor in memory device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766369A (en) * | 1993-08-26 | 1995-03-10 | Nec Corp | Manufacture of semiconductor device |
| KR950034588A (en) * | 1994-03-17 | 1995-12-28 | 오가 노리오 | Tantalum high dielectric material and formation method of high dielectric film and semiconductor device |
-
1999
- 1999-06-25 KR KR1019990024218A patent/KR100351253B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766369A (en) * | 1993-08-26 | 1995-03-10 | Nec Corp | Manufacture of semiconductor device |
| KR950034588A (en) * | 1994-03-17 | 1995-12-28 | 오가 노리오 | Tantalum high dielectric material and formation method of high dielectric film and semiconductor device |
| US5677015A (en) * | 1994-03-17 | 1997-10-14 | Sony Corporation | High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010003783A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338110B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| US6355519B1 (en) | Method for fabricating capacitor of semiconductor device | |
| US6287910B2 (en) | Method for forming a capacitor using tantalum nitride as a capacitor dielectric | |
| KR100367404B1 (en) | Method of forming capacitor with multi-layered TaON dielectic layer | |
| KR100335775B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100417855B1 (en) | capacitor of semiconductor device and method for fabricating the same | |
| US20030116795A1 (en) | Method of manufacturing a tantalum pentaoxide - aluminum oxide film and semiconductor device using the film | |
| KR100373159B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100497142B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100494322B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100321178B1 (en) | Method of forming capacitor with TaON dielectic layer | |
| JP2001053253A (en) | Capacitor of semiconductor memory element and its manufacture | |
| US20040011279A1 (en) | Method of manufacturing semiconductor device | |
| US7371670B2 (en) | Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device | |
| KR100328454B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100504435B1 (en) | Method of forming capacitor in semiconducotr device | |
| JP2001057414A (en) | Capacitor for semiconductor memory element and its manufacture | |
| KR100351253B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100331271B1 (en) | Method of forming capacitor with TaON dielectric layer | |
| JP2001053255A (en) | Manufacture of capacitor of semiconductor memory element | |
| KR100358065B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100434701B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR20010008503A (en) | Method of forming capacitor provied with TaON dielectric layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110726 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |