KR20030050757A - 반도체소자의 구리 배선 형성 방법 - Google Patents

반도체소자의 구리 배선 형성 방법 Download PDF

Info

Publication number
KR20030050757A
KR20030050757A KR1020010081272A KR20010081272A KR20030050757A KR 20030050757 A KR20030050757 A KR 20030050757A KR 1020010081272 A KR1020010081272 A KR 1020010081272A KR 20010081272 A KR20010081272 A KR 20010081272A KR 20030050757 A KR20030050757 A KR 20030050757A
Authority
KR
South Korea
Prior art keywords
copper
copper wiring
semiconductor device
wiring
forming
Prior art date
Application number
KR1020010081272A
Other languages
English (en)
Other versions
KR100431742B1 (ko
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0081272A priority Critical patent/KR100431742B1/ko
Publication of KR20030050757A publication Critical patent/KR20030050757A/ko
Application granted granted Critical
Publication of KR100431742B1 publication Critical patent/KR100431742B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로 특히, 구리이온의 재증착에 따른 절연막의 절연특성 열화를 방지하며 구리배선간의 비아저항을 감소시키기에 적합한 반도체 소자의 구리배선 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1구리배선 상에 상기 제1구리배선을 노출시키는 오픈부를 갖는 절연막을 형성하는 단계; 상기 오픈부가 형성된 프로파일을 따라 전도성 배리어막을 형성하는 단계; 세정 공정을 통해 상기 오픈부 형성에 따른 식각부산물을 제거함과 동시에 상기 오픈부 저면의 상기 전도성배리어막을 제거하여 상기 제1구리배선을 노출시키는 단계; 및 상기 오픈부를 매립하여 상기 제1구리배선과 직접 콘택된 제2구리배선을 형성하는 단계를 포함하는 반도체 소자의 구리배선 형성 방법을 제공한다.

Description

반도체소자의 구리 배선 형성 방법{METHOD FOR FABRICATING COPPER INTERCONNECT IN SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 제조 방법에 관한 것으로 특히, 다층구조의 구리 배선 형성 방법에 관한 것이다.
일반적으로 반도체 소자 제조시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위해 금속 배선을 사용하고 있다.
이러한 금속 배선 재료로는 알루미늄(Al) 또는 텅스텐(W)이 널리 사용되고 있으나, 낮은 융점과 높은 비저항으로 인하여 초고집적 반도체 소자에 더이상 적용이 어렵게 되었다. 반도체 소자의 초고집적화에 따라 비저항은 낮고 일렉트로마이그레이션(electromigration; EM) 및 스트레스마이그레이션(stressmigration; SM) 등의 신뢰성이 우수한 물질의 이용이 필요하게 되었으며, 이에 부합할 수 있는 가장 적합한 재료로 구리가 최근에 관심의 대상이 되고 있다.
구리를 금속배선 재료로 이용하는 이유는, 구리의 녹는점이 1080℃로서 비교적 높을 뿐만 아니라(알루미늄: 660℃, 텅스텐: 3400℃), 비저항은 1.7μΩ㎝로서 알루미늄(2.7μΩ㎝), 텅스텐(5.6μΩ㎝)보다 매우 낮기 때문이다.
그러나, 구리 배선은 식각이 어렵고, 부식이 확산되는 문제를 지니고 있어서, 실용화에 상당한 어려움을 지니고 있었다.
이를 개선하고 실용화하기 위하여 싱글 다마신 공정(Single damascene process) 또는 듀얼 다마신 공정(Dual Damascene process)을 적용하였는데, 특히 듀얼 다마신 공정(Dual Damascence)을 주로 적용하고 있다.
여기서, 다마신 공정이라 함은 절연막(Dielectric layer)을 사진식각 공정을 통해 식각하여 트렌치(Trench)를 형성하고, 이 트렌치에 텅스텐(W), 알루미늄(Al), 구리(Cu) 등의 도전 물질을 채워 넣고 필요한 배선 이외의 도전 물질은에치백(Etchback)이나 화학적기계적연마(Chemical Mechanical Polishing; CMP) 등의 기술을 이용하여 제거하므로써 처음에 형성한 트렌치 모양으로 배선을 형성하는 기술이다.
상기한 다마신 공정은, 특히 듀얼 다마신 공정은 주로 DRAM 등의 비트 라인(bit line) 또는 워드라인(Wordline), 금속배선 형성에 이용되며, 특히 다층 금속배선에서 상층 금속배선과 하층 금속배선을 접속시키기 위한 비아홀을 동시에 형성할 수 있을뿐만 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을 용이하게 하는 장점이 있다.
최근에는 전해도금(Electro Plating; EP)을 이용한 구리 배선공정이 실용화 단계에 이르고 있는데, 구리배선 공정은 반응성이온식각(Reactive Ion Etching; RIE) 방식으로 배선을 형성하는 알루미늄배선 공정과 달리 듀얼 다마신 공정을 이용하여 패턴을 형성시키고 배리어메탈을 증착한 후 구리의 전해도금으로 배선을 형성시킨다.
이 때, 구리 전해도금은 배리어메탈상에서 직접 이루어지는 것이 불가능하기 때문에 시드층(Seed layer)으로서 구리를 얇게 증착한 후 전해도금을 수행해야 한다. 대표적인 방법으로는 물리기상증착(Physical Vapor Deposition; PVD) 방식의 TaNx, 구리시드층(Cu seed)을 순차적으로 증착한 후 구리를 전해도금한다.
그러나, 0.13㎛ 이하의 기술에서는 물리기상증착방식으로 배리어메탈을 증착하는 것이 더이상 불가능하고, 이를 해결하기 위해 단차피복성이 우수한 화학기상증착(Chemical Vapor Deposition; CVD) 방식을 적용하고 있다. 또한, 구리 전해도금을 위한 물리기상증착(PVD) 방식의 구리 시드층의 증착도 미세한 크기의 패턴에는 더이상 적용할 수 없는 문제점이 있다.
이와 같은 화학기상증착(CVD) 방식의 배리어메탈로는 TiN, WN, TaN 등이 적용되고 있으나, 특히 TiN은 통상의 알루미늄배선 공정에 사용되고 있는 것이므로 가장 이용 가능성이 높으며, TiN막 위에서 우수한 막질의 구리 전해도금막을 얻을 수 있다는 것이 보고된 바 있다.[Yuri, Lantasov, Roger palmans, and Karen maex, "Direct copper electroplating", Advanced Metallization Conference in 2000, San Diego, CA, abstract No.53]
1a 내지 도 1f는 기술에 따른 구리배선의 형성 공정을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이 반도체기판, 소스/드레인, 금속층 등의 하부층(11)상에 제1절연막(12)을 증착한 후, 제1절연막(12)을 선택적으로 식각하여 하부층(11)의 소정 표면을 노출시키는 트렌치(도시하지 않음)를 형성한다.
이어서, 트렌치가 형성된 프로파일을 따라 TiN 또는 WN 등을 이용하여 제1전도성배리어막(13)을 형성한다.
다음으로, 도 1b에 도시된 바와 같이 제1전도성배리어막(13) 상에 구리의 전해도금을 위한 구리 시드층을 화학기상증착법(CVD) 또는 무전해도금법으로 증착한다. 그리고, 얇게 증착된 구리시드층상에 전해도금법으로 제1구리막(14)을 증착한다.
다음으로, 도 1c에 도시된 바와 같이 제1절연막(12)의 표면이 노출될 때까지CMP 공정을 실시하여 트렌치에 매립되는 제1구리배선(15)을 형성한다. 이어서, 제1구리배선(15) 및 제1절연막(12) 상에 후속 제2구리배선 형성을 위한 식각 공정에서의 제1절연막(12) 손상을 방지하기 위해 질화막 또는 산화질화막 등을 이용하여 식각방지막(16)을 형성한다.
다음으로, 도 1d에 도시된 바와 같이 식각방지막(16) 상에 제2절연막(17)을 형성한 다음, 제2절연막(17)과 식각방지막(16)을 선택적으로 식각하여 제1구리배선(15) 표면을 노출시키는 오픈부(18)를 형성한다.
다음으로, 도 1e에 도시된 바와 같이 Ar 등의 비활성 가스를 이용한 세정 공정을 통해 전술한 식각 공정에 따라 잔류하는 식각부산물을 제거한다.
한편, 세정시 Ar 이온이 도시된 바와 같이 제1구리배선(15)에 충돌하게 되는 바, 이에 따라 전도성을 갖는 구리이온이 제1구리배선(15)에서 빠져 나와 제2절연막(17)의 측벽에 재증착되며, 이는 제2절연막(17)의 절연특성을 열화시킨다.
결국, 제2절연막(17)의 절연특성 열화에 따라 후속 제2구리배선과 제1금속배선의 직접 콘택이 불가능하게 되므로, 도 1f에 도시된 바와 같이 오픈부(18)가 형성된 프로파일을 따라 TiN 또는 WN 등을 이용하여 제2전도성배리어막(19)을 형성한 다음, 제2전도성배리어막(19) 상에 구리의 전해도금을 위한 구리 시드층을 화학기상증착법(CVD) 또는 무전해도금법으로 증착한다. 그리고, 얇게 증착된 구리시드층상에 전해도금법으로 제2구리막(도시하지 않음)을 증착한다.
계속해서, 제2절연막(17)의 표면이 노출될 때까지 CMP 공정을 실시하여 오픈부에 매립된 제2구리배선(20)을 형성한다.
한편, 전술한 종래기술에서는 제1구리배선을 노출시킨 후 제2구리배선 증착을 위한 건식세정 중에 제1구리배선의 구리이온이 오픈부 내벽 즉, 제2절연막 측벽에 재증착되고 제2절연막으로 침투하여 절연특성을 열화시키며, 제2구리배선과 절연특성이 열화된 제2절연막과의 직접 접촉을 차단하기 위해 그 접촉 계면에 제2전도성배리어막을 사용해야 됨에 따라 제1 및 제2구리배선 간의 비아저항이 증가되는 문제점이 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 구리이온의 재증착에 따른 절연막의 절연특성 열화를 방지하며 구리배선간의 비아저항을 감소시키기에 적합한 반도체 소자의 구리배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 종래기술에 따른 구리배선 형성 공정을 도시한 단면도,
도 2a 내지 도 2g는 본 발명의 일실시예에 따른 구리배선 형성 공정을 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : 하부층 32 : 제1절연막
33 : 제1전도성배리어막35 : 제1구리배선
36 : 식각방지막37 : 제2절연막
39 : 제2전도성배리어막40 : 제2구리배선
상기의 목적을 달성하기 위한 본 발명은, 제1구리배선 상에 상기 제1구리배선을 노출시키는 오픈부를 갖는 절연막을 형성하는 단계; 상기 오픈부가 형성된 프로파일을 따라 전도성 배리어막을 형성하는 단계; 세정 공정을 통해 상기 오픈부 형성에 따른 식각부산물을 제거함과 동시에 상기 오픈부 저면의 상기 전도성배리어막을 제거하여 상기 제1구리배선을 노출시키는 단계; 및 상기 오픈부를 매립하여 상기 제1구리배선과 직접 콘택된 제2구리배선을 형성하는 단계를 포함하는 반도체소자의 구리배선 형성 방법을 제공한다.
본 발명은, 하부 구리배선을 노출시킨 후 세정 공정을 바로 실시하지 않고 오픈부를 오픈부를 따라 전도성배리어막을 먼저 증착한 다음, 세정 공정을 통해 전도성배리어막을 세정 및 식각하여 다시 하부 구리배선을 노출시킴으로써, 이과정에서 구리이온이 오픈부 내벽에 재증착되더라도 오픈부 내벽을 이루는 물질이 전도성배리어막이므로 전술한 절연특성 열화를 방지할 수 있을 뿐만아니라, 상부 및 하부 구리배선의 직접 콘택을 이룰 수 있어 비아 저항을 감소시킬 수 있도록 하는 것을 기술적 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하는 바, 도 2a 내지 도 2g는 본 발명의 실시예에 따른 구리 배선의 형성 공정을 도시한 단면도이다.
먼저, 도 2a에 도시된 바와 같이 반도체기판, 소스/드레인, 금속층 등의 하부층(31)상에 제1절연막(32)을 증착한 후, 제1절연막(32)을 선택적으로 식각하여 하부층(31)의 소정 표면을 노출시키는 트렌치(도시하지 않음)를 형성한다.
이어서, 트렌치가 형성된 프로파일을 따라 TiN, WN, TaN, TaW, TiW, CrN 또는 AlN 등을 이용하여 제1전도성배리어막(33)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이 제1전도성배리어막(33) 상에 구리의 전해도금을 위한 구리 시드층을 화학기상증착법(CVD) 또는 무전해도금법으로 증착한다. 그리고, 얇게 증착된 구리시드층 상에 전해도금법으로 제1구리막(34)을 증착한다.
다음으로, 도 2c에 도시된 바와 같이 제1절연막(32)의 표면이 노출될 때까지 CMP 공정을 실시하여 트렌치에 매립되는 제1구리배선(35)을 형성한다. 이어서, 제1구리배선(35) 및 제1절연막(32) 상에 후속 제2구리배선 형성을 위한 식각 공정에서의 제1절연막(32) 손상을 방지하기 위해 질화막 또는 산화질화막 등을 이용하여 식각방지막(36)을 형성한다.
다음으로, 도 2d에 도시된 바와 같이 식각방지막(36) 상에 제2절연막(37)을 형성한 다음, 제2절연막(37)과 식각방지막(36)을 선택적으로 식각하여 제1구리배선(35) 표면을 노출시키는 오픈부(38)를 형성하는 바, 다마신 구조가 형성된다.
다음으로, 도 2e에 도시된 바와 같이 식각부산물을 제거하기 위한 세정 공정을 실시하지 않고, 오픈부(38)가 형성된 프로파일을 따라 TiN 또는 WN 등을 이용하여 100Å ∼ 2000Å의 두께로 제2전도성배리어막(39)을 형성한다.
다음으로, 도 2f에 도시된 바와 같이 He, Ne, Ar 또는 Xe 등의 비활성가스를 이용한 건식 세정을 통해 전술한 식각 공정에 따라 잔류하는 식각부산물을 제거하는 바, CF4를 첨가하여 제1구리배선(35) 상부의 제2전도성배리어막(39)을 제거하여 제1구리배선(35)을 노출시키며 이 때, 제2절연막(37) 상의 제2전도성배리어막(39)도 제거되므로, 후속 CMP 공정에 따른 마진을 향상시킬 수 있다.
여기서, 제1구리배선(35)의 구리이온이 오픈부(38) 내벽에 재증착되더라도 오픈부(38) 내벽을 제2전도성배리어막(39)이 감싸고 있으므로 제2절연막(37)의 절연특성 열화를 방지할 수 있다.
또한, CF4및 비활성 가스를 이용한 세정 후 식각잔류물이 존재할 경우 비활성 가스 만을 사용하여 추가의 세정을 실시할 수도 있다
여기서, CF4가스는 1SCCM ∼ 10SCCM의 적은 유량을 사용하는 것이 바람직하다.
다음으로, 도 2g에 도시된 바와 같이 제2전도성배리어막(39) 상에 구리의 전해도금을 위한 구리 시드층을 화학기상증착법(CVD) 또는 무전해도금법으로 증착한다. 그리고, 얇게 증착된 구리시드층상에 전해도금법으로 제2구리막(도시하지 않음)을 증착한다.
계속해서, 제2절연막(37)의 표면이 노출될 때까지 CMP 공정을 실시하여 오픈부에 매립된 제2구리배선(40)을 형성한다.
전술한 제1 및 제2 절연막(32, 37)은 HDP(High Density Plasma) 산화막, APL(Advanced Planalization Layer) 산화막, TEOS(Tetra Ethyl Ortho Silicate)막, PSG(Phospho Silicate Glass)막 또는 BPSG(Boro Phospho Silicate Glass)막 등의 산화막 또는 무기계열의 저유전율(Inorganic Low-k)막 등을 사용하며, 구리막 증착은 전술한 EP법 이외에 PVD 또는 금속유기화학기상증착(Metal Organic ChemicalVapor Deposition; 이하 MOCVD라 함)법 등을 이용할 수 있다.
전술한 본 발명은, 상부 구리배선 형성을 위한 식각 공정 후 세정 공정을 바로 실시하지 않고, 전도성 배리어막을 형성한 후 세정 공정을 실시함으로써 세정 공정에 따른 구리이온의 재증착에 따른 절연 특성 열화를 방지할 수 있으며, 이 때 하부 구리배선을 노출시켜 상부 구리배선과 직접 콘택되도록 함으로써 비아저항을 감소시킬 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 절연막의 절연특성 열화를 방지하며 구리배선간의 비아저항을 감소시킬 수 있어, 궁극적으로 반도체 소자의 전기적 특성을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (7)

  1. 제1구리배선 상에 상기 제1구리배선을 노출시키는 오픈부를 갖는 절연막을 형성하는 단계;
    상기 오픈부가 형성된 프로파일을 따라 전도성 배리어막을 형성하는 단계;
    세정 공정을 통해 상기 오픈부 형성에 따른 식각부산물을 제거함과 동시에 상기 오픈부 저면의 상기 전도성배리어막을 제거하여 상기 제1구리배선을 노출시키는 단계; 및
    상기 오픈부를 매립하여 상기 제1구리배선과 직접 콘택된 제2구리배선을 형성하는 단계
    를 포함하는 반도체 소자의 구리배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 세정단계에서 비활성가스를 이용하여 건식세정하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
  3. 제 2 항에 있어서,
    상기 비활성 가스는 He, Ne, Ar 또는 Xe 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
  4. 제 2 항에 있어서,
    상기 세정하는 단계에서 상기 비활성가스에 CF4가스를 더 포함하는 가스를 이용하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
  5. 제 4 항에 있어서,
    상기 CF4가스를 1SCCM 내지 10SCCM의 유량으로 사용하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
  6. 제 4 항에 있어서,
    상기 비활성가스 및 상기 CF4가스를 포함한 가스를 이용한 건식 세정 후, 상기 비활성가스를 이용하여 건식 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 전도성배리어막은 TiN, WN, TaN, TaW, TiW, CrN 또는 AlN을 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
KR10-2001-0081272A 2001-12-19 2001-12-19 반도체소자의 구리 배선 형성 방법 KR100431742B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0081272A KR100431742B1 (ko) 2001-12-19 2001-12-19 반도체소자의 구리 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0081272A KR100431742B1 (ko) 2001-12-19 2001-12-19 반도체소자의 구리 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20030050757A true KR20030050757A (ko) 2003-06-25
KR100431742B1 KR100431742B1 (ko) 2004-05-17

Family

ID=29576458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0081272A KR100431742B1 (ko) 2001-12-19 2001-12-19 반도체소자의 구리 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100431742B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744246B1 (ko) * 2005-12-28 2007-07-30 동부일렉트로닉스 주식회사 반도체소자의 금속배선 형성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367734B1 (ko) * 2000-01-27 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 배선형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744246B1 (ko) * 2005-12-28 2007-07-30 동부일렉트로닉스 주식회사 반도체소자의 금속배선 형성 방법

Also Published As

Publication number Publication date
KR100431742B1 (ko) 2004-05-17

Similar Documents

Publication Publication Date Title
US6509267B1 (en) Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US7550822B2 (en) Dual-damascene metal wiring patterns for integrated circuit devices
US7365001B2 (en) Interconnect structures and methods of making thereof
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
JP4767541B2 (ja) 半導体相互接続構造上に金属層を堆積するための方法
US20080203579A1 (en) Sacrificial metal spacer dual damascene
US20080293242A1 (en) Metal spacer in single and dual damascene processing
JP2009528702A (ja) 金属統合のための新規な構造体及び方法
JP2003168738A (ja) 半導体素子及びその製造方法
US6555461B1 (en) Method of forming low resistance barrier on low k interconnect
US6939793B1 (en) Dual damascene integration scheme for preventing copper contamination of dielectric layer
KR100332118B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6066557A (en) Method for fabricating protected copper metallization
US7038320B1 (en) Single damascene integration scheme for preventing copper contamination of dielectric layer
US6577009B1 (en) Use of sic for preventing copper contamination of dielectric layer
KR100431742B1 (ko) 반도체소자의 구리 배선 형성 방법
KR100424714B1 (ko) 반도체소자의 구리 배선 형성 방법
KR100462762B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100467495B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
KR20070046376A (ko) 반도체 소자의 구리 금속배선 형성방법
KR100720400B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100621228B1 (ko) 반도체 소자의 배선 및 배선연결부 제조방법
KR100451766B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20020053609A (ko) 반도체장치의 배선 및 배선연결부 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee