KR20030049169A - 이차원 전자가스의 전자밀도가 증가된 고전자이동도트랜지스터의 제조방법 - Google Patents

이차원 전자가스의 전자밀도가 증가된 고전자이동도트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20030049169A
KR20030049169A KR1020010079308A KR20010079308A KR20030049169A KR 20030049169 A KR20030049169 A KR 20030049169A KR 1020010079308 A KR1020010079308 A KR 1020010079308A KR 20010079308 A KR20010079308 A KR 20010079308A KR 20030049169 A KR20030049169 A KR 20030049169A
Authority
KR
South Korea
Prior art keywords
layer
gan
inn
grown
growing
Prior art date
Application number
KR1020010079308A
Other languages
English (en)
Other versions
KR100413523B1 (ko
Inventor
배성범
이규석
이정희
이재훈
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0079308A priority Critical patent/KR100413523B1/ko
Publication of KR20030049169A publication Critical patent/KR20030049169A/ko
Application granted granted Critical
Publication of KR100413523B1 publication Critical patent/KR100413523B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7784Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

이차원 전자가스(2 dimensional electron gas ; 2DEG)의 전자밀도가 증가된 고전자이동도 트랜지스터(high electron mobility transistor ; HEMT)의 제조방법을 개시한다. 본 발명에서는, 기판 상에 고저항을 갖는 GaN층을 성장시킨 후, MOCVD 법을 이용한 In-델타도핑에 의하여 GaN층 상에 InN층을 성장시킨다. 다음에, 높은 장벽을 형성하는 AlxGa1-xN층을 InN층 상에 성장시킨다. 본 발명에 따르면, GaN층과 AlxGa1-xN층의 이종접합 계면에 InN층을 삽입하여 포텐셜 우물을 형성함으로써, 이 이종접합 계면에 모이는 2DEG의 전자밀도를 증가시킬 수 있다. 따라서, 종래에 비하여 고출력·고주파 특성이 우수한 HEMT를 구현할 수 있다.

Description

이차원 전자가스의 전자밀도가 증가된 고전자이동도 트랜지스터의 제조방법{Method for fabricating high electron mobility transistor with increased density of 2 dimensional electron gas}
본 발명은 GaN을 기반으로 하는 고전자이동도 트랜지스터(high electron mobility transistor; HEMT)에 관한 것으로, GaN/AlxGa1-xN의 이종접합 계면에서의 이차원 전자가스(2 dimensional electron gas ; 2DEG)층의 전자밀도가 증가된 HEMT 제조방법에 관한 것이다.
반도체에 관하여 잘 알려진 바와 같이, Si 및 GaAs와 같은 반도체 재료가 저전력 및 저주파수(Si의 경우)에 적용하기 위한 반도체 소자에 광범위하게 사용된다. 이러한 반도체 재료는 상대적으로 좁은 밴드갭 및 낮은 항복전압 때문에 원하는 정도까지 고전력·고주파수에 적용하지는 못했다.
따라서, 고전력·고주파수 적용에 있어서 Ⅲ족 원소의 질화물 즉, GaN계 화합물 반도체와 같은 넓은 밴드갭 반도체 재료에 관심을 가져왔다. 이러한 재료는 Si 및 GaAs에 비하여 좀더 높은 항복전압과 전자포화속도를 갖고, 열적/화학적으로 안정하다. 이처럼 GaN계 화합물 반도체는 기존의 다른 반도체 재료에 비하여 뛰어난 물성을 갖고 있어서, 고출력·고주파 특성이 요구되는 차세대 무선통신 및 위성통신 시스템, 고온 및 내열성이 요구되는 엔진 제어시스템 등 기존의 반도체 재료로는 한계를 갖는 분야로 응용 범위가 확대되고 있다.
특별한 관심의 대상이 되는 소자는 변조 첨가 전계 효과 트랜지스터(modulation doped field effect transistor ; MODFET)로 잘 알려진 HEMT이다. 이 소자에서는 상이한 밴드갭 에너지를 갖는 2개의 반도체 재료의 이종접합에 의하여 2DEG가 형성된다. 이종접합을 이루는 2개의 반도체 재료 중 좁은 밴드갭을 갖는 재료는 전자친화력을 갖기 때문에 많은 환경에서의 동작의 장점을 제공하며, 높은 전자밀도와 높은 전자이동도의 결합으로 HEMT는 아주 큰 도전성과 강한 성능상의 장점을 갖는다.
특히 GaN/AlxGa1-xN 재료 시스템에서 제조되는 HEMT는 앞에서 언급한 대로 높은 전자밀도(1×1013/cm2이상), 높은 항복전압, 넓은 밴드갭, 큰 전도대 오프셋(off-set), 높은 전자이동도(상온에서 1500cm2/Vs) 및 전자포화속도를 포함하는 재료 특성의 독특한 결합 때문에, 대량의 무선주파수전력(RF 파워)을 발생시키는 잠재력을 갖는다.
도 1 내지 도 5는 종래의 GaN계 HEMT의 다양한 예를 나타낸다.
먼저 도 1은 도핑층이 존재하지 않는 종래의 일반적인 GaN계 HEMT의 구조를 나타내고, 도 2는 도 1의 전도대역 에너지 밴드를 나타낸다.
도 1을 참조하면, 사파이어(sapphire) 기판(10) 상에 고저항을 갖는 GaN층(12)을 채널층으로, AlxGa1-xN 장벽층(19)을 전자공급층으로서 성장시킨다. 이와 같은 구조에서는 AlxGa1-xN 장벽층(19)의 조성, 즉 x에 의하여 이종접합 계면(12와 19 사이)에서 형성되는 2DEG의 특성이 결정된다. 2DEG의 전자밀도를 높이기 위해서는 Al의 몰분율(여기서, x)을 증가시켜서 이종접합 계면의 에너지 대역차이를 높인다(도 2 참조). 그러나, Al량의 증가는 AlxGa1-xN 박막 특성을 저하시키게 되며, 따라서 소자특성 저하가 예상된다.
도 3은 도 1의 경우보다 전자밀도를 증가시키기 위하여, AlxGa1-xN로 이루어진 공핍층(spacer)을 성장시킨 종래의 GaN계 HEMT를 설명하기 위한 도면이고, 도 4는 도 3의 전도대역 에너지 밴드를 나타낸다. 도 3을 참조하면, 사파이어 기판(30) 상에 고저항을 갖는 GaN층(32)을 채널층으로서 성장시킨다. 다음에, 도펀트가 도핑되지 않은 AlxGa1-xN층(37)을 공핍층으로서 GaN층(32) 상에 성장시키고, Si을 도핑한 AlxGa1-xN층(38) 및 도펀트를 도핑하지 않은 AlxGa1-xN 장벽층(39)을 성장시킨다. 이와 같은 구조에서는 전자공급층에 Si을 도핑함에 의하여 전자밀도를 높일 수 있으며, 채널층에서의 전자 산란에 의한 특성 저하를 줄일 수 있다. 그러나 정확한 공핍층의 성장 및 Si 도핑 정도의 제어가 어려우며, 2DEG의 전자밀도를 높이는 데 일정 한계가 있다.
도 5는 도 1의 경우보다 전자밀도를 증가시키기 위하여, Si로 채널층을 도핑한 종래의 GaN계 HEMT를 설명하기 위한 도면이다. 도 5를 참조하면, 사파이어 기판(50) 상에 고저항을 갖는 GaN층(52)을 성장시킨 후, 전자밀도가 증가된 채널층을 형성하기 위하여 Si로 도핑한 n형 GaN층(53)을 성장시킨다. 다음에, n형GaN층(53) 상에 전자공급층인 AlxGa1-xN 장벽층(59)을 성장시킨다. 이와 같은 구조에서는 채널층에 직접 Si을 도핑하여 전자밀도를 높일 수는 있으나, 높아진 전자밀도에 따라 전자 산란도 증가하므로 소자특성이 저하되는 단점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는, AlxGa1-xN층과 GaN층의 이종접합 계면에서의 전자 산란없이 2DEG의 전자밀도를 증가시킴으로써 고출력·고주파 특성이 우수한 HEMT 제조방법을 제공하는 것이다.
도 1은 도핑층이 존재하지 않는 종래의 일반적인 GaN계 HEMT를 설명하기 위한 도면이다.
도 2는 도 1의 전도대역 에너지 밴드를 나타내는 개략도이다.
도 3은 AlxGa1-xN로 이루어진 공핍층을 성장시킨 종래의 GaN계 HEMT를 설명하기 위한 도면이다.
도 4는 도 3의 전도대역 에너지 밴드를 나타내는 개략도이다.
도 5는 Si를 이용하여 GaN층을 도핑한 종래의 GaN계 HEMT를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 GaN계 HEMT를 설명하기 위한 도면이다.
도 7은 도 6의 전도대역 에너지 밴드를 나타내는 개략도이다.
도 8은 본 발명의 다른 실시예에 따른 GaN계 HEMT를 설명하기 위한 도면이다.
<도면의 주요부분에 대한 부호설명>
60, 80 : 사파이어 기판,
62, 82 : GaN층,
64, 84 : InN층,
69, 87, 88, 89 : AlxGa1-xN층
상기 기술적 과제를 달성하기 위하여, 본 발명에서는 기판 상에 고저항을 갖는 GaN층을 성장시킨 후, 2DEG의 밀도를 높이기 위해 MOCVD(metal-organic chemical vapor deposition) 법을 이용한 In의 델타도핑에 의하여 GaN층 상에 InN층을 성장시킨다. 이어서, 높은 장벽을 형성하는 AlxGa1-xN층을 성장시킨다.
본 발명에 의하면, GaN층과 AlxGa1-xN층의 이종접합 계면에 In 델타도핑에 의한 포텐셜 우물이 형성된다. 이 포텐셜 우물에 의하여 2DEG층의 전자밀도가 증가된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
도 6은 본 발명의 일 실시예에 따른 GaN계 HEMT를 설명하기 위한 도면이고, 도 7은 도 6의 전도대역 에너지 밴드를 나타내는 개략도이다.
도 6을 참조하면, 먼저 사파이어 기판(60) 상에 고저항을 갖는 GaN층(62)을 성장시킨다. GaN층(62)의 두께는 1 내지 10㎛의 범위에서 조절된다. 사파이어 기판은 Ⅲ족 원소의 질화물 소자용으로 매우 일반적인 기판이다. 사파이어 기판과 GaN층은 격자 상수 및 열팽창계수의 차이로 인하여 성장 초기의 세척 조건 및 저온 버퍼층의 성장이 중요하게 된다. 본 실시예에서 GaN층(62)의 성장은 1000℃ 이상의 온도에서 트리메틸갈륨(trimethylgalluim ; TMG)과 암모니아를 각각 Ga과 N의 소스로 하는 MOCVD에 의하여 이루어진다. 캐리어 가스는 수소를 이용한다.
사파이어 기판(60) 대신에 SiC 기판을 이용할 수도 있다. SiC 기판은 Ⅲ족 원소의 질화물과 정합에 더 가까운 결정 격자를 갖는다. 따라서, SiC 기판 상에 형성되는 Ⅲ족 원소의 질화물의 막질이 더 우수할 수 있다. 그리고, SiC 기판의 높은 열전도 특성 때문에 SiC 기판에 형성된 Ⅲ족 원소의 질화물 소자의 전체 출력 전력은 사파이어 기판 상에 형성되는 동일 소자에 비하여 기판의 열손실(thermal dissipation)에 의해 제한되지 않는다. 그 밖에 GaN, Si, 또는 GaAs 기판을 사용할 수도 있다.
계속하여 In을 델타도핑하여 GaN층(62) 상에 InN층(64)을 성장시킨다. 델타도핑은 3 차원적으로 균일하게 도핑하는 방법에 반하여 2 차원적으로 어떤 특정한 부분만 평면적으로 도핑하는 개념이다. 델타도핑은 기판 위에 반도체층을 성장시킴에 있어서, 반도체층의 성장 도중에 성장을 멈춘 채 장비 내부로 도펀트를 유입시켜 원자층 두께의 도핑면을 형성시킨 후 그 위에 다시 반도체층의 성장을 계속하는 방법으로 알려져 있다. 델타도핑하면 도펀트에 의한 강한 전기장에 의해서 포텐셜 우물이 형성되고 이 포텐셜 우물에 높은 농도의 전하층을 형성시킬 수 있다. 또한, 델타도핑한 경우 도펀트 가용성은 균일하게 도핑한 경우의 도펀트 가용성 한계를 넘을 수 있기 때문에 높은 전하밀도를 얻을 수 있는 특징이 있을 뿐만 아니라 원자층 두께에 도핑을 하기 때문에 도펀트에 의해서 결정상이나 표면상태가 나빠지지 않는다.
다음에, GaN층(62) 상에 InN층(64)을 성장시키는데, InN층(64)을 성장시키는 동안의 공정 조건, 즉 성장압력, 성장온도, 그리고 캐리어 가스는 GaN층(62)을 성장시키는 동안의 공정 조건과 동일하게 유지한다. 즉, 1000℃ 이상의 온도에서 InN층(64)을 성장시킨다. 다만, In을 델타도핑하기 위하여, TMG의 공급을 순간적으로 차단하고, 트리메틸인듐(trimethylindium ; TMI)을 짧은 시간(대략 0.2 내지 5분)동안 공급한다. 또 성장압력보다 100 내지 1000 torr 높은 압력을 갖는 TMI의 흐름에 의하여 성장시킬 수 있다. 이처럼 TMI의 압력을 증가시킬 경우 휘발되는 In의 양을 줄이게 되어 1000℃ 이상의 온도에서도 InN층의 성장이 가능할 것으로 예상된다. 그 밖에 In의 휘발을 감소시키기 위해서는 캐리어 가스의 압력을 증가시키는 방법도 고려해 볼 수 있다. 캐리어 가스의 압력을 증가시킴으로 인하여 안정적인 TMI의 공급을 가능하게 할 수 있다. 이에 따라, TMI가 N의 소스인 암모니아와 결합되어 In 델타도핑에 의한 InN층(64)이 성장된다. 델타도핑된 In에 의한 강한 전기장에 의해서 포텐셜 우물이 형성되고 이 포텐셜 우물에 높은 전자밀도의 2DEG층을 형성시킬 수 있다. InN층(64)의 두께는 10 내지 100Å의 범위에서 조절된다.
InN층(64)을 성장시킨 다음, 다른 공정 조건은 유지한 채 순간적으로 TMI의 공급을 차단하고, TMG와 트리메틸알루미늄(trimethylaluminum ; TMA)을 공급함으로써 높은 장벽을 형성하는 전자공급층으로서의 AlxGa1-xN층(69)을 성장시킨다. 즉, AlxGa1-xN층(69)의 성장은 1000℃ 이상의 온도에서 TMG와 TMA, 암모니아를 각각 Ga과Al, N의 소스로 하는 MOCVD에 의하여 이루어진다.
당업자에게 잘 알려진 바와 같이, 알루미늄갈륨나이트라이드 3원 화합물은 실험식 AlxGa1-xN에 따라 형성되고 여기서 x는 0보다 크고 1보다 작다. Al의 더 높은 몰분율(더 큰 x)은 전자밀도를 증가시키지만, 결정의 질을 낮추고 AlxGa1-xN 박막의 성장을 어렵게 한다. 따라서, 결정의 문제나 과도전류의 문제가 없다면 Al의 몰분율을 가능한 한 높게 선택하는 것이 바람직하다. 약 0.1 내지 0.5 사이의 Al 몰분율이 바람직하다.
일반적으로 AlxGa1-xN층과 GaN층의 성장 온도는 1000℃ 이상의 고온으로 유지한다. InN층의 경우 In 소스로 사용되는 TMI는 휘발성이 높아서 낮은 성장온도(800℃ 이하)를 가지는 특성이 있다. 따라서, 일반적인 성장방법을 이용하여 GaN층,InN층과 AlxGa1-xN층을 순차적으로 성장할 경우, GaN층을 성장시킨 다음 InN층을 성장시키기 위하여 성장온도를 낮추어야 하며, InN층을 성장시킨 다음 AlxGa1-xN층을 성장시키기 위해서는 성장온도를 높여야 하는 과정을 거쳐야 한다. 이는 이종접합 계면의 특성을 저하시키는 문제가 있다. 그러나, 본 발명에 따르면, GaN층, InN층과 AlxGa1-xN층을 성장시키는 동안 성장 온도가 1000℃ 이상의 고온으로 일정하게 유지되므로, 이종접합의 특성 저하를 방지할 수 있다.
도 7을 참조하면, InN층(64)이 전자공급층인 AlxGa1-xN층(69)과 채널층인 GaN층(62)의 이종접합 계면에서의 전도대역 에너지 차이를 높여서 V형 포텐셜 우물을 형성하였음을 알 수 있다. 이에 따라, 2DEG는 더욱 높은 전자밀도를 가질 수 있게 되어, 고출력·고주파 특성을 갖는 HEMT가 구현될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 GaN계 HEMT를 설명하기 위한 도면이다. 도 8을 참조하면, 도 6을 참조하여 설명한 바와 같은 방법에 따라 InN층(84)까지 성장시킨다. 즉, 사파이어 기판(80) 상에 고저항을 갖는 GaN층(82)을 성장시킨 다음, In을 델타도핑하여 GaN층(82) 상에 InN층(84)을 성장시킨다.
InN층(84)을 성장시킨 다음, 순간적으로 TMI의 공급을 차단하고, TMG와 TMA를 공급함으로써 도펀트가 도핑되지 않은 AlxGa1-xN층(87)을 공핍층으로서 성장시킨다. 이어서, 전자소자 구동시 2DEG에 전자를 공급하기 위하여 Si를 도핑한 전자공급층으로서 AlxGa1-xN층(88), 및 도펀트를 도핑하지 않은 AlxGa1-xN 장벽층(89)을 순차적으로 성장시킨다. 이와 같은 구조에서는 전자공급층에 Si을 도핑함에 의하여 전자밀도를 더욱 높일 수 있으며, 채널층에서의 전자 산란에 의한 특성 저하를 줄일 수 있다. 본 실시예에서 x의 값은 AlxGa1-xN층(87, 88, 89) 각각에 대하여 동일하거나 상이할 수 있다. 앞에서 설명한 바와 마찬가지의 이유로, 약 0.1 내지 0.5 사이의 Al 몰분율이 바람직하다.
이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
본 발명이 개시하는 방법에 따르면, GaN층과 AlxGa1-xN층의 이종접합 계면에 In 델타도핑에 의한 포텐셜 우물이 형성된다. 이 포텐셜 우물에 의하여 2DEG층의 전자밀도가 증가된다. AlxGa1-xN층에서 Al의 함량을 무리하게 높이지 않더라고 원하는 정도의 전자밀도를 획득할 수 있으므로, AlxGa1-xN층의 결정질이 우수하고 AlxGa1-xN 박막 형성이 수월하다. 그리고, GaN층, InN층과 AlxGa1-xN층을 성장시키는 동안 성장 온도가 1000℃ 이상의 고온으로 일정하게 유지되므로, 이종접합의 특성 저하를 방지할 수 있다. 따라서, 본 발명에 의하면, 고출력·고주파 특성을 갖는 GaN계 HEMT를 제조할 수 있다.

Claims (15)

  1. 기판 상에 고저항을 갖는 GaN층을 성장시키는 단계;
    MOCVD 법을 이용한 In-델타도핑에 의하여 상기 GaN층 상에 InN층을 성장시키는 단계; 및
    상기 InN층 상에 AlxGa1-xN층을 성장시키는 단계를 포함하는 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  2. 제 1 항에 있어서, 상기 기판은 사파이어, SiC, GaN, Si, 또는 GaAs 기판인 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  3. 제 1 항에 있어서, 상기 GaN층은 1 내지 10㎛의 두께로 성장시키는 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  4. 제 1 항에 있어서, 상기 GaN층은 트리메틸갈륨과 암모니아의 반응으로 성장시키고, In 델타도핑을 위하여 상기 트리메틸갈륨의 공급을 순간적으로 차단하고 짧은 시간동안 공급된 트리메틸인듐과 암모니아를 결합시킴으로써 상기 InN층을 성장시키는 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  5. 제 1 항에 있어서, 이종접합의 특성 저하를 방지하기 위하여, 상기 InN층을 성장시키는 단계의 성장압력, 성장온도 및 캐리어 가스는 상기 GaN층을 성장시키는 단계의 성장압력, 성장온도 및 캐리어 가스와 동일하게 유지하는 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  6. 제 5 항에 있어서, 이종접합의 특성 저하를 방지하기 위하여, 상기 AlxGa1-xN층을 성장시키는 단계의 성장압력, 성장온도 및 캐리어 가스는 상기 InN층을 성장시키는 단계의 성장압력, 성장온도 및 캐리어 가스와 동일하게 유지하는 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  7. 제 1 항에 있어서, 상기 InN층은 트리메틸인듐과 암모니아의 반응으로 성장시키고, 캐리어 가스로는 수소를 사용하는 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  8. 제 7 항에 있어서, 상기 InN층은 성장압력보다 100 내지 1000 torr 높은 압력을 갖는 트리메틸인듐의 흐름에 의하여 성장시키는 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  9. 제 7 항에 있어서, 상기 InN층은 1000℃ 이상의 온도에서 성장시키는 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  10. 제 1 항에 있어서, 상기 InN층은 10 내지 100Å의 두께로 성장시키는 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  11. 제 1 항에 있어서, 상기 AlxGa1-xN층은 제 1 도펀트 비첨가 AlxGa1-xN층, 도펀트 첨가 AlxGa1-xN층, 및 제 2 도펀트 비첨가 AlxGa1-xN층을 포함하도록 성장시키는 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  12. 제 11 항에 있어서, 상기 3개의 AlxGa1-xN층 모두가 Al과 Ga의 동일한 몰분율을 갖는 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  13. 제 11 항에 있어서, 상기 3개의 AlxGa1-xN층 중에서 적어도 2개가 Al과 Ga의 상이한 몰분율을 갖는 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  14. 제 11 항에 있어서, 상기 도펀트는 Si인 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
  15. 제 1 항 또는 제 11 항에 있어서, 상기 AlxGa1-xN층에서 Ai의 몰분율(여기서, x)은 0.1 내지 0.5인 것을 특징으로 하는 고전자이동도 트랜지스터 제조방법.
KR10-2001-0079308A 2001-12-14 2001-12-14 이차원 전자가스의 전자밀도가 증가된 고전자이동도트랜지스터의 제조방법 KR100413523B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079308A KR100413523B1 (ko) 2001-12-14 2001-12-14 이차원 전자가스의 전자밀도가 증가된 고전자이동도트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079308A KR100413523B1 (ko) 2001-12-14 2001-12-14 이차원 전자가스의 전자밀도가 증가된 고전자이동도트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20030049169A true KR20030049169A (ko) 2003-06-25
KR100413523B1 KR100413523B1 (ko) 2004-01-03

Family

ID=29574994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0079308A KR100413523B1 (ko) 2001-12-14 2001-12-14 이차원 전자가스의 전자밀도가 증가된 고전자이동도트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100413523B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706952B1 (ko) * 2005-07-22 2007-04-12 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101680767B1 (ko) 2010-10-06 2016-11-30 삼성전자주식회사 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
KR101348937B1 (ko) 2012-08-17 2014-01-09 한국과학기술연구원 산화물 전자소자 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007758B1 (ko) * 1990-11-13 1993-08-18 삼성전자 주식회사 단층형 고전자이동도 트랜지스터 및 그 제조방법
KR19980044520A (ko) * 1996-12-06 1998-09-05 양승택 InGa(A1)As계 고전자 이동도 트랜지스터
KR100258311B1 (ko) * 1997-12-11 2000-06-01 정명식 저 접촉저항을 갖는 부정규형의 고전자 이동 트랜지스터 소자용 옴 전극의 제조방법
JP3372470B2 (ja) * 1998-01-20 2003-02-04 シャープ株式会社 窒化物系iii−v族化合物半導体装置
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706952B1 (ko) * 2005-07-22 2007-04-12 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
US20120229176A1 (en) * 2007-07-17 2012-09-13 International Rectifier Corporation Integrated Semiconductor Device
US9793259B2 (en) * 2007-07-17 2017-10-17 Infineon Technologies Americas Corp. Integrated semiconductor device
US11605628B2 (en) 2007-07-17 2023-03-14 Infineon Technologies Americas Corp. Integrated III-nitride and silicon device

Also Published As

Publication number Publication date
KR100413523B1 (ko) 2004-01-03

Similar Documents

Publication Publication Date Title
JP5004403B2 (ja) 高電子移動度トランジスタ(hemt)
JP5311765B2 (ja) 半導体エピタキシャル結晶基板およびその製造方法
US20100244101A1 (en) Semiconductor device and method for manufacturing the same
JP2010021581A (ja) 高電子移動度トランジスタの製造方法
US11508837B2 (en) Epitaxial structure for high-electron-mobility transistor and method for manufacturing the same
JP2005167275A (ja) 半導体素子
JP2003151996A (ja) 2次元電子ガスを用いた電子デバイス
US20180323265A1 (en) Semiconductor heterostructures and methods for forming same
CN105047695A (zh) 用于高电子迁移率晶体管的高阻衬底以及生长方法
JP5436819B2 (ja) 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP2009021279A (ja) 半導体エピタキシャルウエハ
JP2006114652A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
TWI336523B (en) High electron mobility epitaxial substrate
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
KR100413523B1 (ko) 이차원 전자가스의 전자밀도가 증가된 고전자이동도트랜지스터의 제조방법
CN113140620B (zh) 宽禁带半导体BPN/GaN异质结材料及外延生长方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
JP5119644B2 (ja) Iii−v族化合物半導体エピタキシャルウェハ
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
KR101082773B1 (ko) 화합물 반도체 소자 및 그 제조 방법
JP2006196557A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
US20240112909A1 (en) Nitride semiconductor epitaxial substrate, method for producing same, and nitride semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee