KR20030048729A - 보간 여파기 - Google Patents

보간 여파기 Download PDF

Info

Publication number
KR20030048729A
KR20030048729A KR1020010078729A KR20010078729A KR20030048729A KR 20030048729 A KR20030048729 A KR 20030048729A KR 1020010078729 A KR1020010078729 A KR 1020010078729A KR 20010078729 A KR20010078729 A KR 20010078729A KR 20030048729 A KR20030048729 A KR 20030048729A
Authority
KR
South Korea
Prior art keywords
data
output
phase
significant bit
orthogonal
Prior art date
Application number
KR1020010078729A
Other languages
English (en)
Inventor
류근장
Original Assignee
주식회사 웨이투텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 웨이투텍 filed Critical 주식회사 웨이투텍
Priority to KR1020010078729A priority Critical patent/KR20030048729A/ko
Publication of KR20030048729A publication Critical patent/KR20030048729A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H03H17/0226—Measures concerning the multipliers comprising look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명의 보간 여파기는 여파기 계수의 대칭성 및 룩업 테이블의 여파기 출력값들의 부호의 대칭성에 의해 제1, 제2, 제3, 제4저장부(410,420,430,440)에 저장되는 여파기의 출력값들의 총 경우의 수를 종래에 비해 반으로 줄일 수 있어 룩업 테이블의 크기를 작게 만들 수 있고, 최소화된 면적을 갖는 룩업 테이블에 의해 유효캐패시턴스를 감소시킬 수 있고, 제1, 제2, 제3, 제4저장부(410,420,430,440)에 저장된 4개의 룩업 테이블 중 동시에 2개만이 활성화되어 클럭 한 주기 내에서 한 개의 노드값이 상승 천이될 확률을 최소화시킬 수 있어 보간 여파기의 전력소모를 최소화시킬 수 있다.

Description

보간 여파기{interpolation filter}
본 발명은 보간 여파기에 관한 것으로, 특히 다중접속(Code Division Multiple Acess:CDMA) 이동통신 시스템 중 QPSK(Quadrature Phase Shift Keying) 변조방식을 사용하는 1 대 N 보간(Interpolation) 유한임펄스응답(Finite Impulse Response:FIR) 필터에 관한 것이다.
다중접속 방식은 여러 사용자가 시간과 주파수를 공유하면서 각 사용자에게 교차상관인 적은 의사 잡음열(PN code)을 할당하여 각 사용자는 이를 이용하여 송신할 신호를 대역확산하여 전송하고, 수신측에서는 송신측에서 사용한 것과 동일한 의사랜덤시퀀스를 발생시키고 동기를 맞추어 수신된 신호를 역확산하여 원하는 신호를 복원하는 방식으로 음절 및 가입자 수용능력 등에서 큰 장점을 가지고 있다.
다중접속 방식을 사용하는 디지털 이동통신 시스템은 변조기(Modulator), 복조기(Demodulator) 및 비터기 복호기(Viterbi Decoder)로 구성되며, 특히 변조기로는 심볼(symbol) 간의 간섭을 줄이기 위해 펄스 성형용(pulse-shaping) 보간 유한임펄스응답 필터를 갖는 QPSK 변조기를 사용한다.
상기 QPSK 변조기에서 보간 여파기가 차지하는 집적회로의 레이아웃 면적이 크고, 보간 동작으로 인하여 보간 여파기의 출력 발생률이 입력 보다 상당히 높은 주파수로 동작하기 때문에 다중접속 방식을 사용하는 디지털 이동통신 시스템의 구성시 보간 여파기에서 전력소모가 가장 크다.
따라서 보간 여파기는 레이아웃의 면적이 작고, 저전력을 갖도록 보간 여파기 설계시 고려하여야 한다.
도 1은 종래의 보간 여파기의 구성도로, 회로의 구성이 간단하고, 집적회로의 크기를 최소화하고, 전력소모를 최소화시킨 보간 여파기로 1999년 3월 3일에 특허등록 제 199006호로 등록된 회로이다.
도 1의 종래의 보간 여파기는 곱해지는 순서에 의해 4그룹으로 구분된 FIR 필터링 계수와 상기 FIR 필터로 입력되는 I채널신호 또는 Q채널신호의 상위 비트를 곱하여 그 적산값을 상기 계수 그룹에 의거한 4그룹의 적산그룹으로 나누어 저장하는 롬(ROM)(40)과, 상기 12비트의 I채널신호를 상위 6비트와 하위 6비트로 나누어서 순차적으로 저장한 후, 상기 롬(40) 내의 적산 그룹 식별을 위한 클럭신호(ck8,ck4 또는 /ck8, /ck4)를 상기 상/하위 비트에 각각 포함하여 출력하는 제1 D-플립플롭 그룹(11,12)과, 상기 12비트의 Q채널신호를 상위 6비트와 하위 6비트로 나누어서 순차적으로 저장한 후, 상기 롬(40) 내의 적산 그룹 식별을 위한 클럭신호 (ck8,ck4 또는 /ck8, /ck4)를 상기 상/하위 비트에 각각 포함하여 출력하는 제2 D-플립플롭 그룹(13,14)과, 상기 제1 및 제2 D-플립플롭 그룹(11,12,13,14)에서 상/하위 비트로 구분되어 출력되는 각 신호들 중 하나의 신호를 선택한 후 그 선택된 신호에 포함된 클럭신호에 의해 상기 롬(40)의 적산 그룹을 식별하고 해당 적산값을 추출하도록 상기 선택된 신호를 롬(40)으로 출력하는 먹스(30)와, 상기 롬(40)에서 추출된 채널별 상/하위 적산값을 합산하여 해당 채널 신호로 출력하는 가산기(50)로 구성된다.
도 1의 종래의 보간 여파기는 입력 데이터와 FIR 필터의 계수값을 미리 곱하여 롬(40)에 저장하는데 적산 그롭들은 중앙탭을 중심으로 좌/우 대칭이므로 각 하위 비트의 적산 그룹은 모두 상위 비트와 동일한 값을 가지므로 롬(40)에는 모든 데이터의 상위 비트에 대한 적산값만을 저장하여 롬(40) 테이블을 구성하므로써 하드웨어의 용량을 줄일 수 있어 회로의 구성이 간단하고 칩의 크기를 최소화할 수 있으며 전력소모를 최소화할 수 있다.
그러나, 상기 도 1의 종래의 보간 여파기는 여파기 계수의 대칭성만을 고려하여 입력데이터의 상위 비트에 대한 적산 계수값만을 롬에 저장하는 것으로써, 롬에 저장된 룩업 테이블의 크기가 크고, 이로 인해 집적회로의 레이아웃 면적이 크며, 전력소모가 큰 문제점을 가지고 있다.
본 발명의 목적은 여파기 계수의 대칭성 및 룩업 테이블 데이터의 부호의 대칭성에 의해 최소화된 룩업 테이블을 구성함으로써, 룩업 테이블의 크기를 작게 할 수 있고, 이로 인해 집적회로의 레이아웃 면적을 작게할 수 있고, 신호선의 천이(transition) 회수를 감소시켜 저전력으로 동작하는 보간 여파기를 제공하는 데 있다.
도 1은 종래의 보간 여파기의 구성도,
도 2는 본 발명의 보간 여파기의 구성도,
도 3a는 보간 여파기의 입력데이터의 총경우의 수에 대한 리스트이고,
도 3b는 입력데이터에 따라 여파기 계수를 적산한 값이 저장되어 있는 룩업 테이블의 구성도이고,
도 3c는 본 발명의 보간 여파기의 제1저장부, 제2저장부, 제3저장부 및 제4저장부에 저장되어 있는 룩업 테이블의 구성도이다.
상기의 목적을 달성하기 위하여 본 발명의 보간 여파기는 입력클럭에 동기되어 제1입력데이터를 상위비트그룹과 하위비트그룹으로 나누어서 순차적으로 저장한 후, 하위비트그룹의 제1입력데이터인 동상하위데이터를 출력하고, 상위비트그룹의 제1입력데이터를 중앙을 기준으로 대칭시킨 동상상위데이터를 출력하는 제1데이터 저장부;입력클럭에 동기되어 제2입력데이터를 상위비트그룹과 하위비트그룹으로 나누어서 순차적으로 저장한 후, 하위비트그룹의 제2입력데이터인 직교하위데이터를 출력하고, 상위비트그룹의 제2입력데이터를 중앙을 기준으로 대칭시킨 직교상위데이터를 출력하는 제2데이터 저장부;동상하위데이터, 동상상위데이터, 직교하위데이터, 직교상위데이터 및 제1선택신호를 수신하여 제1선택신호에 따라 순차적으로 동상하위데이터, 직교하위데이터, 동상상위데이터 및 직교상위데이터를 하나씩 선택하여 출력하는 제1선택부;동상하위데이터, 동상상위데이터, 직교하위데이터, 직교상위데이터 및 제1선택신호를 수신하여 제1선택신호에 따라 순차적으로 직교상위데이터, 동상상위데이터, 직교하위데이터, 동상하위데이터를 하나씩 선택하여 출력하는 제2선택부;제1선택부의 출력을 수신하여 제1선택부의 출력 데이터 중 최상위비트의 논리값이 하이논리값을 가지면 최상위비트를 제외한 나머지 비트들의 데이터를 그대로 출력하고, 제1선택부의 출력 데이터 중 최상위비트의 논리값이 로우논리값을 가지면 최상위비트를 제외한 나머지 비트들의 데이터를 반전시켜 출력하는 제1어드레스 발생부;제2선택부의 출력을 수신하여 제2선택부의 출력 데이터 중 최상위비트의 논리값이 하이논리값을 가지면 최상위비트를 제외한 나머지 비트들의 데이터를 그대로 출력하고, 제2선택부의 출력 데이터 중 최상위비트의 논리값이 로우논리값을 가지면 최상위비트를 제외한 나머지 비트들의 데이터를 반전시켜 출력하는 제2어드레스 발생부;위상에 따라 여파기 계수와 동상하위데이터 또는 직교하위데이터를 곱한 적산값 들 중 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 적산값을 각각 저장하고 있으며, 제1어드레스 발생부의 출력에 따라 해당하는 주소의 적산값을 출력하는 제1 및 제2저장부;위상에 따라 여파기 계수와 동상하위데이터 또는 직교하위데이터를 곱한 적산값 들 중 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 적산값을 각각 저장하고 있으며, 제2어드레스 발생부의 출력에 따라 해당하는 주소의 적산값을 출력하는 제3 및 제4저장부;제1 및 제2저장부의 출력 및 제2선택신호를 수신하여 제2선택신호에 따라 제1저장부 및 제2저장부의 출력을 선택적으로 출력하는 제3선택부;제3 및 제4저장부의 출력 및 제2선택신호를 수신하여 제2선택신호에 따라 제3저장부 및 제4저장부의 출력을 선택적으로 출력하는 제4선택부;제1선택부의 출력 데이터 중 최상위비트의 논리값이 로우논리값을 가지면 제3선택부의 출력 데이터의 부호를 반전시키고, 최상위비트의 논리값이 하이논리값을 가지면 제3선택부의 출력 데이터를 그대로 출력시키는 제1부호반전부;제2선택부의 출력 데이터 중 최상위비트의 논리값이 로우논리값을 가지면 제4선택부의 출력 데이터의 부호를 반전시키고, 최상위비트의 논리값이 하이논리값을 가지면 제4선택부의 출력 데이터를 그대로 출력시키는 제2부호반전부; 및제1부호반전부의 출력, 제2부호반전부의 출력 및 클럭신호를 수신하여 클럭신호에 따라 제1부호반전부의 출력과 제2부호반전부의 출력을 가산하여 동상성분의 여파기 결과치와 직교성분의 여파기 결과치를 출력하는 여파기 결과값 발생부를 구비한 것을 특징으로 한다.
제1저장부는 첫번째 위상일때 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 여파기 계수와 동상하위데이터 또는 직교하위데이터를 곱한 적산값을 저장하고, 제2저장부는 세번째 위상일때 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 여파기 계수와 동상하위데이터 또는 직교하위데이터를 곱한 적산값을 저장하고, 제3저장부는 네번재 위상일때 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 여파기 계수와 동상하위데이터 또는 직교하위데이터를 곱한 적산값을 저장하고, 제4저장부는 두번째 위상일때 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 여파기 계수와 동상하위데이터 또는 직교하위데이터를 곱한 적산값을 저장하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 보간 여파기를 상세히 설명하고자 한다.
도 2는 본 발명의 보간 여파기의 구성도로, 24탭을 갖는 1 대 4 보간 여파기의 구성도이다.
도 2의 본 발명의 보간 여파기는 제1데이터 저장부(110), 제2데이터 저장부(120), 제1선택부(210), 제2선택부(220), 제1어드레스 발생부(310), 제2어드레스 발생부(320), 제1, 제2, 제3, 제4저장부(410,420,430,440), 제3선택부(510), 제4선택부(520), 제1부호반전부(610), 제2부호반전부(620) 및 여파기 결과값 발생부(700)로 구성된다.
제1데이터 저장부(110)는 입력클럭(CKI)에 동기되어 제1입력데이터(ISDIN)를 상위비트그룹(110a)과 하위비트그룹(110b)으로 나누어서 순차적으로 저장한 후, 하위비트그룹의 제1입력데이터인 동상하위데이터(i0)를 출력하고, 상위비트그룹의 제1입력데이터를 중앙을 기준으로 대칭시킨 동상상위데이터(i1)를 출력한다. 제2데이터 저장부(120)는 입력클럭(CKI)에 동기되어 제2입력데이터(QSDIN)를 상위비트그룹(120a)과 하위비트그룹(120b)으로 나누어서 순차적으로 저장한 후, 하위비트그룹의 제2입력데이터인 직교하위데이터(q0)를 출력하고, 상위비트그룹의 제2입력데이터를 중앙을 기준으로 대칭시킨 직교상위데이터(q1)를 출력한다. 제1선택부(210)는 동상하위데이터(i0), 동상상위데이터(i1), 직교하위데이터(q0), 직교상위데이터(q1) 및 제1선택신호(SEL1)를 수신하여 제1선택신호(SEL1)에 따라순차적으로 동상하위데이터(i0), 직교하위데이터(q0), 동상상위데이터(i1) 및 직교상위데이터(q1)를 하나씩 선택하여 출력한다. 제2선택부(220)는 동상하위데이터(i0), 동상상위데이터(i1), 직교하위데이터(q0), 직교상위데이터(q1) 및 제1선택신호(SEL1)를 수신하여 제1선택신호(SEL1)에 따라 순차적으로 직교상위데이터(q1), 동상상위데이터(i1), 직교하위데이터(q0), 동상하위데이터(i0)를 하나씩 선택하여 출력한다. 제1어드레스 발생부(310)는 제1선택부(210)의 출력을 수신하여 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)의 논리값이 하이논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 그대로 출력하고, 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)의 논리값이 로우논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 반전시켜 출력한다. 제2어드레스 발생부(320)는 제2선택부(220)의 출력을 수신하여 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)의 논리값이 하이논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 그대로 출력하고, 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)의 논리값이 로우논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 반전시켜 출력한다. 제1 및 제2저장부(410,420)는 위상에 따라 여파기 계수(h(i))와 동상하위데이터(i0) 또는 직교하위데이터(q0)를 곱한 적산값 들 중 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(X(n),X(n-2))가 하이논리값을 가질때의 적산값을 각각 저장하고 있으며, 제1어드레스 발생부(310)의 출력에 따라 해당하는 주소의 적산값을 출력한다.제3 및 제4저장부(430,440)는 위상에 따라 여파기 계수(h(i))와 동상하위데이터(i0) 또는 직교하위데이터(q0)를 곱한 적산값 들 중 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(X(n-3),X(n-1))가 하이논리값을 가질때의 적산값을 각각 저장하고 있으며, 제2어드레스 발생부(320)의 출력에 따라 해당하는 주소의 적산값을 출력한다. 제3선택부(510)는 제1 및 제2저장부(410,420)의 출력 및 제2선택신호(SEL2)를 수신하여 제2선택신호(SEL2)에 따라 제1저장부(410) 및 제2저장부(420)의 출력을 선택적으로 출력한다. 제4선택부(520)는 제3 및 제4저장부(430,440)의 출력 및 제2선택신호(SEL2)를 수신하여 제2선택신호(SEL2)에 따라 제3저장부(430) 및 제4저장부(440)의 출력을 선택적으로 출력한다. 제1부호반전부(610)는 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)의 논리값이 로우논리값을 가지면 제3선택부(510)의 출력 데이터의 부호를 반전시키고, 최상위비트(SD2)의 논리값이 하이논리값을 가지면 제3선택부(510)의 출력 데이터를 그대로 출력시킨다. 제2부호반전부(620)는 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)의 논리값이 로우논리값을 가지면 제4선택부(520)의 출력 데이터의 부호를 반전시키고, 최상위비트(SD2)의 논리값이 하이논리값을 가지면 제4선택부(520)의 출력 데이터를 그대로 출력시킨다. 여파기 결과값 발생부(700)는 제1부호반전부(610)의 출력, 제2부호반전부(620)의 출력 및 클럭신호(CK)를 수신하여 클럭신호(CK)에 따라 제1부호반전부(610)의 출력과 제2부호반전부(620)의 출력을 가산하여 동상성분의 여파기 결과치(IOUT)와 직교성분의 여파기 결과치(QOUT)를 출력한다.
제1어드레스 발생부(310)는 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)와 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)과 각각 부정배타논리합하는 부정배타논리합 게이트(Exclusive NOR Gate)(XNOR1,XNOR2)로 구성되며, 제2어드레스 발생부(320)는 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)와 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)과 각각 부정배타논리합하는 부정배타논리합 게이트(XNOR3,XNOR4)로 구성된다.
도 3a는 본 발명의 보간 여파기의 입력데이터의 총경우의 수에 대한 리스트이고, 도 3b는 입력데이터에 따라 여파기 계수를 적산한 값이 저장되어 있는 룩업 테이블의 구성도이고, 도 3c는 본 발명의 보간 여파기의 제1저장부(410), 제2저장부(420), 제3저장부(430) 및 제4저장부(440)에 저장되어 있는 룩업 테이블의 구성도이다.
도 3c에 도시된 바와 같이 제1저장부(410)는 첫번째 위상인 위상 0 일때 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(X(n))가 하이논리값을 가질때의 여파기 계수(h(i))와 동상하위데이터(i0) 또는 직교하위데이터(q0)를 곱한 적산값을 저장하고, 제2저장부(420)는 세번째 위상인 위상 2 일때 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(X(n-2))가 하이논리값을 가질때의 여파기 계수(h(i))와 동상하위데이터(i0) 또는 직교하위데이터(q0)를 곱한 적산값을 저장하고, 제3저장부(430)는 네번째 위상인 위상 3 일때 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(X(n-3))가 하이논리값을 가질때의여파기 계수(h(i))와 동상하위데이터(i0) 또는 직교하위데이터(q0)를 곱한 적산값을 저장하고, 제4저장부(440)는 두번째 위상인 위상 1 일때 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(X(n-1))가 하이논리값을 가질때의 여파기 계수(h(i))와 동상하위데이터(i0) 또는 직교하위데이터(q0)를 곱한 적산값을 저장한다.
여파기 결과값 발생부(700)는 클럭신호(CK)를 반전시킨 신호와 제1부호반전부(610)의 출력을 수신하여 클럭신호(CK)를 반전시킨 신호에 동기되어 제1부호반전부(610)의 출력을 저장하는 제1레지스터(710), 클럭신호(CK)와 제2부호반전부(620)의 출력을 수신하여 클럭신호(CK)에 동기되어 제2부호반전부(720)의 출력을 저장하는 제2레지스터(720), 제1부호반전부(610)의 출력과 제2레지스터(720)의 출력을 수신하여 이들을 가산하여 직교성분의 여파기 결과치(QOUT)를 출력하는 제1가산부(730) 및 제2부호반전부(620)의 출력과 제1레지스터(710)의 출력을 수신하여 이들을 가산하여 동상성분의 여파기 결과치(IOUT)를 출력하는 제2가산부(740)로 구성된다.
도 2에 도시된 바와 같이 본 발명의 보간 여파기는 제1클럭신호(CLK)를 수신하여 제1클럭신호(CLK)에 동기되어 1씩 증가되는 카운터(800)를 더 구비하여 카운터(800)의 최하위비트(C0)와 상위비트(C1)는 제1선택신호(SEL1)이고, 카운터(800)의 최상위비트(C2)는 제2선택신호(SEL2)이고, 카운터(800)의 최하위비트(C0)는 여파기 결과값 발생부(700)의 입력인 클럭신호(CK)이다.
도 3c에 도시된 바와 같이 본 발명의 보간 여파기의 제1, 제2, 제3, 제4저장부(410,420,430,440)는 각각 위상에 따라 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(X(n), X(n-1), X(n-2), X(n-3))가 하이논리값을 가질때의 여파기 계수(h(i))와 동상하위데이터(i0) 또는 직교하위데이터(q0)를 곱한 적산값을 저장하고 있으나, 제1, 제2, 제3, 제4저장부(410,420,430,440)는 각각 위상에 따라 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(X(n), X(n-1), X(n-2), X(n-3))가 로우논리값을 가질때의 여파기 계수(h(i))와 동상하위데이터(i0) 또는 직교하위데이터(q0)를 곱한 적산값을 저장할 수도 있다. 만약 제1, 제2, 제3, 제4저장부(410,420,430,440)는 각각 위상에 따라 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(X(n), X(n-1), X(n-2), X(n-3))가 로우논리값을 가질때의 여파기 계수(h(i))와 동상하위데이터(i0) 또는 직교하위데이터(q0)를 곱한 적산값을 저장하고 있으면, 도 2에 도시된 제1어드레스 발생부(310), 제2어드레스 발생부(320), 제1부호반전부(610) 및 제2부호반전부(620)는 다음과 같은 구성을 가져야 한다.
제1어드레스 발생부(310)는 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)의 논리값이 로우논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 그대로 출력하고, 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)의 논리값이 하이논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 반전시켜 출력한다. 즉, 도 2의 제1어드레스 발생부(310)의 부정배타논리합 게이트(XNOR1,XNOR2) 대신에 배타논리합 게이트(Exclusive OR Gate)로 구성되어야 한다. 마찬가지로 제2어드레스발생부(320)는 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)의 논리값이 로우논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 그대로 출력하고, 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)의 논리값이 하이논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 반전시켜 출력한다. 즉, 도 2의 제2어드레스 발생부(320)의 부정배타논리합 게이트(XNOR3,XNOR4) 대신에 배타논리합 게이트로 구성되어야 한다. 또한 제1부호반전부(610)는 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)의 논리값이 하이논리값을 가지면 제3선택부(510)의 출력 데이터의 부호를 반전시키고, 최상위비트(SD2)의 논리값이 로우논리값을 가지면 제3선택부(510)의 출력 데이터를 그대로 출력시킨다. 동일하게 제2부호반전부(620)는 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)의 논리값이 하이논리값을 가지면 제4선택부(520)의 출력 데이터의 부호를 반전시키고, 최상위비트(SD2)의 논리값이 로우논리값을 가지면 제4선택부(520)의 출력 데이터를 그대로 출력시킨다.
상기의 구성에 따른 본 발명인 보간 여파기의 동작은 다음과 같다.
먼저, 제1저장부(410), 제2저장부(420), 제3저장부(430) 및 제4저장부(440)에 저장되는 룩업 테이블의 구성도를 살펴보면 다음과 같다.
24탭을 갖는 1 대 4 보간 여파기의 경우 제1데이터 저장부(110) 및 제2데이터 저장부(120)에는 각각 1비트로 구성된 제1입력데이터(ISDIN) 및 제2입력데이터(QSDIN)가 저장되며, 입력클럭(CKI)에 동기되어 순차적으로 쉬프트되며, 이때 6비트의 제1입력데이터(ISDIN) 또는 제2입력데이터(QSDIN)를 X(m)∼X(m-5)라 하면 24탭 1 대 4 보간을 위해 6비트의 입력데이터인 X(m)∼X(m-5)는 위상에 따라 쉬프트되어 X(n)∼X(n-23)의 입력데이터를 가지게 된다. 따라서 도 3a에 도시된 바와 같이 24탭을 갖는 1 대 4 보간 여파기의 경우 첫번째 위상인 위상 0의 경우 하위비트그룹의 입력데이터(X0a)는 X(n),X(n-4),X(n-8)이 되고, 상위비트그룹의 입력데이터(X0b)는 X(n-12),X(n-16),X(n-20)이 되며, 두번째 위상인 위상 1의 경우 하위비트그룹의 입력데이터(X1a)는 X(n-1),X(n-5),X(n-9)이 되고, 상위비트그룹의 입력데이터(X1b)는 X(n-13),X(n-17),X(n-21)이 되며, 세번째 위상인 위상 2의 경우 하위비트그룹의 입력데이터(X2a)는 X(n-2),X(n-6),X(n-10)이 되고, 상위비트그룹의 입력데이터(X2b)는 X(n-14),X(n-18),X(n-22)이 되며, 네번째 위상인 위상 3의 경우 하위비트그룹의 입력데이터(X3a)는 X(n-3),X(n-7),X(n-11)이 되고, 상위비트그룹의 입력데이터(X3b)는 X(n-15),X(n-19),X(n-23)이 되며, 도 3a는 각 위상에 따라 하위비트그룹의 입력데이터(X0a,X1a,X2a,X3a)와 상위비트그룹의 입력데이터(X0b,X1b,X2b,X3b)의 경우의 수에 대한 리스트가 도시되어 있다.
도 3b의 좌측에는 위상에 따라 하위비트그룹의 입력데이터(X0a,X1a,X2a,X3a)와 여파기 계수를 각각 적산한 값인 하위비트그룹의 룩업 테이블의 출력값(G0a,G1a,G2a,G3a)을 나타낸 것이고, 도 3b의 우측은 상위비트그룹의 입력데이터(X0b,X1b,X2b,X3b)와 여파기 계수를 적산한 값을 나타낸 룩업 테이블의 출력값(G0b,G1b,G2b,G3b)을 나타낸 것이다. 도 3b에 도시된 바와 같이 여파기 계수의 대칭성에 의해 위상 0 일때의 상위비트그룹의 룩업 테이블의 출력값(G0b)은위상 3 일때의 하위비트그룹의 룩업 테이블의 출력값(G3a)과 동일하고, 위상 1 일때의 상위비트그룹의 룩업 테이블의 출력값(G1b)은 위상 2 일때의 하위비트그룹의 룩업 테이블의 출력값(G2a)과 동일하고, 위상 2 일때의 상위비트그룹의 룩업 테이블의 출력값(G2b)은 위상 1 일때의 하위비트그룹의 룩업 테이블의 출력값(G1a)과 동일하고, 위상 3 일때의 상위비트그룹의 룩업 테이블의 출력값(G3b)은 위상 0 일때의 하위비트그룹의 룩업 테이블의 출력값(G0a)과 동일하므로, 종래의 보간 여파기에서 설명되어 있듯이 룩업 테이블은 하위비트그룹의 룩업 테이블의 출력값(G0a,G1a,G2a,G3a)만을 가지고 있으면 된다. 또한 각각의 하위비트그룹의 룩업 테이블의 출력값(G0a,G1a,G2a,G3a)은 점선을 기준으로 룩업 테이블의 출력값이 크기는 동일하고 부호만이 반대인 대칭성을 가지므로, 도 3c에 도시된 바와 같이 제1저장부(410)는 위상 0일때의 하위비트그룹의 룩업 테이블의 출력값(G0a)을 저장하고 있으며, 제2저장부(420)는 위상 2일때의 하위비트그룹의 룩업 테이블의 출력값(G2a)을 저장하고 있으며, 제3저장부(430)는 위상 3일때의 하위비트그룹의 룩업 테이블의 출력값(G3a)을 저장하고 있으며, 제4저장부(440)는 위상 1일때의 하위비트그룹의 룩업 테이블의 출력값(G1a)을 저장하고 있다. 따라서 도 1의 종래의 보간 여파기에 비해 룩업 테이블의 크기를 반으로 축소시킬 수 있다.
상기와 같이 구성된 룩업 테이블로 이루어진 제1저장부(410), 제2저장부(420), 제3저장부(430) 및 제4저장부(440)를 가진 본 발명의 보간 여파기의 동작은 다음과 같다.
제1데이터 저장부(110) 및 제2데이터 저장부(120)는 각각 입력클럭(CKI)에동기되어 제1입력데이터(ISDIN) 및 제2입력데이터(QSDIN)를 상위비트그룹(110a, 120a)과 하위비트그룹(110b,120b)으로 나누어서 순차적으로 저장한 후, 하위비트그룹의 입력데이터인 동상하위데이터(i0)와 직교하위데이터(q0)를 출력하고, 상위비트그룹의 입력데이터는 중앙을 기준으로 대칭시킨 동상상위데이터(i1)와 직교상위데이터(q1)를 출력한다. 즉, 여파기 계수의 대칭성 때문에 동상상위데이터(i1)와 직교상위데이터(q1)는 제1데이터 저장부(110) 및 제2데이터 저장부(120)의 3비트의 상위비트그룹의 입력데이터 중 최하위비트는 최상위비트로, 그 다음의 하위비트는 그대로, 최상위비트는 최하위비트를 갖는다.
제1선택부(210)는 카운터(800)의 최하위비트(C0)와 상위비트(C1)인 제1선택신호(SEL1)에 따라 순차적으로 동상하위데이터(i0), 직교하위데이터(q0), 동상상위데이터(i1) 및 직교상위데이터(q1)를 하나씩 선택하여 출력한다. 즉, 카운터(800)의 상위비트(C1)와 최하위비트(C0)가 이진수 11이면 제1선택부(210)는 동상하위데이터(i0)를 출력하고, 이진수 10이면 제1선택부(210)는 직교하위데이터(q0)를 출력하고, 이진수 00이면 제1선택부(210)는 동상상위데이터(i1)를 출력하고, 이진수 01이면 제1선택부(210)는 직교상위데이터(q1)를 출력한다.
상기와 동일하게 제2선택부(220)는 카운터(800)의 최하위비트(C0)와 상위비트(C1)인 제1선택신호(SEL1)에 따라 순차적으로 직교상위데이터(q1), 동상상위데이터(i1), 직교하위데이터(q0), 동상하위데이터(i0)를 하나씩 선택하여 출력한다.
제1어드레스 발생부(310) 및 제2어드레스 발생부(320)는 도 3c에 도시된 제1, 제2, 제3, 제4저정부(410,420,430,440)의 저장되어 있는 룩업 테이블의 출력값을 선택하는 주소를 생성시키기 위한 것으로, 각각 제1선택부(210)와 제2선택부(220)의 출력을 수신하여 제1선택부(210) 또는 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)의 논리값이 하이논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 그대로 출력하고, 제1선택부(210) 또는 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)의 논리값이 로우논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 반전시켜 출력한다. 즉, 제1, 제2, 제3, 제4저정부(410,420,430,440)의 저장되어 있는 룩업 테이블의 출력값은 각각 위상에 따라 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(X(n),X(n-1),X(n-2),X(n-3))(SD2)가 하이논리값을 가질때의 여파기 계수(h(i))와 동상하위데이터(i0) 또는 직교하위데이터(q0)를 곱한 적산값 만을 저장하고 있으므로, 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(SD2)가 하이논리값을 가지면 동상하위데이터(i0) 또는 직교하위데이터(q0)의 상위비트(SD1)와 최하위비트(SD0)가 제1, 제2, 제3, 제4저정부(410,420,430,440)에 저장된 룩업 테이블의 주소이고, 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(SD2)가 로우논리값을 가지면 동상하위데이터(i0) 또는 직교하위데이터(q0)의 상위비트(SD1)와 최하위비트(SD0)를 반전시킨 데이터가 제1, 제2, 제3, 제4저정부(410,420,430,440)의 주소이다. 이를 위해 제1어드레스 발생부(310)는 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)와 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)과 각각 부정배타논리합하는 부정배타논리합 게이트(XNOR1,XNOR2)로 구성되며, 제2어드레스 발생부(320)는 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)와 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)과 각각 부정배타논리합하는 부정배타논리합 게이트(XNOR3,XNOR4)로 구성되면 된다.
제1 및 제2저장부(410,420)는 각각 위상 0일때 또는 위상 2일때 제1어드레스 발생부(310)의 출력에 따라 해당하는 주소의 적산값을 출력하고, 제3 및 제4저장부(430,440)는 각각 위상 3일때 또는 위상 1일때 제2어드레스 발생부(320)의 출력에 따라 해당하는 주소의 적산값을 출력한다.
제3선택부(510)는 카운터(800)의 최상위비트(C2)인 제2선택신호(SEL2)에 따라 제1저장부(410) 또는 제2저장부(420)의 출력을 선택적으로 출력하고, 제4선택부(520)는 카운터(800)의 최상위비트(C2)인 제2선택신호(SEL2)에 따라 제3저장부(430) 또는 제4저장부(430)의 출력을 선택적으로 출력한다.
제1부호반전부(610)는 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)의 논리값이 로우논리값을 가지면 제3선택부(510)의 출력 데이터의 부호를 반전시키고, 최상위비트(SD2)의 논리값이 하이논리값을 가지면 제3선택부(510)의 출력 데이터를 그대로 출력시킨다. 제2부호반전부(620)는 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)의 논리값이 로우논리값을 가지면 제4선택부(520)의 출력 데이터의 부호를 반전시키고, 최상위비트(SD2)의 논리값이 하이논리값을 가지면 제4선택부(520)의 출력 데이터를 그대로 출력시킨다.
따라서 제1저장부(410)와 제2저장부(420)에는 적산된 값의 부호의 대칭성에의해 도 3c에 도시된 바와 같이 하위비트그룹의 최상위비트가 하이논리값을 가질때의 적산된 값만이 저장되어 있더라도, 제1어드레스 발생부(210)와 제1부호반전부(610)에 의해 제1부호반전부(610)의 출력인 여파기의 적산된 값은 도 3b에 도시된 룩업 테이블에 의한 모든 값을 출력할 수 있다.
제1레지스터(710)는 카운터(800)의 최하위비트(C0)인 클럭신호(CK)에 의해 클럭신호(CK)가 하이논리값에서 로우논리값으로 천이될 때 동기되어 제1부호반전부(610)의 출력을 저장하고, 제2레지스터(720)는 클럭신호(CK)가 로우논리값에서 하이논리값으로 천이될 때 동기되어 제2부호반전부(720)의 출력을 저장한다. 제2가산부(740)는 그 다음의 클럭신호(CK)에 출력되는 제2부호반전부(620)의 출력과 제1레지스터(710)에 저장된 데이터를 가산하여 동상성분의 여파기 결과치(IOUT)를 출력한다. 동일한 방법으로 제1가산부(730)는 제1부호반전부(610)의 출력과 제2레지스터(720)에 저장된 데이터를 가산하여 직교성분의 여파기 결과치(QOUT)를 출력한다.
도 3c에 도시된 바와 같이 본 발명의 보간 여파기의 제1, 제2, 제3, 제4저장부(410,420,430,440)는 각각 위상에 따라 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(X(n), X(n-1), X(n-2), X(n-3))가 하이논리값을 가질때의 여파기 계수(h(i))와 동상하위데이터(i0) 또는 직교하위데이터(q0)를 곱한 적산값을 저장하고 있으나, 제1, 제2, 제3, 제4저장부(410,420,430,440)는 각각 위상에 따라 동상하위데이터(i0) 또는 직교하위데이터(q0)의 최상위비트(X(n), X(n-1), X(n-2), X(n-3))가 로우논리값을 가질때의 여파기 계수(h(i))와 동상하위데이터(i0) 또는 직교하위데이터(q0)를 곱한 적산값을 저장할 수도 있으며, 도 2에 도시된 제1어드레스 발생부(310)는 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)의 논리값이 로우논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 그대로 출력하고, 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)의 논리값이 하이논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 반전시켜 출력하여야 하며, 제2어드레스 발생부(320)는 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)의 논리값이 로우논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 그대로 출력하고, 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)의 논리값이 하이논리값을 가지면 최상위비트(SD2)를 제외한 나머지 비트들(SD1,SD0)의 데이터를 반전시켜 출력하여야 한다. 또한 제1부호반전부(610)는 제1선택부(210)의 출력 데이터 중 최상위비트(SD2)의 논리값이 하이논리값을 가지면 제3선택부(510)의 출력 데이터의 부호를 반전시키고, 최상위비트(SD2)의 논리값이 로우논리값을 가지면 제3선택부(510)의 출력 데이터를 그대로 출력시킨다. 동일하게 제2부호반전부(620)는 제2선택부(220)의 출력 데이터 중 최상위비트(SD2)의 논리값이 하이논리값을 가지면 제4선택부(520)의 출력 데이터의 부호를 반전시키고, 최상위비트(SD2)의 논리값이 로우논리값을 가지면 제4선택부(520)의 출력 데이터를 그대로 출력시킨다.
따라서 본 발명의 보간 여파기는 여파기 계수의 대칭성 및 룩업 테이블의 여파기 출력값들의 부호의 대칭성에 의해 제1, 제2, 제3, 제4저장부(410,420,430,440)에 저장되는 여파기의 출력값들의 총 경우의 수를 종래에 비해 반으로 줄일 수 있어 룩업 테이블의 크기를 작게 만들 수 있고, 최소화된 면적을 갖는 룩업 테이블에 의해 유효캐패시턴스를 감소시킬 수 있고, 제1, 제2, 제3, 제4저장부(410,420,430,440)에 저장된 4개의 룩업 테이블 중 동시에 2개만이 활성화되어 클럭 한 주기 내에서 한 개의 노드값이 상승 천이될 확률을 최소화시킬 수 있어 보간 여파기의 전력소모를 최소화시킬 수 있다.
본 발명의 보간 여파기는 여파기 계수의 대칭성 및 룩업 테이블 데이터의 부호의 대칭성에 의해 최소화된 룩업 테이블을 구성함으로써, 룩업 테이블의 크기를 작게 할 수 있고, 이로 인해 집적회로의 레이아웃 면적을 작게할 수 있고, 신호선의 천이(transition) 회수를 감소시켜 저전력으로 동작할 수 있다.

Claims (12)

  1. 동상성분의 제1입력데이터와 직교성분의 제2입력데이터를 수신하여 유한 임펄스 응답 필터링하는 보간 여파기에 있어서,
    입력클럭에 동기되어 상기 제1입력데이터를 상위비트그룹과 하위비트그룹으로 나누어서 순차적으로 저장한 후, 상기 하위비트그룹의 제1입력데이터인 동상하위데이터를 출력하고, 상기 상위비트그룹의 제1입력데이터를 중앙을 기준으로 대칭시킨 동상상위데이터를 출력하는 제1데이터 저장수단;
    입력클럭에 동기되어 상기 제2입력데이터를 상위비트그룹과 하위비트그룹으로 나누어서 순차적으로 저장한 후, 상기 하위비트그룹의 제2입력데이터인 직교하위데이터를 출력하고, 상기 상위비트그룹의 제2입력데이터를 중앙을 기준으로 대칭시킨 직교상위데이터를 출력하는 제2데이터 저장수단;
    상기 동상하위데이터, 동상상위데이터, 직교하위데이터, 직교상위데이터 및 제1선택신호를 수신하여 상기 제1선택신호에 따라 순차적으로 동상하위데이터, 직교하위데이터, 동상상위데이터 및 직교상위데이터를 하나씩 선택하여 출력하는 제1선택수단;
    상기 동상하위데이터, 동상상위데이터, 직교하위데이터, 직교상위데이터 및 제1선택신호를 수신하여 상기 제1선택신호에 따라 순차적으로 직교상위데이터, 동상상위데이터, 직교하위데이터, 동상하위데이터를 하나씩 선택하여 출력하는 제2선택수단;
    상기 제1선택수단의 출력을 수신하여 상기 제1선택수단의 출력 데이터 중 최상위비트의 논리값이 하이논리값을 가지면 최상위비트를 제외한 나머지 비트들의 데이터를 그대로 출력하고, 상기 제1선택수단의 출력 데이터 중 최상위비트의 논리값이 로우논리값을 가지면 최상위비트를 제외한 나머지 비트들의 데이터를 반전시켜 출력하는 제1어드레스 발생수단;
    상기 제2선택수단의 출력을 수신하여 상기 제2선택수단의 출력 데이터 중 최상위비트의 논리값이 하이논리값을 가지면 최상위비트를 제외한 나머지 비트들의 데이터를 그대로 출력하고, 상기 제2선택수단의 출력 데이터 중 최상위비트의 논리값이 로우논리값을 가지면 최상위비트를 제외한 나머지 비트들의 데이터를 반전시켜 출력하는 제2어드레스 발생수단;
    위상에 따라 여파기 계수와 상기 동상하위데이터 또는 직교하위데이터를 곱한 적산값 들 중 상기 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 적산값을 각각 저장하고 있으며, 상기 제1어드레스 발생수단의 출력에 따라 해당하는 주소의 적산값을 출력하는 제1 및 제2저장수단;
    위상에 따라 여파기 계수와 상기 동상하위데이터 또는 직교하위데이터를 곱한 적산값 들 중 상기 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 적산값을 각각 저장하고 있으며, 상기 제2어드레스 발생수단의 출력에 따라 해당하는 주소의 적산값을 출력하는 제3 및 제4저장수단;
    상기 제1 및 제2저장수단의 출력 및 제2선택신호를 수신하여 제2선택신호에 따라 상기 제1저장수단 및 제2저장수단의 출력을 선택적으로 출력하는 제3선택수단;
    상기 제3 및 제4저장수단의 출력 및 제2선택신호를 수신하여 제2선택신호에 따라 상기 제3저장수단 및 제4저장수단의 출력을 선택적으로 출력하는 제4선택수단;
    상기 제1선택수단의 출력 데이터 중 최상위비트의 논리값이 로우논리값을 가지면 상기 제3선택수단의 출력 데이터의 부호를 반전시키고, 최상위비트의 논리값이 하이논리값을 가지면 상기 제3선택수단의 출력 데이터를 그대로 출력시키는 제1부호반전수단;
    상기 제2선택수단의 출력 데이터 중 최상위비트의 논리값이 로우논리값을 가지면 상기 제4선택수단의 출력 데이터의 부호를 반전시키고, 최상위비트의 논리값이 하이논리값을 가지면 상기 제4선택수단의 출력 데이터를 그대로 출력시키는 제2부호반전수단; 및
    상기 제1부호반전수단의 출력, 제2부호반전수단의 출력 및 클럭신호를 수신하여 클럭신호에 따라 제1부호반전수단의 출력과 제2부호반전수단의 출력을 가산하여 동상성분의 여파기 결과치와 직교성분의 여파기 결과치를 출력하는 여파기 결과값 발생수단을 구비한 것을 특징으로 하는 보간 여파기.
  2. 제 1 항에 있어서, 상기 제1어드레스 발생수단은 상기 제1선택수단의 출력 데이터 중 최상위비트와 상기 제1선택수단의 출력 데이터 중 최상위비트를 제외한 나머지 비트들과 각각 부정배타논리합하는 것을 특징으로 하는 보간 여파기.
  3. 제 1 항에 있어서, 상기 제2어드레스 발생수단은 상기 제2선택수단의 출력 데이터 중 최상위비트와 상기 제2선택수단의 출력 데이터 중 최상위비트를 제외한 나머지 비트들과 각각 부정배타논리합하는 것을 특징으로 하는 보간 여파기.
  4. 제 1 항에 있어서, 상기 제1저장수단은 첫번째 위상일때 상기 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 여파기 계수와 상기 동상하위데이터 또는 직교하위데이터를 곱한 적산값을 저장하고, 상기 제2저장수단은 세번째 위상일때 상기 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 여파기 계수와 상기 동상하위데이터 또는 직교하위데이터를 곱한 적산값을 저장하고, 상기 제3저장수단은 네번째 위상일때 상기 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 여파기 계수와 상기 동상하위데이터 또는 직교하위데이터를 곱한 적산값을 저장하고, 상기 제4저장수단은 두번째 위상일때 상기 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 여파기 계수와 상기 동상하위데이터 또는 직교하위데이터를 곱한 적산값을 저장하는 것을 특징으로 하는 보간 여파기.
  5. 제 1 항에 있어서, 상기 여파기 결과값 발생수단은
    클럭신호를 반전시킨 신호와 상기 제1부호반전수단의 출력을 수신하여 상기 클럭신호를 반전시킨 신호에 동기되어 상기 제1부호반전수단의 출력을 저장하는제1레지스터;
    클럭신호와 상기 제2부호반전수단의 출력을 수신하여 상기 클럭신호에 동기되어 상기 제2부호반전수단의 출력을 저장하는 제2레지스터;
    상기 제1부호반전수단의 출력과 상기 제2레지스터의 출력을 수신하여 이들을 가산하여 직교성분의 여파기 결과치를 출력하는 제1가산수단; 및
    상기 제2부호반전수단의 출력과 상기 제1레지스터의 출력을 수신하여 이들을 가산하여 동상성분의 여파기 결과치를 출력하는 제2가산수단을 구비한 것을 특징으로 하는 보간 여파기.
  6. 제 1 항에 있어서, 상기 보간 여파기는 제1클럭신호를 수신하여 제1클럭신호에 동기되어 1씩 증가되는 카운터를 더 구비하여 상기 카운터의 최하위비트와 상위비트는 상기 제1선택신호이고, 상기 카운터의 최상위비트는 상기 제2선택신호이고, 상기 카운터의 최하위비트는 상기 여파기 결과값 발생수단의 입력인 클럭신호인 것을 특징으로 하는 보간 여파기.
  7. 동상성분의 제1입력데이터와 직교성분의 제2입력데이터를 수신하여 유한 임펄스 응답 필터링하는 보간 여파기에 있어서,
    입력클럭에 동기되어 상기 제1입력데이터를 상위비트그룹과 하위비트그룹으로 나누어서 순차적으로 저장한 후, 상기 하위비트그룹의 제1입력데이터인 동상하위데이터를 출력하고, 상기 상위비트그룹의 제1입력데이터를 중앙을 기준으로 대칭시킨 동상상위데이터를 출력하는 제1데이터 저장수단;
    입력클럭에 동기되어 상기 제2입력데이터를 상위비트그룹과 하위비트그룹으로 나누어서 순차적으로 저장한 후, 상기 하위비트그룹의 제2입력데이터인 직교하위데이터를 출력하고, 상기 상위비트그룹의 제2입력데이터를 중앙을 기준으로 대칭시킨 직교상위데이터를 출력하는 제2데이터 저장수단;
    상기 동상하위데이터, 동상상위데이터, 직교하위데이터, 직교상위데이터 및 제1선택신호를 수신하여 상기 제1선택신호에 따라 순차적으로 동상하위데이터, 직교하위데이터, 동상상위데이터 및 직교상위데이터를 하나씩 선택하여 출력하는 제1선택수단;
    상기 동상하위데이터, 동상상위데이터, 직교하위데이터, 직교상위데이터 및 제1선택신호를 수신하여 상기 제1선택신호에 따라 순차적으로 직교상위데이터, 동상상위데이터, 직교하위데이터, 동상하위데이터를 하나씩 선택하여 출력하는 제2선택수단;
    상기 제1선택수단의 출력을 수신하여 상기 제1선택수단의 출력 데이터 중 최상위비트의 논리값이 로우논리값을 가지면 최상위비트를 제외한 나머지 비트들의 데이터를 그대로 출력하고, 상기 제1선택수단의 출력 데이터 중 최상위비트의 논리값이 하이논리값을 가지면 최상위비트를 제외한 나머지 비트들의 데이터를 반전시켜 출력하는 제1어드레스 발생수단;
    상기 제2선택수단의 출력을 수신하여 상기 제2선택수단의 출력 데이터 중 최상위비트의 논리값이 로우논리값을 가지면 최상위비트를 제외한 나머지 비트들의데이터를 그대로 출력하고, 상기 제2선택수단의 출력 데이터 중 최상위비트의 논리값이 하이논리값을 가지면 최상위비트를 제외한 나머지 비트들의 데이터를 반전시켜 출력하는 제2어드레스 발생수단;
    위상에 따라 여파기 계수와 상기 동상하위데이터 또는 직교하위데이터를 곱한 적산값 들 중 상기 동상하위데이터 또는 직교하위데이터의 최상위비트가 로우논리값을 가질때의 적산값을 각각 저장하고 있으며, 상기 제1어드레스 발생수단의 출력에 따라 해당하는 주소의 적산값을 출력하는 제1 및 제2저장수단;
    위상에 따라 여파기 계수와 상기 동상하위데이터 또는 직교하위데이터를 곱한 적산값 들 중 상기 동상하위데이터 또는 직교하위데이터의 최상위비트가 로우논리논리값을 가질때의 적산값을 각각 저장하고 있으며, 상기 제2어드레스 발생수단의 출력에 따라 해당하는 주소의 적산값을 출력하는 제3 및 제4저장수단;
    상기 제1 및 제2저장수단의 출력 및 제2선택신호를 수신하여 제2선택신호에 따라 상기 제1저장수단 및 제2저장수단의 출력을 선택적으로 출력하는 제3선택수단;
    상기 제3 및 제4저장수단의 출력 및 제2선택신호를 수신하여 제2선택신호에 따라 상기 제3저장수단 및 제4저장수단의 출력을 선택적으로 출력하는 제4선택수단;
    상기 제1선택수단의 출력 데이터 중 최상위비트의 논리값이 하이논리값을 가지면 상기 제3선택수단의 출력 데이터의 부호를 반전시키고, 최상위비트의 논리값이 로우논리값을 가지면 상기 제3선택수단의 출력 데이터를 그대로 출력시키는 제1부호반전수단;
    상기 제2선택수단의 출력 데이터 중 최상위비트의 논리값이 하이논리값을 가지면 상기 제4선택수단의 출력 데이터의 부호를 반전시키고, 최상위비트의 논리값이 로우논리값을 가지면 상기 제4선택수단의 출력 데이터를 그대로 출력시키는 제2부호반전수단; 및
    상기 제1부호반전수단의 출력, 제2부호반전수단의 출력 및 클럭신호를 수신하여 클럭신호에 따라 제1부호반전수단의 출력과 제2부호반전수단의 출력을 가산하여 동상성분의 여파기 결과치와 직교성분의 여파기 결과치를 출력하는 여파기 결과값 발생수단을 구비한 것을 특징으로 하는 보간 여파기.
  8. 제 7 항에 있어서, 상기 제1어드레스 발생수단은 상기 제1선택수단의 출력 데이터 중 최상위비트와 상기 제1선택수단의 출력 데이터 중 최상위비트를 제외한 나머지 비트들과 각각 배타논리합하는 것을 특징으로 하는 보간 여파기.
  9. 제 7 항에 있어서, 상기 제2어드레스 발생수단은 상기 제2선택수단의 출력 데이터 중 최상위비트와 상기 제2선택수단의 출력 데이터 중 최상위비트를 제외한 나머지 비트들과 각각 배타논리합하는 것을 특징으로 하는 보간 여파기.
  10. 제 7 항에 있어서, 상기 제1저장수단은 첫번째 위상일때 상기 동상하위데이터 또는 직교하위데이터의 최상위비트가 로우논리값을 가질때의 여파기 계수와 상기 동상하위데이터 또는 직교하위데이터를 곱한 적산값을 저장하고, 상기 제2저장수단은 세번째 위상일때 상기 동상하위데이터 또는 직교하위데이터의 최상위비트가 로우논리값을 가질때의 여파기 계수와 상기 동상하위데이터 또는 직교하위데이터를 곱한 적산값을 저장하고, 상기 제3저장수단은 네번째 위상일때 상기 동상하위데이터 또는 직교하위데이터의 최상위비트가 로우논리값을 가질때의 여파기 계수와 상기 동상하위데이터 또는 직교하위데이터를 곱한 적산값을 저장하고, 상기 제4저장수단은 두번째 위상일때 상기 동상하위데이터 또는 직교하위데이터의 최상위비트가 하이논리값을 가질때의 여파기 계수와 상기 동상하위데이터 또는 직교하위데이터를 곱한 적산값을 저장하는 것을 특징으로 하는 보간 여파기.
  11. 제 7 항에 있어서, 상기 여파기 결과값 발생수단은
    클럭신호를 반전시킨 신호와 상기 제1부호반전수단의 출력을 수신하여 상기 클럭신호를 반전시킨 신호에 동기되어 상기 제1부호반전수단의 출력을 저장하는 제1레지스터;
    클럭신호와 상기 제2부호반전수단의 출력을 수신하여 상기 클럭신호에 동기되어 상기 제2부호반전수단의 출력을 저장하는 제2레지스터;
    상기 제1부호반전수단의 출력과 상기 제2레지스터의 출력을 수신하여 이들을 가산하여 직교성분의 여파기 결과치를 출력하는 제1가산수단; 및
    상기 제2부호반전수단의 출력과 상기 제1레지스터의 출력을 수신하여 이들을 가산하여 동상성분의 여파기 결과치를 출력하는 제2가산수단을 구비한 것을 특징으로 하는 보간 여파기.
  12. 제 7 항에 있어서, 상기 보간 여파기는 제1클럭신호를 수신하여 제1클럭신호에 동기되어 1씩 증가되는 카운터를 더 구비하여 상기 카운터의 최하위비트와 상위비트는 상기 제1선택신호이고, 상기 카운터의 최상위비트는 상기 제2선택신호이고, 상기 카운터의 최하위비트는 상기 여파기 결과값 발생수단의 입력인 클럭신호인 것을 특징으로 하는 보간 여파기.
KR1020010078729A 2001-12-13 2001-12-13 보간 여파기 KR20030048729A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010078729A KR20030048729A (ko) 2001-12-13 2001-12-13 보간 여파기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010078729A KR20030048729A (ko) 2001-12-13 2001-12-13 보간 여파기

Publications (1)

Publication Number Publication Date
KR20030048729A true KR20030048729A (ko) 2003-06-25

Family

ID=29574592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010078729A KR20030048729A (ko) 2001-12-13 2001-12-13 보간 여파기

Country Status (1)

Country Link
KR (1) KR20030048729A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204506A (ja) * 1995-01-25 1996-08-09 Hitachi Denshi Ltd 補間回路および補間方式
KR19980045005A (ko) * 1996-12-09 1998-09-15 양승택 기저 대역 멀티 채널 유한 임펄스 응답 필터
KR19990056046A (ko) * 1997-12-29 1999-07-15 윤종용 유한장 임펄스응답 필터
KR20020032157A (ko) * 2000-10-26 2002-05-03 오길록 승산기를 사용하지 않는 유한 임펄스 응답 필터 장치
KR20030010143A (ko) * 2001-07-25 2003-02-05 엘지전자 주식회사 고속 클럭 활용을 위한 에프아이알 필터의 곱셈 장치 및그 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204506A (ja) * 1995-01-25 1996-08-09 Hitachi Denshi Ltd 補間回路および補間方式
KR19980045005A (ko) * 1996-12-09 1998-09-15 양승택 기저 대역 멀티 채널 유한 임펄스 응답 필터
KR19990056046A (ko) * 1997-12-29 1999-07-15 윤종용 유한장 임펄스응답 필터
KR20020032157A (ko) * 2000-10-26 2002-05-03 오길록 승산기를 사용하지 않는 유한 임펄스 응답 필터 장치
KR20030010143A (ko) * 2001-07-25 2003-02-05 엘지전자 주식회사 고속 클럭 활용을 위한 에프아이알 필터의 곱셈 장치 및그 방법

Similar Documents

Publication Publication Date Title
EP1192714B1 (en) Reduced power matched filter using precomputation
EP0776110B1 (en) Quadrature modulation circuit
US6330292B1 (en) Reduced power matched filter
RU2189109C2 (ru) Фильтр с конечным импульсным откликом на базе пзу для использования в мобильном телефоне
US5945885A (en) Digital baseband modulator adaptable to different modulation types
KR100188692B1 (ko) 디지탈필터
JP3722844B2 (ja) デジタルマッチトフィルタ
JP2000349592A (ja) デジタルマッチドフィルタ
KR100340048B1 (ko) 승산기를 사용하지 않는 유한 임펄스 응답 필터 장치
KR100459519B1 (ko) 부동소수점디지털지연선필터
KR19980041680A (ko) 디지탈 신호 처리 방법 및 장치
US4423488A (en) Digital filter employing PROM for storing positive and negative impulse response values
KR20030048729A (ko) 보간 여파기
US6888904B2 (en) 108-tap 1:4 interpolation FIR filter for digital mobile telecommunication
KR20010072782A (ko) 의사 직교 벡터의 송신 및 생성을 위한 방법 및 장치
US6819708B1 (en) OCQPSK modulator and modulating method using 1-bit input FIR filter
US6680981B1 (en) π/4 shift QPSK modulator and communication device
US5881109A (en) Pulse shaping filter for π/4-shift QPSK modulator
JPH09153919A (ja) π／４シフトＱＰＳＫ直交変調装置
KR100260747B1 (ko) 유한장 임펄스응답 필터 및 그 필터링 방법
KR100199006B1 (ko) 1 대 n 인터폴레이션 fir 필터
KR100419791B1 (ko) 유한 임펄스응답 필터
KR970002955B1 (ko) 위상 변조 방식 시스템의 유한 임펄스 응답 필터 회로(The Finite Impulse Response filter in Phase-modulated systems)
JP2901169B2 (ja) π／４シフトＱＰＳＫ変調用マッピング回路
KR100224313B1 (ko) 고속 처리용 유한 임펄스 응답 필터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application