KR20030048547A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20030048547A
KR20030048547A KR1020010078472A KR20010078472A KR20030048547A KR 20030048547 A KR20030048547 A KR 20030048547A KR 1020010078472 A KR1020010078472 A KR 1020010078472A KR 20010078472 A KR20010078472 A KR 20010078472A KR 20030048547 A KR20030048547 A KR 20030048547A
Authority
KR
South Korea
Prior art keywords
manufacturing
remote plasma
semiconductor device
plasma treatment
film
Prior art date
Application number
KR1020010078472A
Other languages
English (en)
Other versions
KR100459945B1 (ko
Inventor
최경근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0078472A priority Critical patent/KR100459945B1/ko
Publication of KR20030048547A publication Critical patent/KR20030048547A/ko
Application granted granted Critical
Publication of KR100459945B1 publication Critical patent/KR100459945B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, CVD 방법, PVD 방법, 전기 도금법, 무전해질 방법으로 증착된 시드층, 구리 박막과 고유전 산화막을 형성한 후 리모트 플라즈마 처리를 실시하여 막 내부에 잔존하는 C, O, F, Cl등의 이물질을 제거하고, 접착력을 향상시키며, 박막의 거칠기 및 조성비를 조절할 수 있는 리모트 플라즈마 처리를 적용하는 반도체 소자의 제조 방법이 제시된다.

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 CVD 방법, PVD 방법, 전기 도금법, 무전해질 방법으로 증착된 구리 박막의 시드층, 구리 박막과 고유전 산화막을 형성한 후 리모트 플라즈마 처리를 실시하여 상기 막 내부에 잔존하는 C, O, F, Cl등의 이물질을 제거하고, 접착력을 향상시키며, 박막의 거칠기(roughtness) 및 조성비(composition)를 조절할 수 있는 리모트 플라즈마 처리를 적용하는 반도체 소자의 제조 방법에 관한 것이다.
구리 금속 배선을 형성하기 위한 공정에서 CVD 방법, PVD 방법, 전기 도금법, 무전해질 방법으로 증착되는 박막, 예를들어 구리 시드층 또는 구리 박막은 표면이 거칠고 박막내에 이물질이 다량 함유된다. 특히 디자인룰이 감소될수록 박막의 두께가 얇아짐에 따라 박막의 거칠기는 중요한 문제로 대두된다. 또한, 박막내에 함유된 다량의 불순물은 이후 형성되는 막과의 접착력을 열악하게 한다. 그리고, ZrOx, HfOx등의 고유전 산화막은 LPCVD 방법, PECVD 방법, ALD 방법, MOCVD 방법, PACVD 방법등으로 증착되어 전구체(precursor)를 이루고 있는 C, F, O등의 화합물이 박막내에 잔존하거나 증착중에 박막에 함입되어 박막의 특성을 열화시킨다. 이러한 불순물은 후속 공정에서 접합력의 열화를 유발하거나 후속 공정의 박막 성장 잠복기를 증가시켜 후속 증착 공정에 영향을 주기 때문에 소자의 신뢰성을 열화시킨다. 또한, 고유전 산화막내에 잔존하는 C, Cl, F등은 소자 동작시 유전율값을감소시키고 누설 전류를 증가시킨다.
현재 이러한 문제점을 해결하기 위해 구리 박막을 퍼니스(furnace)에서 열처리하거나 다이렉트(direct) 플라즈마 처리를 한다. 그러나, 구리 박막을 리플로우하기 위해서는 고온의 수소 분위기에서 리플로우해야 하는데, 고온에서 구리 박막을 리플로우하는 방법은 구리 박막과 함께 BEOL(back end of line) 공정에 사용되는 저유전 산화막의 열화, 즉 유전율 증가, 포이즌 비아(poison via), 박막 리프팅(lifting)을 유발하여 소자의 신뢰성을 열화시킨다. 이러한 고온에서의 어닐링 문제를 해결하기 위해 다이렉트 플라즈마 처리 방법이 고안되었으나, 플라즈마에 의한 물리적 손상이 소자의 신뢰성을 열화시키고 지오메트릭(geometric) 효과에 의해 홀이나 트렌치 측벽에서 플라즈마 처리가 되지 않는 문제가 있다.
본 발명의 목적은 리모트 플라즈마 처리를 실시하여 구리 시드층, 구리 박막 또는 고유전 산화막 내부에 잔존하는 불순물을 제거하여 막질을 개선함으로써 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 리모트 플라즈마 처리를 실시하여 구리 시드층, 구리 박막 또는 고유전 산화막의 접착력을 향상시키며, 박막의 거칠기 및 조성비를 조절할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명에서는 300℃ 이하의 저온에서 수소 리모트(remote) 플라즈마를 이용하여 박막을 처리하여 박막을 리플로우하고 박막내에 함유된 불순물을 제거한다. 다이렉트 플라즈마 처리는 반도체 기판 표면과 플라즈마가 접촉하는 방식으로, 플라즈마내의 전자들이 전기장에 의해 가속되어서 반도체 기판에 충돌하여 반도체 기판을 손상시킨다. 그러나, 리모트 플라즈마 처리는 플라즈마가 반도체 기판 표면으로부터 어느 정도 떨어진 곳에서 발생된다. 따라서, 발생된 플라즈마에 의한 반도체 기판의 충격을 피할 수 있다(W. Kulisch, M. Schiller and S. Reinke, Sur. and Coat. Tech. 74-75 (1995) 455). 이때 박막내에 불순물 제거 메커니즘은 아래 [화학식 1]과 같다.
M(C,F,O,Cl)x+ yH →M +Hy(C,F,O,Cl)x↑
여기서, M은 Cu, Zr, Hf, Ta, Si, W, N 등이다.
또한, 300℃ 이하 저온에서 수소 리모트 플라즈마를 사용하여 박막을 플라즈마 처리하면 상기 [화학식 1]에 의해 불순물이 제거되고, 이 때문에 금속과 금속의 결합력을 약화시켜 저온에서 금속 플로우가 가능하게 된다. 또한 이러한 플라즈마 처리는 HfxOy, ZrxOy등의 고유전 산화막의 조성을 조절한다. 이러한 리모트 플라즈마 처리는 박막의 거칠기를 낮추고 불순물 함유량을 감소시켜 금속의 경우 박막의 비저항을 감소시키고 접합력을 향상시킨다.
도 1(a) 내지 도 1(e)는 본 발명이 일 실시 예에 따른 리모트 플라즈마 처리가 적용되는 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판12 : 제 1 식각 정지막
13 : 제 1 산화막14 : 제 2 식각 정지막
15 : 제 2 산화막16 : 제 1 캡 산화막
17 : 확산 방지막18 : 시드층
19 : 구리 박막20 : 손상층
21 : 제 2 캡 산화막22 : 제 3 산화막
본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판 상부에 형성된 절연막에 다마신 공정을 실시하여 다마신 패턴을 형성한 후 시드층을 형성하고 상기 시드층에 리모트 플라즈마 처리를 실시하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법은 소정의 구조가 형성된 반도체 기판 상부에 구리 박막을 증착하고, 연마 공정을 실시한 후 리모트 플라즈마 처리를 실시하는 것을 특징으로 한다.
본 발명의 또다른 실시 예에 따른 반도체 소자의 제조 방법은 소정의 구조가 형성된 반도체 기판 상부에 ALD법이나 MOCVD 방법으로 형성하는 AlxOy막, ZrOx막 및 HfOx막등의 고유전 산화막을 형성한 후 리모트 플라즈마 처리를 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(e)는 본 발명의 일 실시 예에 따른 리모트 플라즈마 처리가 적용되는 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부에 제 1 식각 정지막(12), 제 1 산화막(13), 제 2 식각 정지막(14), 제 2 산화막(15) 및 제 1 캡 산화막(16)을 순차적으로 형성한다. 듀얼 다마신 공정을 실시하여 트렌치와 비아홀로 이루어진 다마신 패턴을 형성한다. 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막(17)을 100∼1000Å 정도의 두께로 증착한다. 그리고, 그 상부에 시드층(18)을 500∼1500Å 정도의 두께로 증착한다. 시드층(18)은 CVD 방법, PVD 방법, 전기 도금법 및 무전해질 방법을 이용하여 형성한다.
도 1(b)를 참조하면, 시드층(18)에 1차 리모트 플라즈마 처리를 실시한다. 1차 리모트 플라즈마 처리 조건은 시드층(18)의 두께에 따라 달라지는데, 반응기의 압력을 0.01∼300Torr로 유지하고 기판 온도를 상온∼300℃로 유지한 상태에서 수소 가스를 10∼1000sccm 정도 유입시키고 10∼300W의 RF 전력을 인가하여 10초∼20분 정도 플라즈마 처리를 실시한다. 일예로서 증착된 시드층(18)의 두께가 약 1500Å일 때 반응기의 압력을 1Torr로 유지하고, 기판 온도를 200℃로 유지한 상태에서 수소 가스를 100sccm 정도 유입시키고 100W의 RF 전력을 인가하여 2분동안 플라즈마 처리를 실시한다. 이러한 조건으로 1차 리모트 플라즈마 처리를 실시하면 25% 이상의 표면 거칠기 감소 효과가 있다.
도 1(c)를 참조하면, 전기 도금법을 이용하여 다마신 패턴이 매립되도록 구리 박막(19)을 약 4000Å∼2㎛ 정도의 두께로 증착한다. 그리고, CMP 공정을 실시하여 구리 박막(19)을 연마하여 다마신 패턴에 구리 박막(19)이 매립되도록 한다. 이때, CMP 공정에 의해 구리 박막(19)의 표면에 손상층(20)이 형성된다.
도 1(d)를 참조하면, 손상층(20)은 후속으로 증착되는 산화막과의 접합력을 열화시키므로 2차 리모트 플라즈마 처리를 실시한다. 2차 리모트 플라즈마 처리는 반응기의 압력을 0.01∼300Torr로 유지하고 기판의 온도를 상온∼300℃로 유지한상태에서 수소 가스를 10∼1000sccm 정도 유입시키고 10∼300W의 RF 전력을 인가하여 10초∼20분 정도 실시한다. 이에 의해 손상층(20)이 제거된다. 한편, 2차 리모트 플라즈마 처리는 수소와 질소를 조합하여 실시할 수도 있는데, 이때 질소 유량비 대 수소 유량비의 비율은 0.001∼10으로 한다.
도 1(e)는 전체 구조 상부에 제 2 캡 산화막(21) 및 제 3 산화막(22)을 형성한 상태의 단면도이다.
한편, 본 발명의 다른 실시 예로서, 고유전 산화막에 리모트 플라즈마 처리를 실시할 수 있는데, 이에 대해 설명하면 다음과 같다.
소자가 고집적됨에 따라 AlxOy, ZrOx, HfOx등의 새로운 고유전 산화막이 필요하게 된다. 이러한 고유전 산화막은 전구체를 사용하여 ALD법이나 MOCVD 방법으로 증착한다. 일예로 ZrOx막은 ZrCl4전구체와 H2O를 이용하여 증착하는데, 이때 박막내에 Cl이 잔존하게 된다. 이와 같이 CVD 방법으로 증착된 고유전 산화막은 박막내의 C나 Cl등의 불순물이 박막내에 잔존하게 된다. 따라서, 이러한 불순물을 수소를 이용한 리모트 플라즈마 처리를 실시하여 제거함으로써 박막의 거칠기를 향상시킨다. 한편, MxOy(여기서, M은 Al, Zr, Hf) 박막의 x/y의 조성비를 조절하기 위해 수소와 산소를 동시에 이용하여 리모트 플라즈마를 실시할 수 있는데, 이때 산소 유량비 대 수소 유량비를 비율을 0∼100으로 한다.
상술한 바와 같이 본 발명에 의하면 구리 박막의 시드층에 리모트 플라즈마 처리를 실시함으로써 시드층의 비저항을 감소시키고, 접합력을 향상시키며, 박막의 거칠기 및 층덮힘 특성을 향상시킬 수 있다. 또한, 구리 박막을 연마한 후 구리 박막의 표면에 잔존하는 손상층을 리모트 플라즈마 처리를 실시하여 회복함으로써 산화막과의 접합력을 향상시키고 소자 신뢰성을 향상시킨다. 한편, 고유전 산화막에 리모트 플라즈마 처리를 실시함으로써 고유전 산화막 내부에 잔존하는 C, O, F, Cl 등의 이물질을 제거하고 접합력을 향상시키며, 박막의 거칠기 및 조성비의 조절이 가능하여 소자의 신뢰성을 향상시킬 수 있다.

Claims (15)

  1. 반도체 소자의 제조 방법에 있어서,
    반도체 기판 상부에 형성된 절연막에 다마신 공정을 실시하여 다마신 패턴을 형성한 후 시드층을 형성하고 상기 시드층에 리모트 플라즈마 처리를 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 시드층은 CVD 방법, PVD 방법, 전기도금법 및 무전해질 방법중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서, 상기 리모트 플라즈마 처리는 수소를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법
  4. 제 1 항에 있어서, 상기 리모트 플라즈마 처리는 반응기의 압력을 0.01 내지 300Torr로 유지하고 기판 온도를 상온 내지 300℃로 유지한 상태에서 수소 가스를 10 내지 1000sccm 정도 유입시키고 10 내지 300W의 RF 전력을 인가하여 10초 내지20분 정도 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 반도체 소자의 제조 방법에 있어서,
    소정의 구조가 형성된 반도체 기판 상부에 구리 박막을 증착하고, 연마 공정을 실시한 후 리모트 플라즈마 처리를 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 5 항에 있어서, 상기 리모트 플라즈마 처리는 수소를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서, 상기 리모트 플라즈마 처리는 반응기의 압력을 0.01 내지 300Torr로 유지하고 기판의 온도를 상온 내지 300℃로 유지한 상태에서 수소 가스를 10 내지 1000sccm 정도 유입시키고 10 내지 300W의 RF 전력을 인가하여 10초 내지 20분 정도 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 5 항에 있어서, 상기 리모트 플라즈마 처리는 질소와 수소를 혼합하여 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제 8 항에 있어서, 상기 질소 대 수소의 유량비는 0.001 내지 10인 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 반도체 소자의 제조 방법에 있어서,
    소정의 구조가 형성된 반도체 기판 상부에 고유전 산화막을 형성한 후 리모트 플라즈마 처리를 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  11. 제 10 항에 있어서, 상기 고유전 산화막은 ALD법이나 MOCVD 방법으로 형성하는 AlxOy막, ZrOx막 및 HfOx막을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  12. 제 10 항 또는 제 11 항에 있어서, 상기 리모트 플라즈마 처리는 수소를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  13. 제 10 항에 있어서, 상기 고유전 산화막은 ALD법이나 MOCVD 방법으로 형성하는 AlxOy막, ZrxOy막 및 HfxOy막을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  14. 제 10 항 또는 제 13 항에 있어서, 상기 리모트 플라즈마 처리는 산소와 수소를 혼합하여 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  15. 제 14 항에 있어서, 상기 산소 대 수소의 유량비는 0 내지 100인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR10-2001-0078472A 2001-12-12 2001-12-12 반도체 소자의 제조 방법 KR100459945B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0078472A KR100459945B1 (ko) 2001-12-12 2001-12-12 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0078472A KR100459945B1 (ko) 2001-12-12 2001-12-12 반도체 소자의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037249A Division KR20040060873A (ko) 2004-05-25 2004-05-25 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030048547A true KR20030048547A (ko) 2003-06-25
KR100459945B1 KR100459945B1 (ko) 2004-12-03

Family

ID=29574429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0078472A KR100459945B1 (ko) 2001-12-12 2001-12-12 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100459945B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070036299A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 Ｈｄｐ-ｃｖｄ 공정을 이용한 절연막 형성방법
CN103681480A (zh) * 2013-12-22 2014-03-26 复旦大学 远程氢等离子体表面处理制备超薄铜籽晶层的方法及其应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070036299A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 Ｈｄｐ-ｃｖｄ 공정을 이용한 절연막 형성방법
CN103681480A (zh) * 2013-12-22 2014-03-26 复旦大学 远程氢等离子体表面处理制备超薄铜籽晶层的方法及其应用

Also Published As

Publication number Publication date
KR100459945B1 (ko) 2004-12-03

Similar Documents

Publication Publication Date Title
KR101225642B1 (ko) Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
KR100446300B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20030031794A1 (en) Method of forming titanium film by CVD
KR100354797B1 (ko) 피처리체의표면에티탄막및배리어금속막을적층하여형성하는방법
US20090071404A1 (en) Method of forming titanium film by CVD
CN113841225A (zh) 用于高深宽比特征蚀刻期间的关键尺寸控制和形成保护层的碳基沉积物
US6465348B1 (en) Method of fabricating an MOCVD titanium nitride layer utilizing a pulsed plasma treatment to remove impurities
US6693040B2 (en) Method for cleaning the contact area of a metal line
KR20040059842A (ko) 반도체 장치의 콘택트 홀 형성 방법
JP3266492B2 (ja) 半導体装置の製造方法
KR100341849B1 (ko) 반도체 소자의 금속 배선 형성 방법
US5252520A (en) Integrated circuit interlevel dielectric wherein the first and second dielectric layers are formed with different densities
KR100459945B1 (ko) 반도체 소자의 제조 방법
JP2008305921A (ja) 半導体装置及びその製造方法
US6174795B1 (en) Method for preventing tungsten contact plug loss after a backside pressure fault
US20090261478A1 (en) Semiconductor device and method for manufacturing the same
KR20040060873A (ko) 반도체 소자의 제조 방법
JP3780204B2 (ja) バリアメタル膜又は密着層形成方法及び配線形成方法
KR100445411B1 (ko) 반도체소자의금속배선형성방법
US20080150028A1 (en) Zero interface polysilicon to polysilicon gate for semiconductor device
KR101048002B1 (ko) 반도체 소자의 장벽 금속층 형성방법
KR100780686B1 (ko) 반도체소자의 제조방법
KR100714049B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH05206081A (ja) ドライエッチング方法
KR100504554B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee