KR20030048247A - 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이패키지 - Google Patents

금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이패키지 Download PDF

Info

Publication number
KR20030048247A
KR20030048247A KR1020010078134A KR20010078134A KR20030048247A KR 20030048247 A KR20030048247 A KR 20030048247A KR 1020010078134 A KR1020010078134 A KR 1020010078134A KR 20010078134 A KR20010078134 A KR 20010078134A KR 20030048247 A KR20030048247 A KR 20030048247A
Authority
KR
South Korea
Prior art keywords
chip
substrate
pad
bonding wire
metal patterns
Prior art date
Application number
KR1020010078134A
Other languages
English (en)
Inventor
김일기
홍성재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010078134A priority Critical patent/KR20030048247A/ko
Publication of KR20030048247A publication Critical patent/KR20030048247A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 센터패드형 비지에이 패키지에 관한 것으로, 칩의 활성면에 금속패턴을 형성하여 와이어 본딩이 칩 패드와 금속패턴간 및 금속패턴과 기판패드간에 이루어지도록 함으로써 롱루프의 본딩 와이어가 발생하지 않도록 하는 것을 특징으로 하며, 이를 이루기 위하여 칩 패드와 금속패턴이 활성면에 형성된 칩과, 칩의 비활성면에 도포된 접착제를 매개로 칩과 접착되며 상면에 기판패드와 하면에 솔더패드가 형성된 기판과, 칩 패드와 금속패턴간을 전기적으로 연결하는 제 1 본딩 와이어와, 금속패턴과 기판패드를 전기적으로 연결하는 제 2 본딩 와이어와, 솔더패드를 매개로 기판에 형성된 솔더볼과, 및 칩과 본딩와이어를 밀봉하는 봉지재로 구성되는 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지를 제공하며, 이로 인해 본딩 와이어의 스위핑이 없어지고 패키지 제조공정이 간단해질 수 있다.

Description

금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지{A BGA package comprising a chip provided with metal patterns}
본 발명은 센터패드형 비지에이 패키지(center pad typed ball grid array package)에 관한 것으로, 보다 구체적으로는 본딩 와이어의 안정성을 향상시킨 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지에 관한 것이다.
일반적으로 사용되고 있는 반도체 패키지들은 그 구조나 기능에 따라 칩 온 리드(chip on lid; COL) 패키지, 리드 온 칩(lid on chip; LOC) 패키지 및 비지에이(BGA) 패키지 등 여러가지 형태로 제조되고 있다. 상술한 반도체 패키지 중 비지에이 패키지는 외부와의 전기적 신호접속을 위해 복수의 솔더볼 등의 외부접속단자를 구비함으로써 타패키지에 비해 실장밀도가 향상된 것으로, 최근 반도체칩의 고집적화되는 추세에 따라 그 이용이 증가하고 있다.
비지에이 패키지는 센터패드형 비지에이 패키지와 에지패드형 비지에이 패키지로 나뉘게 되는데 반도체 제품의 칩 설계를 용이하게 하고 웨이퍼 상태에서 전기적 특성을 향상시키기 위해 칩 패드가 칩 중심부에 위치하는 센터패드형 비지에이 패키지가 일반적으로 선호되고 있는 실정이다.
도 1은 일반적으로 사용되는 종래 일실시예의 센터패드형 비지에이 패키지의 단면도로써, 칩(1)의 활성면의 중앙부근에 칩 패드(3)가 형성되고 비활성면에는 접착제(7)가 도포되어 있으며, 이 접착제(7)를 매개로 칩(1)과 기판(2)이 접착되어 있다. 기판(2)의 상면에는 기판패드(9)가 형성되고 하면에는 복수의 솔더패드(8)가형성되고, 솔더패드(8)를 제외한 하면전체에 포토솔더레지스터가 도포되어 있으며, 복수의 솔더패드(8)를 통해 복수의 솔더볼(5)들이 기판(2)에 부착되어 있다.
여기에 더하여, 칩 패드(3)와 기판패드(9) 사이에는 본딩 와이어(4)가 접합되어 있어 칩(1)과 기판(2) 간을 전기적으로 연결하고 있으며, 기판(2) 위의 칩(1)과 본딩 와이어(4)를 감싸 외부환경으로부터 이들을 보호하도록 성형수지(6)가 형성되어 있다.
이렇게 제조된 센터패드형 비지에이 패키지(100)는, 공정이 용이한 반면, 칩 패드(3)와 기판패드(9)간의 거리가 너무 멀어 길이가 긴 본딩 와이어(4)가 요구되기 때문에 본딩 와이어(4)의 스위핑이 쉽게 발생하는 등 본딩 와이어(4)의 안정성에 문제가 있었다.
이런 단점을 보완하기 위한 종래 다른 실시예의 센터패드형 비지에이 패키지가 도 2에 도시되어 있다.
도 2의 센터패드형 비지에이 패키지(200)는 칩 패드(13)가 형성된 주위부근을 제외한 칩(11)의 활성면에 접착제(17)가 도포되어 있으며, 접착제(17)가 도포된 칩(11)의 양쪽이 각각 기판(12)과 접착되어 있다.
기판(12)의 하면에는 복수의 솔더패드(18)들이 형성되고, 솔더패드(18)들을 제외한 하면전체에 포토솔더레지스터가 소정크기의 댐(20)을 형성하도록 도포되어 있으며, 복수의 솔더패드(18)들을 매개로 복수의 솔더볼(15)들이 형성되어 있다.
칩 패드(13)와 기판(12)간은 댐(20)의 높이보다 낮게 본딩 와이어(14)가 접합되어 칩(11)과 기판(12)간을 전기적으로 연결하며, 이 접합부위를 보호하기 위해댐(20)을 기준으로 봉지재(21)가 형성되어 있다.
이에 더하여, 기판(12) 위에 칩(11)을 덮도록 성형수지(16)가 형성되어 있다.
이런 구성을 갖는 센터패드형 비지에이 패키지(200)는, 도 1의 센터패드형 비지에이 패키지(100)에 비해 본딩 와이어의 길이가 짧아져 본딩 와이어의 스위핑이 쉽게 발생하는 문제점이 해결될 수 있으나, 본딩 와이어가 접합된 부위를 감싸는 봉지재료가 고가이며 봉지재를 형성하는 공정이 복잡하고 까다로운 스크린 프린팅이란 도포공정에 의해 이루어지기 때문에 제조공정에 곤란함이 있다.
따라서, 본 발명의 목적은 상술한 종래 센터패드형 비지에이 패키지의 문제점을 해결하기 위해 발명된 것으로, 센터패드형 비지에이 패키지를 제조하는 데에 있어 칩 위에 금속패턴을 형성함으로써 본딩 와이어가 롱루프를 갖지 않으면서 제조공정이 비교적 간단한 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지를 제공하는데 그 목적이 있다.
도 1은 종래 일실시예의 센터패드형 비지에이 패키지의 단면도;
도 2는 종래 다른 실시예의 센터패드형 비지에이 패키지의 단면도;
도 3은 본 발명의 바람직한 실시예에 따른 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지의 단면도; 및
도 4는 도 3의 평면도이다.
<도면의 주요부분에 대한 간단한 설명>
1, 11, 31; 칩 2, 12, 32; 기판
3, 13, 33; 칩 패드 4, 14; 본딩 와이어
5, 15, 35; 솔더볼 6, 16, 36; 성형수지(EMC)
7, 17, 37; 접착제 8, 18, 38; 솔더패드
9, 39; 기판패드 20; 댐
21; 봉지재 341; 제 1 본딩 와이어
342; 제 2 본딩 와이어
40; 금속패턴 41; 테입
100, 200, 300; 센터패드형 비지에이 패키지
상술한 본 발명의 목적을 달성하기 위하여 본 발명은 활성면의 중앙부근에 칩 패드가 형성되고 칩 패드의 좌우로 복수의 금속패턴들이 형성된 칩, 칩의 비활성면에 도포된 접착제를 통해 칩과 접착되며 상면에 기판패드와 하면에 복수의 솔더패드들이 형성된 기판, 칩 패드와 복수의 금속패턴간을 전기적으로 연결하는 제 1 본딩 와이어, 복수의 금속패턴과 기판패드간을 전기적으로 연결하는 제 2 본딩와이어, 복수의 솔더패드들을 통해 기판에 부착되는 복수의 솔더볼, 및 기판 위의 칩과 제 1 본딩 와이어 및 제 2 본딩 와이어를 감싸도록 형성되는 성형수지를 포함하고, 복수의 금속패턴은 식각공정을 통해 형성되어 접착제를 매개로 칩의 활성면에 형성되거나, 접착제가 도포된 필름을 매개로 칩의 활성면에 형성되며, 필름은 열압착 방식에 의해 칩의 활성면에 형성되는 것을 특징으로 하는 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지를 제공한다.
이하, 첨부된 도면을 참조로 본 발명의 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지에 대해 설명한다.
도 3은 본 발명의 바람직한 실시예에 따른 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지의 단면도이고, 도 4는 본 발명의 센터패드형 비지에이 패키지의 봉지 공정전의 상태를 나타내는 평면도이다.
도 3 및 도 4에 도시된 바와 같이, 본 발명의 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지(300)는 칩(31)의 활성면의 중앙부근에 칩 패드(33)들이 형성되고, 칩 패드(33)들의 양쪽 좌우로 복수의 금속패턴(40)들이 형성된다.
이런 구성을 갖는 칩(31)은 개별 칩으로 절단되기 전 상태인 웨이퍼 상태에서 칩 패드(33)를 형성하고 금속패턴(40)을 식각공정을 통해 접착제에 형성하거나 필름과 접착제로 구성된 테입(41)상에 형성하여 접착제를 웨이퍼 상에 접착한 후 각 개별 칩(31)으로 절단함으로써 형성된다.
금속패턴(40)이 형성된 접착제나 필름과 접착제로 구성된 테입(41)을 웨이퍼상에 부착할 때는 열압착방식이 사용된다.
칩(31)의 비활성면에는 접착제(37)가 도포되며, 이를 매개로 칩(31)은 상면에 기판패드(39)가 형성되고 하면에 복수의 솔더패드(38)들이 형성된 기판(32)에 부착된다. 기판(32)으로는 테입 배선 기판(tape circuit board)이나 인쇄회로기판 (printed circuit board) 등이 사용된다.
기판(32)에는 복수의 솔더패드(38)을 통해 칩(31)의 신호를 외부와 접속시키는 복수의 솔더볼(35)들이 형성된다.
칩(31)에 형성된 칩 패드(33)와 금속패턴(40) 사이에는 제 1 본딩 와이어(341)가 본딩되어 이들을 서로 전기적으로 연결하며, 금속패턴(40)과 기판패드(39) 사이에는 제 2 본딩 와이어(342)가 본딩되어 상호 전기적으로 연결한다.
이렇게 칩 패드(33)와 금속패턴(40)과 기판패드(39) 사이를 구간별로 제 1 본딩 와이어(341) 및 제 2 본딩 와이어(342)로 분리하여 본딩함으로써 각각의 본딩 와이어의 길이가 짧아져 와이어의 스위핑의 발생이 현저하게 줄어들게 된다. 또한, 이때 본딩 와이어를 본딩하는 공정은 기존의 에지패드형 비지에이 패키지 제조에 사용되는 와이어 본딩 공정과 유사한 공정을 사용하기 때문에 제조 공정이 용이하게 된다.
즉, 상술한 본 발명의 구성은 종래 센터패드형 비지에이 패키지가 갖고 있던 본딩 와이어의 스위핑 및 제조 공정이 곤란했던 문제점과 종래 에지패드형 비지에이 패키지가 갖고 있던 집적도가 저하되는 문제점이 모두 해결될 수 있는 특징을 지니게 된다.
여기에 더하여, 기판(32) 위에 칩(31) 및 제 1 및 제 2 본딩 와이어(341, 342)를 덮어 이들을 외부환경으로부터 보호하도록 성형수지(36)가 형성된다.
이상, 본 발명의 바람직한 실시예에 따른 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지에 대해 설명하였지만, 본 발명의 취지를 벗어나지 않는 범위 내에서 다양한 변형 실시예가 가능함을 당업자에게 명백하다.
본 발명에 따르면, 센터패드형 패키지에 있어서, 롱루프 본딩 와이어를 포함하지 않음으로써 본딩 와이어의 스위핑에 대한 문제점이 해결되고, 에지패드형 비지에이 패키지에 사용되는 비교적 간단한 와이어 본딩 공정이 사용되기 때문에 패키지의 제조 공정에 있어 곤란함이 없게 된다.

Claims (4)

  1. 활성면의 중앙부근에 칩 패드가 형성되고 상기 칩 패드의 좌우로 복수의 금속패턴들이 형성된 칩,
    상기 칩의 비활성면에 도포된 접착제를 통해 상기 칩이 접착되며 상면에 기판패드와 하면에 복수의 솔더패드들이 형성된 기판,
    상기 칩 패드와 상기 복수의 금속패턴간을 전기적으로 연결하는 제 1 본딩 와이어,
    상기 복수의 금속패턴과 상기 기판패드간을 전기적으로 연결하는 제 2 본딩와이어,
    상기 복수의 솔더패드들을 통해 상기 기판에 부착되는 복수의 솔더볼, 및
    상기 기판 위의 상기 칩과 상기 제 1 본딩 와이어 및 제 2 본딩 와이어를 감싸도록 형성되는 성형수지를 포함하는 것을 특징으로 하는 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지.
  2. 제 1항에 있어서, 상기 복수의 금속패턴은 접착제를 매개로 상기 칩의 활성면에 형성되는 것을 특징으로 하는 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지.
  3. 제 1항에 있어서, 상기 복수의 금속패턴은 접착제가 도포된 필름을 매개로상기 칩의 활성면에 형성되는 것을 특징으로 하는 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지.
  4. 제 3항에 있어서, 상기 필름은 열압착 방식에 의해 상기 칩의 활성면에 형성되는 것을 특징으로 하는 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이 패키지.
KR1020010078134A 2001-12-11 2001-12-11 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이패키지 KR20030048247A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010078134A KR20030048247A (ko) 2001-12-11 2001-12-11 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010078134A KR20030048247A (ko) 2001-12-11 2001-12-11 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이패키지

Publications (1)

Publication Number Publication Date
KR20030048247A true KR20030048247A (ko) 2003-06-19

Family

ID=29574201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010078134A KR20030048247A (ko) 2001-12-11 2001-12-11 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이패키지

Country Status (1)

Country Link
KR (1) KR20030048247A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854031B1 (ko) * 2006-07-28 2008-08-26 삼성전자주식회사 적층형 비지에이 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854031B1 (ko) * 2006-07-28 2008-08-26 삼성전자주식회사 적층형 비지에이 반도체 패키지

Similar Documents

Publication Publication Date Title
KR100260997B1 (ko) 반도체패키지
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US6445077B1 (en) Semiconductor chip package
US20030006055A1 (en) Semiconductor package for fixed surface mounting
KR20010037247A (ko) 반도체패키지
KR960705357A (ko) 반도체 장치
TWI517333B (zh) 具雙重連接性之積體電路封裝系統
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
US6772510B1 (en) Mapable tape apply for LOC and BOC packages
JPH11297917A (ja) 半導体装置及びその製造方法
KR20030048247A (ko) 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이패키지
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR20020052581A (ko) 반도체패키지
KR100337455B1 (ko) 반도체패키지
KR100708050B1 (ko) 반도체패키지
KR20010068781A (ko) 반도체 칩 패키지
KR200172710Y1 (ko) 칩 크기의 패키지
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
KR100325409B1 (ko) 반도체패키지
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR200313831Y1 (ko) 바텀리드패키지
KR20040013736A (ko) 반도체 패키지 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid