KR20030046102A - a thin film transistor substrate and a method for manufacturing the same - Google Patents

a thin film transistor substrate and a method for manufacturing the same Download PDF

Info

Publication number
KR20030046102A
KR20030046102A KR1020010076504A KR20010076504A KR20030046102A KR 20030046102 A KR20030046102 A KR 20030046102A KR 1020010076504 A KR1020010076504 A KR 1020010076504A KR 20010076504 A KR20010076504 A KR 20010076504A KR 20030046102 A KR20030046102 A KR 20030046102A
Authority
KR
South Korea
Prior art keywords
gate
pad
data
electrode
auxiliary
Prior art date
Application number
KR1020010076504A
Other languages
Korean (ko)
Inventor
박진석
윤영남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010076504A priority Critical patent/KR20030046102A/en
Publication of KR20030046102A publication Critical patent/KR20030046102A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A TFT substrate for a reflective liquid crystal display device and a method for fabricating the same are provided to maximize the area contacting an anisotropy conductive film by forming auxiliary gate or data pads with concave and convex surfaces, thereby maximizing the adhesion of the anisotropy conductive film. CONSTITUTION: A TFT substrate for a reflective liquid crystal display device includes gate wires formed on an insulating substrate(10) with gate lines and gate electrodes connected to the gate lines, auxiliary pads(27) formed on the insulating substrate and formed of at least two or more patterns, a gate insulating film(30) covering the gate wires, a semiconductor layer formed on the gate insulating film on the gate electrodes, data wires formed on the gate insulating film or the semiconductor layer, and pixel electrodes electrically connected to drain electrodes. The data wires includes data lines intersecting the gate lines, source electrodes connected to the data lines and adjacent to the gate electrodes, drain electrodes facing the source electrodes with respect to the gate electrodes, and data pads(68) connected to the data lines, formed on the auxiliary pads and having concave and convex surface.

Description

반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법{a thin film transistor substrate and a method for manufacturing the same}A thin film transistor substrate and a method for manufacturing the same

본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 더욱 상세하게는, 외부 광을 이용하여 화상을 표시하는 반사형 액정 표시 장치에 사용되는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor substrate, and more particularly, to a method for manufacturing a thin film transistor substrate used in a reflective liquid crystal display device for displaying an image using external light.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two substrates on which electrodes are formed and a liquid crystal layer interposed therebetween, and rearranges the liquid crystal molecules of the liquid crystal layer by applying a voltage to the electrode. By controlling the amount of light transmitted.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되어 있는 것이 일반적이다.Among the liquid crystal display devices, a liquid crystal display device having a thin film transistor that has electrodes formed on two substrates and switches a voltage applied to the electrodes is generally used among liquid crystal display devices, and a thin film transistor is generally formed on one of two substrates. .

이러한 액정 표시 장치는 특정 광원인 백라이트(backlight)에 의해 발광된 빛을 액정 패널의 화소 전극인 투명 전극에 투과시켜 화상을 표시하는 투과형 모드와 자연광을 포함하는 외부 광을 액정 패널의 화소 전극인 반사막에 반사시켜 화상을 표시하는 반사형 모드로 나눌 수 있다.The liquid crystal display device transmits light emitted by a backlight, which is a specific light source, to a transparent electrode, which is a pixel electrode of a liquid crystal panel, to display an image, and to reflect external light including natural light, which is a pixel electrode of a liquid crystal panel. It can be divided into the reflective mode in which the image is reflected to the image.

이러한 액정 표시 장치에서 박막 트랜지스터가 형성되어 있는 기판을 박막 트랜지스터 기판이라고 하며, 이러한 박막 트랜지스터 기판의 중앙에는 매트릭스 배열의 화소 영역을 정의하며 주사 신호 또는 화상 신호를 전달하는 다수의 배선이 교차하면서 형성되어 있으며, 각각의 화소 영역에는 주사 신호에 따라 박막 트랜지스터를 통하여 화상 신호가 전달되는 화소 전극이 형성되어 있다. 또한, 박막 트랜지스터 기판의 가장자리에는 배선의 끝 부분에 연결되어 있으며 외부로부터 화상 신호 또는 주사 신호를 전달받아 배선으로 전달하는 다수의 패드가 소정의 단위로 군집되어 형성되어 있다.In the liquid crystal display, the substrate on which the thin film transistor is formed is called a thin film transistor substrate. In the center of the thin film transistor substrate, a plurality of wirings defining pixel regions of a matrix array and transferring scan signals or image signals are formed to cross each other. Each pixel region is provided with a pixel electrode through which the image signal is transmitted through the thin film transistor according to the scan signal. In addition, a plurality of pads connected to the ends of the wirings and receiving image signals or scan signals from the outside and transferred to the wirings are clustered in predetermined units.

여기서, 각각의 패드는 주사 신호 또는 화상 신호를 출력하는 구동 집적 회로의 출력단과 전기적으로 연결되는데, 이는 도전성 입자를 포함하는 이방성 도전막(anisotropy conductive film)을 패드의 상부에 부착한 다음 구동 집적 회로의 출력단과 패드를 정렬하고 압력을 가하여 이들을 부착하는 것이 일반적이다. 이때, 박막 트랜지스터 기판의 패드들과 이방성 도전막 사이의 접??력을 확보하기 위해서는 각각의 패드들은 이방성 도전막과의 접촉 면적을 넓게 확보하는 것이 유리하다.Here, each pad is electrically connected to an output end of a driving integrated circuit for outputting a scan signal or an image signal, which is attached to the top of the pad by attaching an anisotropy conductive film containing conductive particles on top of the pad. It is common to align the pads with the output and to apply pressure to them. In this case, in order to secure contact between the pads of the thin film transistor substrate and the anisotropic conductive film, it is advantageous to ensure that each pad has a wide contact area with the anisotropic conductive film.

본 발명의 목적은 접촉 면적을 확보할 수 있는 패드를 가지는 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법을 제공하는 것이다.An object of the present invention is to provide a thin film transistor substrate for a liquid crystal display device having a pad capable of securing a contact area, and a manufacturing method thereof.

도 1은 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고,1 is a layout view illustrating a structure of a thin film transistor substrate for a reflective liquid crystal display device according to an exemplary embodiment of the present invention.

도 2는 도 1에서 II-II' 선을 따라 잘라 도시한 단면도이고,FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1;

도 3a, 4a, 5a 및 7a는 본 발명의 실시예에 따른 반투과형 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,3A, 4A, 5A, and 7A are layout views of a thin film transistor substrate in an intermediate process of manufacturing a thin film transistor substrate for a transflective liquid crystal display device according to an embodiment of the present invention;

도 3b는 도 3a에서 IIIb-IIIb' 선을 따라 절단한 단면도이고,3B is a cross-sectional view taken along the line IIIb-IIIb ′ in FIG. 3A;

도 4b는 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 도면으로서 도 3b의 다음 단계를 도시한 단면도이고,4B is a cross-sectional view taken along the line IVb-IVb ′ in FIG. 4A and is a cross-sectional view showing the next step in FIG. 3B;

도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고,FIG. 5B is a cross-sectional view taken along the line Vb-Vb ′ in FIG. 5A and is a cross-sectional view showing the next step in FIG. 4B;

도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이다.FIG. 6B is a cross-sectional view taken along the line VIb-VIb ′ in FIG. 6A, and is a cross-sectional view illustrating the next step of FIG. 5B.

본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법에서는 패드를 둘 이상의 패턴으로 형성하거나 패드의 하부에 적어도 둘 이상의 보조 패턴을 형성하여 패드가 요철 표면을 가지도록 형성한다.In the thin film transistor substrate for a liquid crystal display device and a method of manufacturing the same according to the present invention, the pad is formed in two or more patterns or at least two or more auxiliary patterns are formed under the pad so that the pad has an uneven surface.

더욱, 상세하게 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에는, 절연 기판 위에 게이트선, 게이트선과 연결되어 있는 게이트 전극을 포함하는게이트 배선과 둘 이상의 패턴으로 이루어진 보조 패드가 형성되어 있다. 게이트 배선을 덮는 게이트 절연막 상부의 게이트 전극 위에는 반도체층이 형성되어 있으며, 그 상부에는 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극, 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극 및 데이터선에 연결되어 있으며 보조 패드 상부에 형성되어 요철 표면을 가지는 데이터 패드를 포함하는 데이터 배선이 형성되어 있으며, 드레인 전극과 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.In detail, the thin film transistor substrate for a liquid crystal display according to the present invention includes a gate line including a gate line, a gate electrode connected to the gate line, and an auxiliary pad formed of two or more patterns on the insulating substrate. A semiconductor layer is formed on the gate electrode over the gate insulating film covering the gate wiring, and a data line intersecting the gate line and a source electrode connected to the data line and adjacent to the gate electrode and opposite to the source electrode with respect to the gate electrode. A data line including a data pad connected to the drain electrode and the data line positioned in the upper side of the auxiliary pad and having an uneven surface is formed, and a pixel electrode electrically connected to the drain electrode is formed.

이때, 박막 트랜지스터 기판에는 화소 전극과 상기 데이터 배선 사이에 형성되어 있으며, 드레인 전극과 화소 전극이 연결되는 제1 접촉 구멍과 데이터 패드를 드러내는 제2 접촉 구멍을 가지는 보호막을 더 포함하는 것이 바람직하다. 또한, 화소 전극과 동일한 층으로 형성되어 있으며 제2 접촉 구멍을 통하여 데이터 패드와 연결되고 데이터 패드와 같이 요철 표면을 가지는 보조 데이터 패드를 더 포함하는 것이 바람직하다.In this case, the thin film transistor substrate may further include a passivation layer formed between the pixel electrode and the data line and having a first contact hole to which the drain electrode and the pixel electrode are connected and a second contact hole to expose the data pad. In addition, it is preferable to further include an auxiliary data pad formed of the same layer as the pixel electrode and connected to the data pad through the second contact hole and having an uneven surface such as the data pad.

또한, 게이트 배선은 외부로부터 주사 신호를 전달받아 게이트선으로 전달하는 게이트 패드를 더 포함하며, 보호막은 게이트 절연막과 함께 게이트 패드를 드러내는 제3 접촉 구멍을 가지며, 화소 전극과 동일한 층에는 제3 접촉 구멍을 통하여 게이트 패드와 전기적으로 연결되는 보조 게이트 패드를 더 형성되어 있다. 이때, 게이트 패드는 적어도 둘 이상의 패턴으로 이루어지며, 게이트 패드를 덮고 있는 보조 게이트 패드는 요철 표면을 가진다.In addition, the gate wiring further includes a gate pad configured to receive a scan signal from the outside and transmit the scan signal to the gate line, wherein the passivation layer has a third contact hole for exposing the gate pad together with the gate insulating layer, and a third contact on the same layer as the pixel electrode. An auxiliary gate pad is further formed to be electrically connected to the gate pad through the hole. In this case, the gate pad is formed in at least two patterns, and the auxiliary gate pad covering the gate pad has an uneven surface.

화소 전극은 투명한 도전 물질 또는 반사도를 가지는 도전 물질로 이루어질수 있다.The pixel electrode may be made of a transparent conductive material or a conductive material having reflectivity.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Next, a thin film transistor substrate for a liquid crystal display device and a method of manufacturing the same according to embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. do.

본 발명의 실시예에서는 화소 전극을 반사막을 이용하고 외부 광을 반사막에 반사시켜 화상을 표시하는 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 설명하기로 한다. 먼저,In the exemplary embodiment of the present invention, a thin film transistor substrate for a reflective liquid crystal display device that displays an image by using a reflective electrode on a pixel electrode and reflects external light onto the reflective film will be described. first,

도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.1 and 2 will be described in detail with respect to the structure of the thin film transistor substrate for a reflective liquid crystal display device according to an embodiment of the present invention.

도 1은 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 II-II' 선을 따라 잘라 도시한 단면도이다.1 is a layout view of a thin film transistor substrate for a reflective liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 1 taken along the line II-II ′.

절연 기판(10) 위에 저저항을 가지는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금으로 이루어진 단일막 또는 이러한 단일막과 크롬, 몰리브덴, 몰리브덴 합금 등을 포함하는 다층막으로 이루어져 있는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선(22)으로 전달하며 적어도 둘 이상의 패턴으로 이루어진 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. 또한, 이후에 데이터 패드(68)가 형성되는 데이터 패드부의 기판(10) 상부에는 적어도 둘 이상의 패턴으로 이루어진 보조 패드(27)가 형성되어 있다. 여기서, 게이트선(22)은 이후에 형성되는 이웃하는 화소 영역의 반사막(82)과 중첩되어 유지 용량을 형성하며, 유지 용량이 부족한 경우에 게이트 배선은 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극을 더 포함할 수 있으며, 이러한 유지 전극은 후술할 반사막(82)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다.On the insulating substrate 10, a single wiring made of silver or silver alloy or aluminum or aluminum alloy having low resistance, or a gate wiring made of such a single film and a multilayer film containing chromium, molybdenum, molybdenum alloy and the like is formed. The gate line is connected to the gate line 22 and the end of the gate line 22 extending in the horizontal direction, and receives a gate signal from the outside and transmits the gate signal to the gate line 22. The gate pad 24 has at least two patterns. ) And a gate electrode 26 of the thin film transistor connected to the gate line 22. In addition, an auxiliary pad 27 having at least two patterns is formed on the substrate 10 of the data pad part where the data pad 68 is formed. Here, the gate line 22 overlaps with the reflective film 82 of a neighboring pixel region to be formed later to form a storage capacitor, and when the storage capacitor is insufficient, the gate wiring may be a common electrode voltage input to the common electrode of the upper plate. The sustain electrode may further include a sustain electrode configured to receive a voltage from the outside, and the sustain electrode overlaps the reflective film 82 to be described later to form a sustain capacitor to improve the charge retention capability of the pixel.

기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.On the substrate 10, a gate insulating film 30 made of silicon nitride (SiN x ) covers the gate wirings 22, 24, and 26.

게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(55, 56)이 각각 형성되어 있다. 여기서, 반도체층(400)은 게이트 전극(26) 상부에만 형성되어 있지만, 이후에 형성되는 데이터선(62)이 단차로 인하여 단선되는 것을 방지하기 위해 데이터선(62)을 따라 세로 방향으로 형성될 수 있다.A semiconductor layer 40 made of a semiconductor such as amorphous silicon is formed on the gate insulating film 30 of the gate electrode 24, and n + having a high concentration of silicide or n-type impurity is formed on the semiconductor layer 40. Resistive contact layers 55 and 56 made of a material such as hydrogenated amorphous silicon are formed, respectively. Although the semiconductor layer 400 is formed only on the gate electrode 26, the semiconductor layer 400 may be formed in the vertical direction along the data line 62 to prevent the data line 62 formed later from being disconnected due to the step difference. Can be.

저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 알루미늄 또는 은과 같은 저저항의 도전 물질 또는 크롬, 몰리브덴 또는 몰리브덴 합금 등을 포함하는 도전막으로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소 영역을 정의하는 데이터선(62), 데이터선(62)에 연결되어 저항 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받아 데이터선(62)으로 전달하며, 보조 패드(27)의 상부에 형성되어 있는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 이때, 데이터 패드(68)는 다수의 패턴으로 이루어진 보조 패드(27) 상부에 형성되어 요철 표면을 가지게 된다.On the ohmic contacts 55 and 56 and the gate insulating film 30, a data line made of a low resistance conductive material such as aluminum or silver or a conductive film made of chromium, molybdenum or molybdenum alloy or the like is formed. The data line is formed in a vertical direction and intersects the gate line 22 to define a pixel region, and a source electrode connected to the data line 62 and the upper portion of the resistance contact layer 55 connected to the data line 62. 65, a data pad 68 and a source electrode connected to one end of the data line 62 and receiving an image signal from the outside and transferring the image signal to the data line 62, and formed on the auxiliary pad 27. And a drain electrode 66 which is separated from the 65 and formed on the ohmic contact layer 56 opposite the source electrode 65 with respect to the gate electrode 26. In this case, the data pad 68 is formed on the auxiliary pad 27 having a plurality of patterns to have an uneven surface.

데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질 또는 질화 규소 또는 낮은 유전율을 가지며 화학 기상 증착으로 형성된 저유전율 절연 물질로 이루어진 보호막(70)이 형성되어 있다. 이때, 보호막(70)의 표면은 이후에 형성되는 반사막 (82)의 반사 효율을 극대화하기 위해 요철 표면을 가진다.On the data lines 62, 65, 66, and 68, and on the semiconductor layer 40, which is not covered by the data lines, an organic material having excellent planarization characteristics and photosensitive or silicon nitride or a low dielectric constant insulating material formed by chemical vapor deposition having a low dielectric constant. A protective film 70 is formed. At this time, the surface of the protective film 70 has a concave-convex surface in order to maximize the reflection efficiency of the reflective film 82 formed later.

보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 게이트 패드(24) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 78)은 게이트 패드(24) 및 데이터 패드(68) 하부에 위치하는 요철 패턴(27)보다 크게 형성되어 있다.In the passivation layer 70, contact holes 76 and 78 are formed to expose the drain electrode 66 and the data pad 68, respectively. The contact hole 74 exposing the gate pad 24 together with the gate insulating layer 30 is formed. Is formed. In this case, the contact holes 74 and 78 exposing the gate pad 24 and the data pad 68 are formed larger than the concave-convex pattern 27 disposed under the gate pad 24 and the data pad 68.

보호막(70) 상부에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소 영역에 위치하고 은, 은 합금, 알루미늄 또는 알루미늄 합금 등과 같은 우수한 반사도를 가지는 도전 물질로 이루어진 반사막(82)이 형성되어있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있다. 이때, 보조 게이트 패드(84)는 다수의 패턴으로 이루어진 게이트 패드(24)를 덮고 있어 요철 표면을 가지며, 보조 데이터 패드(88) 또한 요철 표면을 가지는 데이터 패드(68)의 상부에 형성되어 요철 표면을 가진다. 따라서, 이후에 구동 집적 회로를 연결하기 위해 사용하는 이방성 도전막의 접촉 면적을 최대로 확보할 수 있다. 여기서, 보조 게이트 및 데이터 패드(84, 88)는 게이트 및 데이터 패드(24, 68)를 보호하기 위한 것이며, 필수적인 것은 아니다.The reflective film 82 is electrically connected to the drain electrode 66 through the contact hole 76 on the passivation layer 70 and positioned in the pixel area and made of a conductive material having excellent reflectivity such as silver, silver alloy, aluminum, or aluminum alloy. ) Is formed. In addition, the auxiliary gate pad 84 and the auxiliary data pad 88, which are connected to the gate pad 24 and the data pad 68, respectively, are formed on the passivation layer 70 through the contact holes 74 and 78. At this time, the auxiliary gate pad 84 covers the gate pad 24 formed of a plurality of patterns to have a concave-convex surface, and the auxiliary data pad 88 is also formed on an upper portion of the data pad 68 having a concave-convex surface to form a concave-convex surface. Has Therefore, the contact area of the anisotropic conductive film used later for connecting a drive integrated circuit can be ensured to the maximum. Here, the auxiliary gates and data pads 84 and 88 are for protecting the gate and data pads 24 and 68, but are not essential.

그러면, 한편, 도 3a 내지 도 6b 및 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 구체적으로 설명하기로 한다.Next, a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3A to 6B and FIGS. 1 and 2.

먼저, 도 3a 및 도 3b에 도시한 바와 같이, 유리 기판(10) 상부에 저저항의 도전 물질을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선 (22), 게이트 전극(26) 및 다수의 패턴으로 이루어진 게이트 패드(24)를 포함하는 가로 방향의 게이트 배선과 데이터 패드부에 다수의 패턴으로 이루어진 보조 패드(27)를 형성한다.First, as shown in FIGS. 3A and 3B, a low-resistance conductive material is stacked on the glass substrate 10 and patterned by a photolithography process using a mask to form the gate line 22, the gate electrode 26, and the like. Auxiliary pads 27 having a plurality of patterns are formed in the horizontal gate line and the data pad portion including the gate pads 24 having a plurality of patterns.

다음, 도 4a 및 도 4b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(40)과 도핑된 비정질 규소층(50)을 패터닝하여 게이트 전극(24)과 마주하는 게이트 절연막(30) 상부에 반도체층(40)과 저항 접촉층(50)을 형성한다.Next, as shown in FIGS. 4A and 4B, a three-layer film of a gate insulating film 30 made of silicon nitride, a semiconductor layer 40 made of amorphous silicon, and a doped amorphous silicon layer 50 is successively laminated, and a mask is formed. The semiconductor layer 40 and the ohmic contact layer 50 are formed on the gate insulating layer 30 facing the gate electrode 24 by patterning the semiconductor layer 40 and the doped amorphous silicon layer 50 by the patterning process. do.

다음, 도 5a 내지 도 5b에 도시한 바와 같이, 데이터 배선용 도전막을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.Next, as shown in FIGS. 5A to 5B, after stacking the conductive film for data wiring, patterning is performed by a photolithography process using a mask to connect the data line 62 and the data line 62 crossing the gate line 22. The source electrode 65 and the data line 62 extending to the upper portion of the gate electrode 26 are separated from the data pad 68 and the source electrode 65 connected to one end thereof, and the center of the gate electrode 26 is centered. As a result, a data line including a drain electrode 66 facing the source electrode 65 is formed.

이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.Subsequently, the doped amorphous silicon layer pattern 50, which is not covered by the data lines 62, 65, 66, and 68, is etched and separated on both sides of the gate electrode 26, while both doped amorphous silicon layers ( The semiconductor layer pattern 40 between 55 and 56 is exposed. Subsequently, in order to stabilize the surface of the exposed semiconductor layer 40, it is preferable to perform oxygen plasma.

다음으로, 도 6a 및 6b에서 보는 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질을 기판(10)의 상부에 코팅(coating)하여 보호막(70)을 형성한다. 이어, 마스크를 이용한 사진 공정으로 게이트 절연막(30)과 함께 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 78)을 형성하는 동시에, 보호막(70)의 상부에 요철 패턴을 형성한다.Next, as shown in FIGS. 6A and 6B, the passivation layer 70 is formed by coating an organic material having excellent planarization characteristics and photosensitive properties on the substrate 10. Subsequently, patterning is performed together with the gate insulating film 30 in a photolithography process using a mask to form contact holes 74, 76, and 78 that expose the gate pad 24, the drain electrode 66, and the data pad 68. A concave-convex pattern is formed on the passivation layer 70.

다음, 도 1 및 도 2에서 보는 바와 같이, 반사율을 가지는 은 또는 알루미늄을 포함하는 도전 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 반사막(82)과 접촉구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 각각 형성한다.Next, as shown in FIGS. 1 and 2, conductive materials including silver or aluminum having reflectance are stacked and patterned by a photolithography process using a mask to be connected to the drain electrode 66 through the contact hole 76. An auxiliary gate pad 86 and an auxiliary data pad 88 which are connected to the gate pad 24 and the data pad 68, respectively, are formed through the reflective film 82 and the contact holes 74 and 78, respectively.

본 발명의 실시예에서는 반사형 액정 표시 장치용 박막 트랜지스터 기판에 대하여 설명하였지만, 본 발명은 화소 전극을 투명한 도전 물질로 이용하여 투과형 액정 표시 장치용 박막 트랜지스터 기판에도 적용할 수 있다. 또한, 이러한 본 발명에 따른 반사형 또는 투과형 액정 표시 장치용 박막 트랜지스터 기판 상부에는 구동 집적 회로가 직접 실장될 수도 있으며, 구동 집적 회로를 포함하는 패키지가 실장될 수도 있다.In the exemplary embodiment of the present invention, a thin film transistor substrate for a reflective liquid crystal display has been described. However, the present invention may be applied to a thin film transistor substrate for a transmissive liquid crystal display using a pixel electrode as a transparent conductive material. In addition, a driving integrated circuit may be directly mounted on the thin film transistor substrate for a reflective or transmissive liquid crystal display according to the present invention, or a package including the driving integrated circuit may be mounted.

이와 같이, 본 발명에서는 외부로부터 신호가 전달되는 보조 게이트 패드 또는 보조 데이터 패드가 요철 표면을 가지도록 형성하여 이방성 도전막이 접착되는 면적을 극대화함으로써 이방성 도전막의 접착력을 극대화할 수 있다.As described above, in the present invention, the auxiliary gate pad or the auxiliary data pad through which the signal is transmitted from the outside may be formed to have an uneven surface to maximize the area to which the anisotropic conductive film is bonded, thereby maximizing the adhesive force of the anisotropic conductive film.

Claims (6)

절연 기판 위에 형성되어 있으며, 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선,A gate wiring formed on an insulating substrate and including a gate line and a gate electrode connected to the gate line; 상기 절연 기판 상부에 형성되어 있으며 둘 이상의 패턴으로 이루어진 보조 패드,An auxiliary pad formed on the insulating substrate and formed of two or more patterns; 상기 게이트 배선을 덮는 게이트 절연막,A gate insulating film covering the gate wiring, 상기 게이트 전극의 상기 게이트 절연막 상부에 형성되어 있는 반도체층,A semiconductor layer formed on the gate insulating film of the gate electrode; 상기 게이트 절연막 또는 상기 반도체층 상부에 형성되어 있으며, 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극, 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극 및 상기 데이터선에 연결되어 있으며 상기 보조 패드 상부에 형성되어 요철 표면을 가지는 데이터 패드를 포함하는 데이터 배선,A data line intersecting the gate line, a source electrode connected to the data line and adjacent to the gate electrode, and positioned opposite to the source electrode with respect to the gate electrode; A data line connected to a drain electrode and the data line and including a data pad formed on the auxiliary pad and having an uneven surface; 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.A thin film transistor substrate for a liquid crystal display device comprising a pixel electrode electrically connected to the drain electrode. 제1항에서,In claim 1, 상기 화소 전극과 상기 데이터 배선 사이에 형성되어 있으며, 상기 드레인 전극과 상기 화소 전극이 연결되는 제1 접촉 구멍과 상기 데이터 패드를 드러내는 제2 접촉 구멍을 가지는 보호막을 더 포함하는 액정 표시 장치용 박막 트랜지스터기판,And a passivation layer formed between the pixel electrode and the data line and having a first contact hole to which the drain electrode and the pixel electrode are connected and a second contact hole to expose the data pad. Board, 제1항에서,In claim 1, 상기 화소 전극과 동일한 층으로 형성되어 있으며 상기 제2 접촉 구멍을 통하여 상기 데이터 패드와 연결되고 상기 데이터 패드와 같이 요철 표면을 가지는 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.And an auxiliary data pad formed of the same layer as the pixel electrode and connected to the data pad through the second contact hole, and having an uneven surface, such as the data pad. 제3항에서,In claim 3, 상기 게이트 배선은 외부로부터 주사 신호를 전달받아 상기 게이트선으로 전달하는 게이트 패드를 더 포함하며,The gate line further includes a gate pad receiving a scan signal from the outside and transferring the scan signal to the gate line, 상기 보호막은 상기 게이트 절연막과 함께 상기 게이트 패드를 드러내는 제3 접촉 구멍을 가지며,The passivation layer has a third contact hole exposing the gate pad together with the gate insulating layer, 상기 화소 전극과 동일한 층에 상기 제3 접촉 구멍을 통하여 상기 게이트 패드와 전기적으로 연결되는 보조 게이트 패드를 더 형성하는 액정 표시 장치용 박막 트랜지스터 기판.And an auxiliary gate pad electrically connected to the gate pad through the third contact hole in the same layer as the pixel electrode. 제4항에서,In claim 4, 상기 게이트 패드는 적어도 둘 이상의 패턴으로 이루어지며, 상기 보조 게이트 패드는 상기 게이트 패드를 덮고 있어 요철 표면을 가지는 액정 표시 장치용 박막 트랜지스터 기판,The gate pad is formed of at least two patterns, and the auxiliary gate pad covers the gate pad and has a concave-convex surface, the thin film transistor substrate for a liquid crystal display device; 제1항에서,In claim 1, 상기 화소 전극은 투명한 도전 물질 또는 반사도를 가지는 도전 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.The pixel electrode is a thin film transistor substrate for a liquid crystal display device made of a transparent conductive material or a conductive material having a reflectivity.
KR1020010076504A 2001-12-05 2001-12-05 a thin film transistor substrate and a method for manufacturing the same KR20030046102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010076504A KR20030046102A (en) 2001-12-05 2001-12-05 a thin film transistor substrate and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010076504A KR20030046102A (en) 2001-12-05 2001-12-05 a thin film transistor substrate and a method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20030046102A true KR20030046102A (en) 2003-06-12

Family

ID=29573111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010076504A KR20030046102A (en) 2001-12-05 2001-12-05 a thin film transistor substrate and a method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20030046102A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742376B1 (en) * 2005-09-30 2007-07-24 삼성에스디아이 주식회사 Pad area and Method for fabricating the same
US9075273B2 (en) 2011-09-28 2015-07-07 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772508A (en) * 1993-06-14 1995-03-17 Casio Comput Co Ltd Thin film transistor panel
KR970030521A (en) * 1995-11-21 1997-06-26 김광호 Semiconductor device with new pad layer
KR19980072407A (en) * 1997-03-05 1998-11-05 구자홍 Structure of Liquid Crystal Display and Manufacturing Method Thereof
JPH11282012A (en) * 1998-03-30 1999-10-15 Seiko Epson Corp Active matrix substrate and liquid crystal display device
KR20010028532A (en) * 1999-09-21 2001-04-06 구본준, 론 위라하디락사 Liquid crystal display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772508A (en) * 1993-06-14 1995-03-17 Casio Comput Co Ltd Thin film transistor panel
KR970030521A (en) * 1995-11-21 1997-06-26 김광호 Semiconductor device with new pad layer
KR19980072407A (en) * 1997-03-05 1998-11-05 구자홍 Structure of Liquid Crystal Display and Manufacturing Method Thereof
JPH11282012A (en) * 1998-03-30 1999-10-15 Seiko Epson Corp Active matrix substrate and liquid crystal display device
KR20010028532A (en) * 1999-09-21 2001-04-06 구본준, 론 위라하디락사 Liquid crystal display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742376B1 (en) * 2005-09-30 2007-07-24 삼성에스디아이 주식회사 Pad area and Method for fabricating the same
US7859604B2 (en) 2005-09-30 2010-12-28 Samsung Mobile Display Co., Ltd. Pad area and method of fabricating the same
US9075273B2 (en) 2011-09-28 2015-07-07 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US7688415B2 (en) Liquid crystal display and method for manufacturing the same
KR100385082B1 (en) a liquid crystal display and a manufacturing method thereof
KR101119196B1 (en) Display apparatus and method of fabricating the same
KR101197223B1 (en) An array substrate for trans-flective liquid crystal display device and fabrication method of the same
JP5269402B2 (en) Thin film transistor substrate and manufacturing method thereof
JP2005527857A (en) Thin film transistor substrate for liquid crystal display device
US7796228B2 (en) Display substrate, method of manufacturing the same and display device having the same
KR20030016534A (en) liquid crystal display devices
KR20040024666A (en) Liquid crystal display and method of manufacturing the same
KR100684577B1 (en) Method for fabricating Transflective liquid crystal display device and the same
KR100870016B1 (en) A thin film transistor array panel, a liquid crystal display including the panel
US6559914B1 (en) Conductive black matrix layer for LCD display connected to gate through two vias
KR20030046102A (en) a thin film transistor substrate and a method for manufacturing the same
JP2004184741A (en) Structure of connecting electro-optical device and external terminal, and electronic device
KR100848109B1 (en) An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array substrate including the method
KR100774578B1 (en) Liquid crystal display device
KR100796936B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR100686232B1 (en) a liquid crystal display and a manufacturing method thereof
KR100878230B1 (en) a method for manufacturing a thin film transistor substrate
KR20020069414A (en) A thin film transistor array panel for liquid crystal display and a method for manufacturing the same
KR100750923B1 (en) A thin film transistor array substrate and a method for manufacturing the same
KR100859523B1 (en) Thin film transistor array panel for liquid crystal display
KR20040004855A (en) A method for manufacturing a thin film transistor array panel
KR20050011986A (en) Thin Film Transistor of Liquid Crystal Display Device and Method of Manufacturing The Same
KR20040000187A (en) a thin film transistor array panel, a common electrode panel, a liquid crystal display including the panels, and a method manufacturing the panels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J121 Written withdrawal of request for trial