KR20030045574A - 금속 전극 패턴 형성방법 - Google Patents
금속 전극 패턴 형성방법 Download PDFInfo
- Publication number
- KR20030045574A KR20030045574A KR1020010076329A KR20010076329A KR20030045574A KR 20030045574 A KR20030045574 A KR 20030045574A KR 1020010076329 A KR1020010076329 A KR 1020010076329A KR 20010076329 A KR20010076329 A KR 20010076329A KR 20030045574 A KR20030045574 A KR 20030045574A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pattern
- photoresist
- sio
- film layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000002184 metal Substances 0.000 title claims abstract description 32
- 238000000059 patterning Methods 0.000 title abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 44
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 238000004140 cleaning Methods 0.000 abstract 1
- 238000007598 dipping method Methods 0.000 abstract 1
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 56
- 239000002923 metal particle Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 금속 전극 패턴 형성방법에 대해 개시된다. 개시된 본 발명에 따른 금속 전극 패턴 형성방법은, 실리콘 웨이퍼 표면에 SiO₂절연막층을 증착시킨 후, 포토 레지스트를 코팅하는 단계와; 코팅된 상기 포토 레지스트 위에 패턴이 형성된 마스크를 올려놓고, 자외선을 조사해서 패턴을 인화하는 노광단계와; 상기 포토 레지스트층의 노광이후, 노광된 상기 포토 레지스트층를 현상액에 담궈 노광부를 에칭시키고, 비노광부의 패턴을 얻는 단계와; 상기 포토 레지스트층에 패턴이 형성된 후, 상기 기판을 버퍼드 HF 솔루션에 담궈 상기 SiO₂층에 캐비티를 형성시키고, 상기 기판을 헹구는 단계와; 상기 SiO₂절연막층에 금속 박막층을 증착시키는 단계와; 상기 금속 박막층이 증착된 후, 상기 포토 레지스트층을 제거하는 리프트-오프 단계를 포함하여 이루어진다.
본 발명에 따른 금속 전극 패턴 형성방법은, 리프트 -오프(lift-off) 공정 중에 금속 입자나 윙 팁(wing-tip)들에 의해 발생되는 금속 박막층에서 상대 전극과의 전기적인 단락을 피함으로서 디바이스의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 금속 전극 패턴 형성방법에 관한 것으로서, 특히 리프트 -오프 (lift-off) 공정 중에 금속 입자나 윙 팁(wing tip)들에 의해 발생되는 금속 박막층에서 상대 전극과의 전기적인 단락을 피함으로서 디바이스의 신뢰성을 향상시킬 수 있는 금속 전극 패턴 형성방법에 관한 것이다.
반도체 공정기술은 웨이퍼 표면에 반도체 소자나 집적회로를 형성하는 제조공정을 일컫는다. 기본적으로 웨이퍼를 가공하기 위해서는 여러 가지 물질의 박막을 웨이퍼 표면에 성장시키거나 증착하고, 웨이퍼 위에 형성된 박막을 부분적으로 제거하여 패턴을 형성하며, 필요에 따라 웨이퍼의 선택된 지역의 전도형태와 저항성을 변화시키기 위해 불순물을 주입하는 공정 등으로 이루어진다.
특히, 웨이퍼 표면에 형성된 박막을 선택적으로 제거하는 패턴 형성 공정중에 포토 리소그래피 공정에 대한 방법이 연구중이고, 반도체 소자 또는 회로의 집적도를 향상시키기 위한 연구의 일환으로 미세한 선폭을 구현할 수 있는 방법들에 대한 연구가 계속되고 있다.
통상적으로, 종래의 미세 패턴 형성공정은 포토 마스크를 이용하여 웨이퍼의 표면층 위에 형성된 포토 레지스트층에 마스크의 패턴을 전사하고, 그 패턴을 이용해서 표면층에 미세 패턴을 구현하는 방법을 이용한다.
도 1a 내지 1e는 종래에 따른 금속 전극 패턴 형성방법을 도시한 공정단면도이다. 도 1a에 도시된 바와 같이, 기판(11) 표면에 SiO₂절연막층(12)을 증착시키고, 그 위에 포토 레지스트층(13)을 소정 두께로 도포하는 단계가 수행된다. 여기서, 상기 포토 레지스트층(13)은 광조사에 의해서 감광부분이 현상액에 용해하지 않게 되거나 용해하게 되는 성질을 가진 것으로, 어느 것이나 그것들의 성분이 유기 용제 중에 용해된다. 또한, 상기 포토 레지스트층(13) 도포 공정은 웨이퍼를 진공중에서 고속 회전시키면서 상기 포토 레지스트층(13)을 도포하는 스핀 코팅 등의 방법으로 이루어진다.
이어서, 도 1b에 도시된 바와 같이, 상기 코팅된 포토 레지스트층(13)에 패턴이 형성된 마스크를 올려놓고, 자외선을 조사해서 패턴을 인화하는 노광하는 단계가 수행된다.
그 다음으로, 도 1c에 도시된 바와 같이, 상기 포토 레지스트층(13)을 현상액에 담궈 노광부가 에칭되어 비노광부의 패턴을 얻는 단계가 수행된다.
이어서, 도 1d에 도시된 바와 같이, 상기 포토 레지스트층(13)에 패턴이 형성된 후, SiO₂절연막층(12)의 노출된 부분에 금속 박막층(14)을 증착시키는 단계가 이루어진다.
마지막으로 도 1e에 도시된 바와 같이, 상기 금속 박막층(14)이 증착된 후, 상기 포토 레지스트층(13)을 제거하는 리프트-오프(lift-off)단계를 수행하게 된다.
상기와 같은 방법으로 리프트-오프(lift-off)공정을 수행했을 경우에는 상기 포토 레지스트층(13)의 측면각이 90도 미만의 예각을 형성하게 된다. 이와 같이 상기 포토 레지스트층(13)의 측면각이 수직이나 오버행(overhang) 구조를 갖지 않고 리프트-오프(lift-off)공정을 실시했을 때, 상기 포토 레지스트층(13)의 측면에 증착된 상기 금속 박막층(14)과 채널 위에 증착된 상기 금속 박막층(14)이 브리지를 형성하여 상기 금속 박막층 (14)의 모서리 부분에 금속입자나 윙 팁(wing-tip)들이 발생하게 된다.
이러한 현상은 남은 공정이 진행되는 동안이나 디바이스의 동작 중에 상대 쪽의 전극과 전기적인 쇼트 컷(short cut)을 일으키는 문제점이 발생된다. 또한,이러한 문제점을 해결하기 위해 스프레이 건을 사용하게 되는데, 이는 공정시간의 증가와 다른 결함들을 야기시킬 수 있는 또 다른 문제점이 발생될 수 있다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창출된 것으로서, 리프트 -오프(lift-off) 공정 중에 금속 입자나 윙 팁들에 의해 발생되는 금속 박막층에서 상대 전극과의 전기적인 단락을 피함으로서 디바이스의 신뢰성을 향상시킬 수 있는 금속 전극 패턴 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 1e는 종래에 따른 금속 전극 패턴 형성방법을 도시한 공정단면도.
도 2a 내지 2f는 본 발명에 따른 금속 전극 패턴 형성방법을 도시한 공정단면도.
<도면의 주요부분에 대한 부호의 설명>
11 --- 기판 12 --- SiO₂절연막층
13 --- 포토 레지스트층 14 --- 금속 박막층
21 --- 기판 22 --- SiO₂절연막층
23 --- 포토 레지스트층 24 --- 금속 박막층
상기의 목적을 달성하기 위하여 본 발명에 따른 금속 전극 패턴 형성방법은,
실리콘 웨이퍼 표면에 SiO₂절연막층을 증착시킨 후, 포토 레지스트를 코팅하는 단계와;
코팅된 상기 포토 레지스트 위에 패턴이 형성된 마스크를 올려놓고, 자외선을 조사해서 패턴을 인화하는 노광단계와;
상기 포토 레지스트층의 노광이후, 노광된 상기 포토 레지스트층를 현상액에 담궈 노광부를 에칭시키고, 비노광부의 패턴을 얻는 단계와;
상기 포토 레지스트층에 패턴이 형성된 후, 상기 기판을 버퍼드 HF 솔루션에 담궈 상기 SiO₂층에 캐비티를 형성시키고, 상기 기판을 헹구는 단계와;
상기 SiO₂절연막층에 금속 박막층을 증착시키는 단계와;
상기 금속 박막층이 증착된 후, 상기 포토 레지스트층을 제거하는 리프트-오프 단계를 포함하는 점에 그 특징이 있다.
여기서, 특히 노광된 상기 포토 레지스트층를 현상액에 담궈 노광부를 에칭시키고, 비노광부의 패턴을 얻는 단계이후, 상기 포토 레지스트층의 강도와 상기 SiO₂층 사이의 접착력을 증가시키는 포스트-베이크 단계가 더 추가 된 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 리프트 -오프(lift-off) 공정 중에 금속 입자나 윙 팁들의 발생으로 인해 금속 박막층에서 상대 전극과 전기적인 단락을 피함으로서 디바이스의 신뢰성을 향상시킬 수 있다.
이하 첨부된 도면을 참조하면서 본 발명의 실시 예를 상세히 설명한다.
도 2a 내지 2f는 본 발명에 따른 금속 전극 패턴 형성방법을 도시한 공정단면도이다. 도 2a에 도시된 바와 같이, 기판(21)표면에 SiO₂절연막층(22)을 증착시킨 후, 그 위에 HMDS(hexamethydisiazane)를 도포하고, 포토 레지스트층 (23)을 코팅하는 단계가 수행된다. 여기서, 상기 기판(21)위에 절연막으로 쓰이는 SiO₂절연막층(22)을 약 1㎛두께로 증착시킨 후 상기 포토 레지스트층 (23)와의 접착력을 좋게 하기 위해 HMDS(hexamethydisiazane)를 도포하고 포지티브형 상기 포토 레지스트층(23)을 코팅한다.
이어, 도 2b에 도시된 바와 같이, 상기 포토 레지스트층(23)위에 원하는 패턴이 형성된 마스크를 올려놓고, 자외선을 조사해서 패턴을 인화하는 노광 공정을 수행한다.
이어서, 도 2c에 도시된 바와 같이, 상기 포토 레지스트층(23)을 현상액에 담궈 노광부와 비노광부 용해도 차를 이용해서 노광부만 에칭되어 없어져 패턴을얻는 현상 공정이 수행된다.
그 다음, 원하는 패턴이 형성되면 상기 포토 레지스트층(23)과 상기 SiO₂절연막층(22)사이의 접착력과 상기 포토 레지스트층(23)의 강도를 증가시키기 위해 포토-베이크(post-bake)를 수행한다.
이어서, 도 2d에 도시된 바와 같이, 상기 포스트- 베이크(post-bake)된 상기 기판(21)을 버퍼드 HF 솔루션(Buffered HF-solution)에 담궈 상기 SiO₂ 절연막층 (22)에 캐비티(cavity)를 형성시키고, 상기 기판(21)를 헹구는 단계에서는 상기 포토 레지스트층(23)에 형성된 패턴의 모서리 부분보다 안쪽으로 상기 SiO₂절연막층 (22)에 홀이 형성되도록 하여 상기 모서리 부분에 금속 입자나 윙 팁들이 붙지 않게 한다.
그 후, 도 2e에 도시된 바와 같이, 상기 SiO₂절연막층(22)에 금속 박막층 (24)을 증착시키는 단계가 이루어지고, 이어서, 마지막으로 스퍼터나 E-beam장비에 위해 상기 금속 박막층(24)을 증착한 후, 상기 포토 레지스트(23)를 제거하여 원하는 팬턴을 얻는 리프트-오프(lift-off)를 수행하게 된다.
따라서, 상기 리프트-오프(lift-off) 공정 중에 발생할 수 있었던 금속 입자나 윙 팁들에 의해 상대 전극과의 전기적인 단락을 피할 수 있음으로 해서 디바이스의 신뢰성을 높이 향샹시킬 수 있으며, E-beam, ion-beam, X-ray와 같은 방법으로 실시한 리프트-오프 공정보다 싼 가격으로 공정을 진행시킬 수 있어 디바이스의 생산 단가 감소와 다른 복잡한 추가 공정없이 BHF(Buffered HF-solution) 에칭 공정만으로 공정을 간소화 시킬 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상의 설명에서와 같이 본 발명에 따른 금속 전극 패턴 형성방법은 리프트 -오프 공정 중에 금속 입자나 윙 팁들에 의해 발생되는 금속 박막층에서 상대 전극과 전기적인 단락을 피함으로서 디바이스의 신뢰성을 향상시킬 수 있다.
Claims (3)
- 실리콘 웨이퍼 표면에 SiO₂절연막층을 증착시킨 후, 포토 레지스트를 코팅하는 단계와;코팅된 상기 포토 레지스트 위에 패턴이 형성된 마스크를 올려놓고, 자외선을 조사해서 패턴을 인화하는 노광단계와;상기 포토 레지스트층의 노광이후, 노광된 상기 포토 레지스트층를 현상액에 담궈 노광부를 에칭시키고, 비노광부의 패턴을 얻는 단계와;상기 포토 레지스트층에 패턴이 형성된 후, 상기 기판을 버퍼드 HF 솔루션에 담궈 상기 SiO₂층에 캐비티를 형성시키고, 상기 기판을 헹구는 단계와;상기 SiO₂절연막층에 금속 박막층을 증착시키는 단계와;상기 금속 박막층이 증착된 후, 상기 포토 레지스트층을 제거하는 리프트-오프 단계를 포함하는 것을 특징으로 하는 금속 전극 패턴 형성방법.
- 제 1항에 있어서,상기 기판 표면에 SiO₂절연막층을 증착시킨 후, 포토 레지스트를 코팅하는 단계에서, SiO₂절연막층을 증착시킨 후 그 위에 HMDS를 도포하고, 포토 레지스트를 코팅하는 것을 특징으로 하는 금속 전극 패턴 형성방법.
- 제 1항에 있어서,노광된 상기 포토 레지스트층를 현상액에 담궈 노광부를 에칭시키고, 비노광부의 패턴을 얻는 단계이후, 상기 포토 레지스트층의 강도와 상기 SiO₂층 사이의 접착력을 증가시키는 포스트-베이크 단계가 더 추가 된 것을 특징으로 하는 금속 전극 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010076329A KR20030045574A (ko) | 2001-12-04 | 2001-12-04 | 금속 전극 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010076329A KR20030045574A (ko) | 2001-12-04 | 2001-12-04 | 금속 전극 패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030045574A true KR20030045574A (ko) | 2003-06-11 |
Family
ID=29572991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010076329A KR20030045574A (ko) | 2001-12-04 | 2001-12-04 | 금속 전극 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030045574A (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839034A (ja) * | 1981-09-01 | 1983-03-07 | Sanyo Electric Co Ltd | 電極形成方法 |
| JPH03246950A (ja) * | 1990-02-26 | 1991-11-05 | Oki Electric Ind Co Ltd | トランジスタのゲート電極の製造方法 |
| JPH10268343A (ja) * | 1997-03-24 | 1998-10-09 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JP2000340521A (ja) * | 1999-05-28 | 2000-12-08 | Toshiba Corp | パターン形成方法およびこれを用いた半導体装置 |
-
2001
- 2001-12-04 KR KR1020010076329A patent/KR20030045574A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839034A (ja) * | 1981-09-01 | 1983-03-07 | Sanyo Electric Co Ltd | 電極形成方法 |
| JPH03246950A (ja) * | 1990-02-26 | 1991-11-05 | Oki Electric Ind Co Ltd | トランジスタのゲート電極の製造方法 |
| JPH10268343A (ja) * | 1997-03-24 | 1998-10-09 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JP2000340521A (ja) * | 1999-05-28 | 2000-12-08 | Toshiba Corp | パターン形成方法およびこれを用いた半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218532A (en) | Photolithographic technique for depositing thin films | |
| US20030165747A1 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| JP3475314B2 (ja) | レジストパターン形成方法 | |
| JPH0466345B2 (ko) | ||
| JP3157772B2 (ja) | メタル配線のリペア方法 | |
| EP0877417A1 (en) | Method for fabrication of electrodes and other electrically-conductive structures | |
| KR20030045574A (ko) | 금속 전극 패턴 형성방법 | |
| JPH0458167B2 (ko) | ||
| JP3140369B2 (ja) | 深溝底部における電極パターン形成方法 | |
| JP4675450B2 (ja) | 薄膜パターンの形成方法 | |
| JPH08220771A (ja) | パターン形成方法 | |
| JPH0314172B2 (ko) | ||
| JP2580681B2 (ja) | 半導体装置の製造方法 | |
| JPH11204414A (ja) | パターン形成法 | |
| KR20120087675A (ko) | 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법 | |
| KR101211721B1 (ko) | 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법 | |
| JP2002025935A (ja) | 導体部材形成方法、パターン形成方法 | |
| KR0138066B1 (ko) | 위상반전마스크 제작 방법 | |
| KR101250422B1 (ko) | 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| CN115692192A (zh) | 非光敏胶图形化加工工艺 | |
| KR100256649B1 (ko) | 전기도금층 포토 리소그래피 방법 | |
| JPH0864931A (ja) | 電子部品の微細電極形成方法 | |
| JPS646448B2 (ko) | ||
| JPS60173713A (ja) | 薄膜パタ−ン付設基板の表面平担化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |