KR20030040807A - 특정 대역에서의 주파수 왜곡을 선택적으로 보상하는인버스 싱크 필터 및 그 방법 - Google Patents

특정 대역에서의 주파수 왜곡을 선택적으로 보상하는인버스 싱크 필터 및 그 방법 Download PDF

Info

Publication number
KR20030040807A
KR20030040807A KR1020010071391A KR20010071391A KR20030040807A KR 20030040807 A KR20030040807 A KR 20030040807A KR 1020010071391 A KR1020010071391 A KR 1020010071391A KR 20010071391 A KR20010071391 A KR 20010071391A KR 20030040807 A KR20030040807 A KR 20030040807A
Authority
KR
South Korea
Prior art keywords
input signal
inverse
difference
frequency
control coefficient
Prior art date
Application number
KR1020010071391A
Other languages
English (en)
Other versions
KR100429898B1 (ko
Inventor
강헌식
김종원
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0071391A priority Critical patent/KR100429898B1/ko
Publication of KR20030040807A publication Critical patent/KR20030040807A/ko
Application granted granted Critical
Publication of KR100429898B1 publication Critical patent/KR100429898B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0282—Sinc or gaussian filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/025—Notch filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Picture Signal Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

특정 대역에서의 주파수 왜곡을 선택적으로 보상하는 인버스 싱크 필터 및 그 방법이 개시된다. 본 발명에 따른 인버스 싱크 필터는 주파수 왜곡을 보상하고자 하는 입력신호를 제어 계수에 상응하여 인버스 싱크 함수의 형태로 근사화하여 근사화된 인버스 싱크 함수를 생성하는 역 싱크 함수 근사화부 및 근사화된 인버스 싱크 함수와 입력신호를 가산하여 입력신호에서 싱크 형태의 주파수 왜곡을 보상하는 가산기를 포함하는 것을 특징으로 하고, 실제 사용되는 주파수 대역에서의 주파수 왜곡을 선택적으로 보상함으로써, 사용하지 않는 주파수 대역의 주파수 왜곡 보상을 위한 하드웨어를 줄여 칩의 면적을 줄일 수 있다.

Description

특정 대역에서의 주파수 왜곡을 선택적으로 보상하는 인버스 싱크 필터 및 그 방법{Inverse-sinc filter for compensating for frequency distortion selectively in predetermined band and filtering method thereof}
본 발명은 인버스 싱크 필터에 관한 것으로, 특히, 적용되는 시스템의 특성에 따라 특정 대역에서의 주파수 왜곡을 선택적으로 보상하는 인버스 싱크 필터에 관한 것이다.
일반적으로 인버스 싱크 필터(Inverse-Sinc Filter)는 디지털 신호를 아날로그 신호로 변환하는 D/A(Digital to Analog) 변환기에서의 샘플 앤 홀드(Sample and Hold) 기능 때문에 발생하는 주파수 영역에서의 왜곡을 보상하기 위해 이용된다.
도 1a 및 도 1b는 일반적인 D/A 변환기의 주파수 응답과 이를 보상하기 위한 인버스 싱크 필터의 주파수 응답을 나타내는 도면으로서, 도 1a는 D/A 변환기의 주파수 응답을, 도 1b는 인버스 싱크 필터의 주파수 응답을 각각 나타낸다.
도 1a 및 도 1b를 참조하여, D/A 변환기는 싱크 함수와 같은 주파수 응답 특성을 가짐을 보이며, 인버스 싱크 필터는 역 싱크 함수 특성을 가져 D/A 변환기의 싱크 함수 왜곡을 보상하게 된다.
한편, 종래의 인버스 싱크 필터는 D/A 변환기가 적용되는 용도의 구분이 없이 주파수 전체 대역에서의 왜곡을 보상한다. 예컨대, 홈 피엔에이(HomePNA: Home Phoneline Network Alliance) 시스템이 이용하는 주파수 대역은 4MHz~10MHz까지의구간이다. 그러나, 종래의 인버스 싱크 필터는 0~10MHz까지의 주파수 영역에서 발생되는 전체 왜곡을 보상하도록 설계된다. 즉, 0~4MHz 구간의 왜곡 보상을 위한 하드웨어가 추가되어 인버스 싱크 필터의 구성이 복잡해진다.
도 2는 종래의 인버스 싱크 필터를 개략적으로 나타내는 블록도로서, 지연기들(100a~100d), 곱셈기들(110a~110e) 및 가산기(120)를 포함하여 구성된다. 참고로, 도 2에 도시된 인버스 싱크 필터는 선형 위상을 가지는 유한 임펄스 필터(FIR:Finite Impulse Response Filter)의 구성을 갖는다.
도 2를 참조하여, 종래의 인버스 싱크 필터는 도시된 바와 같이, 하나의 곱셈기, 덧셈기 및 지연소자를 포함하여 하나의 기본구조 탭(tap)을 이루며, 이 기본 구조인 탭이 직렬 연결된 구조로 이루어진다. 각각의 곱셈기에 곱하는 계수들 h(0), h(1), h(2), ..., h(n-1), h(n)은 구하고자 하는 응답에 가장 근사적인 응답특성을 가질 수 있도록 계산된 값이다.
도 2에 도시된 바와 같은 구조를 가진 종래의 인버스 싱크 필터는 0Hz의 주파수에서부터 0.41fs(여기서, fs는 샘플링 주파수) 또는 0.45fs까지의 주파수까지 보상하는 것으로, 0.41fs까지의 주파수는 7탭으로 구성되며, 0.45fs까지의 주파수는 11탭으로 구성된다. 한편, 홈 PNA 시스템은 4MHz~10MHz(여기서, 샘플링 주파수가 32MHz인 경우 0.125fs~0.3125fs)를 사용하며, 0~4MHz 사이의 주파수 대역은 사용하지 않는다. 그러나, 종래에는 이처럼 사용하지 않는 0~4MHz 대역에까지 주파수 왜곡을 보상하므로 인해 필터의 탭의 길이가 길어지게 되며, 이는 곧 불필요한 하드웨어의 증가를 야기 시킨다.
도 3은 도 2에 도시된 인버스 싱크 필터의 주파수 왜곡에 대한 보상대역을 보여주는 그래프이다.
도 3을 참조하면, 도 2에 도시된 인버스 싱크 필터는 0Hz~10MHz까지의 주파수 왜곡을 보상한다. 그러나, 실제로 사용되는 주파수 대역이 4MHz~10MHz인 경우 0Hz~4MHz까지의 주파수 왜곡 보상을 위한 탭이 추가되며, 결국 불필요한 하드웨어가 증가된다.
본 발명이 이루고자 하는 제1기술적 과제는 특정 주파수 대역에서 디지털/아날로그 변환에 의한 주파수 왜곡을 보상하는 인버스 싱크 필터를 제공하는 데 있다.
본 발명이 이루고자 하는 제2기술적 과제는 특정 주파수 대역에서 디지털/아날로그 변조에 의한 주파수 왜곡을 보상하는 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 제3기술적 과제는 특정 주파수 대역에서 디지털/아날로그 변조에 의한 주파수 왜곡을 보상하는 방법을 컴퓨터에서 실행 가능한 프로그램 코드로 기록한 기록 매체를 제공하는 데 있다.
본 발명이 이루고자 하는 제4기술적 과제는 특정 주파수 대역에서 디지털/아날로그 변조에 의한 주파수 왜곡을 보상하는 인버스 싱크 필터를 이용한 디지털 변조 장치를 제공하는 데 있다.
도 1a 및 도 1b는 일반적인 D/A 변환기의 주파수 응답과 이를 보상하기 위한 인버스 싱크 필터의 주파수 응답을 나타내는 도면이다.
도 2는 종래의 인버스 싱크 필터를 개략적으로 나타내는 블록도이다.
도 3은 도 2에 도시된 인버스 싱크 필터의 주파수 왜곡에 대한 보상대역을 보여주는 그래프이다.
도 4는 본 발명에 따른 특정 주파수 대역에서 디지털/아날로그 변조에 의한 주파수 왜곡을 보상하는 인버스 싱크 필터를 개략적으로 나타내는 블록도이다.
도 5는 도 4에 도시된 차분기(204)의 주파수 응답을 나타내는 도면이다.
도 6은 도 5에서 여러 가지 제어 계수(a)에 대한 곱셈기(206)의 주파수 응답 특성들을 나타내는 도면이다.
도 7은 도 4에 도시된 인버스 싱크 필터를 이용한 홈 PNA 디지털 변조 시스템의 일실시예를 개략적으로 나타내는 블록도이다.
도 8a 및 도 8b는 도 6의 인버스 싱크 필터(24)의 제어 계수(a)를 여러 가지로 설정하고, 설정된 각 제어 계수(a)별로 도 7에 도시된 디지털 변환 시스템의 주파수 응답 특성을 나타내는 도면이다.
상기 제1과제를 이루기 위해, 주파수 왜곡을 보상하고자 하는 입력신호를 제어 계수에 상응하여 인버스 싱크 함수의 형태로 근사화하여 근사화된 인버스 싱크 함수를 생성하는 역 싱크 함수 근사화부 및 근사화된 인버스 싱크 함수와 입력신호를 가산하여 입력신호에서 싱크 형태의 주파수 왜곡을 보상하는 가산기를 포함하는 것이 바람직하다.
상기 제2과제를 이루기 위해, (a)주파수 왜곡을 보상하고자 하는 입력신호를 제어 계수에 상응하여 인버스 싱크 함수의 형태로 근사화하여 근사화된 인버스 싱크 함수를 생성하는 단계 및 (b)근사화된 인버스 싱크 함수와 입력신호를 가산하여 입력신호에서 싱크 형태의 주파수 왜곡을 보상하는 단계를 포함하는 것이 바람직하다.
상기 제4과제를 이루기 위해, 특정 주파수 대역을 사용하는 홈 PNA 시스템에서 이용되는 본 발명에 따른 디지털 변조 장치는 입력신호를 성상 부호화하는 성상 부호화기, 성상 부호화기에서 부호화된 데이터를 저역 통과 필터링하는 성형 필터, 성형 필터에서 필터링된 데이터를 소정의 반송파를 중심으로 하는 대역으로 천이시키는 주파수 천이기, 제어 계수에 응답하여, 주파수 천이기에서 주파수 천이된 데이터가 특정 주파수 대역에서의 싱크 형태의 주파수 왜곡을 선택적으로 보상하기 위한 인버스 싱크 필터 및 인버스 싱크 필터로부터 왜곡 보상된 데이터를 아날로그 신호로 변환하는 디지털/아날로그 변환기를 포함하는 것이 바람직하다.
이제, 본 발명에 따른 특정 주파수 대역에서 디지털/아날로그 변조에 의한 주파수 왜곡을 보상하는 인버스 싱크 필터 및 그 방법에 대해 첨부한 도면들을 참조하여 다음과 같이 상세히 설명한다.
도 4는 본 발명에 따른 특정 주파수 대역에서 디지털/아날로그 변조에 의한 주파수 왜곡을 보상하는 인버스 싱크 필터를 개략적으로 나타내는 블록도로서, 역 싱크 함수 근사화부(200) 및 가산기(210)를 포함하여 구성된다.
도 4를 참조하여, 역 싱크 함수 근사화부(200)는 주파수 왜곡을 보상하고자 하는 입력신호(IN)를 제어 계수(a)에 상응하여 인버스 싱크 함수의 형태로 근사화하여 근사화된 인버스 싱크 함수를 생성한다. 구체적으로, 역 싱크 함수 근사화부(200)는 지연기(202), 차분기(204) 및 곱셈기(206)를 포함하여 구성된다.
지연기(202)는 입력신호(IN)를 하나의 샘플링 시간(1/fs)만큼 지연시켜 지연된 입력신호를 발생한다.
차분기(204)는 지연기(202)로부터 출력되는 지연된 입력신호와 입력신호(IN)간의 차를 구하고, 이를 차신호로서 출력한다.
곱셈기(206)는 차분기(204)에서 출력되는 차신호와 제어 계수(a)를 곱하고, 곱한 결과를 근사화된 역 싱크 함수로서 출력한다.
계속해서, 가산기(212)는 근사화된 인버스 싱크 함수와 입력신호(IN)를 가산하여 입력신호에서 싱크 형태의 주파수 왜곡이 보상된 신호를 출력단자 OUT으로 출력한다.
한편, 도 4의 역 싱크 함수 근사화부(200)의 곱셈기(206)는 제어 계수(a)의 형태에 따라 여러 가지로 구현될 수 있다. 예컨대, 제어 계수(a)가 2의 n(여기서, n은 정수)승수 배라면 곱셈기(206)는 쉬프터(shifter)로 구현될 수 있다. 예를 들어, 01101(십진표기로 13)에 2를 곱한다는 것은 01101을 우측으로 한 비트 쉬프트시키는 것과 같다. 또한, 제어 계수(k)가 CSD(Canonical Signed Digit)의 형태로 표현된다면, 곱셈기(206)는 덧셈기로 구현될 수도 있다.
도 5는 도 4에 도시된 차분기(204)의 주파수 응답을 나타내는 도면이다.
도 4 및 도 5를 참조하여, 먼저 차분기(204)의 출력을 주파수 영역에서 보았을 경우 그 응답 특성 Hd(f)는 다음 수학식 1과 같으며, 이를 그래프로 나타내면 도 5와 같다.
도 5를 참조하면, 1/2 샘플링 주파수의 값까지는 주파수에 따라 증가하는 일종의 고대역 통과 필터(High Pass Filter)처럼 동작함을 보인다. 이를 인버스 싱크 함수와 근사적인 값을 가지도록 하기 위해서는 곱셈기(206)에서 차분기(204)의 출력인 차신호에 소정의 제어 계수(a)를 곱해주어야 한다.
도 6은 도 5에서 여러 가지 제어 계수(a)에 대한 곱셈기(206)의 주파수 응답 특성들을 나타내는 도면이다. 설명의 편의를 위해 샘플링 주파수 fs는 32MHz인 것으로하며, 따라서, 1/2 fs는 16MHz이다.
도 6을 참조하면, 제어 계수(a)의 값을 0.1~0.5까지 변화시킨 경우를 이상적인 인버스 싱크(Ideal invers-sinc) 함수와 비교한 결과를 보인다. 이처럼, 제어 계수(a)의 값을 변화시켜, 곱셈기(206)의 주파수 응답 특성이 이상적인 인버스 싱크 함수와 가장 근접한 그래프 형태를 갖는 제어 계수(a)를 선택한다. 제어 계수(a)의 값이 큰 값 예컨대 k=0.5인 경우 구하고자 하는 이상적인 인버스 싱크함수와 큰 오차를 보인다. 반면, 제어 계수(k)의 값이 작은 값 예컨대 k=0.1인 경우 이상적인 인버스 싱크 함수와 근사화되는 주파수 대역이 작아진다. 예를 들어, 홈 PNA의 경우 4MHz~10MHz의 주파수 대역을 이용하며, 도 6을 참조하여, 4MHz~10MHz사이에서 이상적인 인버스 싱크 함수와 가장 근접한 그래프는 제어 계수(a)가 0.125인 경우이다. 따라서, 인버스 싱크 필터를 홈 PNA에 적용할 경우, 도 4에 도시된 인버스 싱크 필터의 제어 계수(a)를 0.125로 결정할 수 있다.
도 7은 도 4에 도시된 인버스 싱크 필터를 이용한 홈 PNA 디지털 변조 시스템의 일실시예를 개략적으로 나타내는 블록도로서, 성상(constellation) 부호기(10), 제1 및 제2성형(pulse shaping) 필터(12,14), 주파수 천이기(16,18), 가산기(20), 노치(notch) 필터(22), 인버스 싱크 필터(24) 및 D/A 변환기(26)를 포함하여 구성된다.
도 7을 참조하여, 성상 부호기(10)는 입력 데이터(INPUT DATA)를 성상 부호화하고, 성상 부호화된 데이터는 데이터의 대역폭만큼의 통과대역을 가지는 성형필터들(12,14)을 각각 통과된다.
주파수 천이기(16,18)는 제1 및 제2성형필터(12,14)를 통과한 데이터에 소정의 반송파 cos(ωnt) 및 sin(ωnt)를 곱하여 통과대역을 반송파를 중심으로 하는 대역으로 천이시킨다. 이처럼 반송파를 중심으로 하는 대역으로 대역천이된 신호들은 가산기(20)에서 가산되어 노치 필터(22)로 입력된다.
노치 필터(22)는 7~7.3MHz의 대역을 가지며, 가산기(20)에서 출력되는 신호가 햄(HAM:아마추어무선국) 신호의 간섭을 피하기 위한 필터링을 수행한다.
인버스 싱크 필터(24)는 노치 필터(22)를 통과한 데이터에서 후단의 D/A 변환기에 의해 발생되는 싱크 함수 형태의 주파수 왜곡을 보상하기 위해, 특정 주파수 대역에서 역 싱크 함수의 주파수 응답특성을 갖도록 필터링한다. 즉, 홈 PNA 디지털 변조 시스템의 경우, 사용하는 주파수 대역은 4MHz~10MHz이며, 인버스 싱크 필터(24)는 4MHz~10MHz에서 발생되는 싱크 형태의 주파수 왜곡을 보상하기 위한 역 싱크 함수의 주파수 응답특성을 갖는다. 바람직하게는, 인버스 싱크 필터(24)는 도 4에 도시된 바와 같이 구성될 수 있다.
D/A 변환기(26)는 인버스 싱크 필터(24)에서 출력된 신호를 디지털/아날로그 변환하고, 변환된 신호를 출력 데이터(OUTPUT DATA)로서 출력한다. 도 1(a)를 참조하여 설명된 바와 같이, D/A 변환으로 인한 주파수 응답이 전체 주파수 구간에서 일정한 크기의 응답을 가지는 것이 아나라 싱크(sinc)함수 즉,의 응답 특성을 갖는다. 이러한 입력신호 주파수에 대한 왜곡을 보상하기 위해 D/A 변환을 하기 전에 입력신호에 인버스 싱크 함수 즉,의 주파수 응답특성을 갖는 인버스 싱크 필터(24)를 통과시킴으로써 D/A 변환기(26)로 인한 주파수 왜곡을 보상할 수 있게 된다.
도 8a 및 도 8b는 도 6의 인버스 싱크 필터(24)의 제어 계수(a)를 여러 가지로 설정하고, 설정된 각 제어 계수(a)별로 도 7에 도시된 디지털 변환 시스템의 주파수 응답 특성을 나타내는 도면으로, 도 8a에는 이상적(ideal)인 경우 E0(f), 제어 계수(k)가 각각 0.125인 경우 E1(f), 0.1232인 경우 E2(f), 0.13636인 경우E3(f) 및 인버스 싱크 필터로 보상하지 않는 경우 E4(f)에 대해, 도 7에 도시된 디지털 변환 장치의 주파수 응답 특성을 나타낸다. 그리고, 도 8b는 각각의 경우에 대해 최대 보상 손실을 나타낸다.
도 8a 및 도 8b를 참조하여, 인버스 싱크 필터(24)에서 계수 설정을 0.125~0.13636 사이의 값으로 설정하였을 때, 도 7에 도시된 디지털 변환 시스템의 4MHz~10MHz 주파수 대역에서 주파수 왜곡에 의한 손실이 최대 0.2dB 미만임을 보인다. 즉, 홈 PNA의 디지털 변환 장치에 적용되는 본 발명에 따른 인버스 싱크 필터는 종래에 0Hz에서부터의 주파수 왜곡을 보상하는 것이 아니라 실제 사용되는 주파수 구간인 4MHz~10MHz 사이의 주파수 왜곡을 보상한다. 결국, 지연기, 차분기, 곱셈기 및 덧셈기를 포함하여 이루어지는 비교적 간단한 구성을 갖는 인버스 싱크 필터를 이용하여 원하는 주파수 대역의 왜곡을 선택적으로 보상할 수 있게 된다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플라피디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터네을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이, 특정 대역에서의 주파수 왜곡을 선택적으로 보상하는 본 발명의 인버스 싱크 필터 및 그 방법에 따르면 실제 사용되는 주파수 대역에서의 주파수 왜곡을 선택적으로 보상함으로써, 사용하지 않는 주파수 대역의 주파수 왜곡 보상을 위한 하드웨어를 줄여 칩의 면적을 줄일 수 있다.

Claims (12)

  1. 주파수 왜곡을 보상하고자 하는 입력신호를 제어 계수에 상응하여 인버스 싱크 함수의 형태로 근사화하여 근사화된 인버스 싱크 함수를 생성하는 역 싱크 함수 근사화부; 및
    상기 근사화된 인버스 싱크 함수와 상기 입력신호를 가산하여 상기 입력신호에서 싱크 형태의 주파수 왜곡을 보상하는 가산기를 포함하는 것을 특징으로 하는 인버스 싱크 필터.
  2. 제1항에 있어서, 상기 역 싱크 함수 근사화부는
    상기 입력신호를 하나의 샘플링 시간만큼 지연시켜 지연된 입력신호를 발생하는 지연기;
    상기 지연된 입력신호와 상기 입력신호간의 차를 구하는 차분기; 및
    상기 차분기에서 출력되는 차신호와 상기 제어 계수를 곱하고, 곱한 결과를 상기 근사화된 역 싱크 함수로서 출력하는 곱셈기를 포함하는 것을 특징으로 하는 인버스 싱크 필터.
  3. 제1항에 있어서, 상기 제어 계수가 2의 n승수 배인 경우, 상기 역 싱크 함수 근사화부는
    상기 입력신호를 하나의 샘플링 시간만큼 지연시켜 지연된 입력신호를 발생하는 지연기;
    상기 지연된 입력신호와 상기 입력신호간의 차를 구하는 차분기; 및
    상기 차분기에서 출력되는 차신호를 n비트만큼 쉬프트하고, 쉬프트된 결과를 상기 근사화된 역 싱크 함수로서 출력하는 쉬프터를 포함하는 것을 특징으로 하는 인버스 싱크 필터.
  4. 제1항에 있어서, 상기 제어 계수가 씨.에스.디.(CSD:Canonical Signed Digit) 형태인 경우, 상기 역 싱크 함수 근사화부는
    상기 입력신호를 하나의 샘플링 시간만큼 지연시켜 지연된 입력신호를 발생하는 지연기;
    상기 지연된 입력신호와 상기 입력신호간의 차를 구하는 차분기; 및
    상기 차분기에서 출력되는 차신호에 상기 제어 계수를 가산하고, 가산한 결과를 상기 근사화된 역 싱크 함수로서 출력하는 가산기를 포함하는 것을 특징으로 하는 인버스 싱크 필터.
  5. (a)주파수 왜곡을 보상하고자 하는 입력신호를 제어 계수에 상응하여 인버스 싱크 함수의 형태로 근사화하여 근사화된 인버스 싱크 함수를 생성하는 단계; 및
    (b)상기 근사화된 인버스 싱크 함수와 상기 입력신호를 가산하여 상기 입력신호에서 싱크 형태의 주파수 왜곡을 보상하는 단계를 포함하는 것을 특징으로 하는 주파수 왜곡 보상 방법.
  6. 제5항에 있어서, 상기 (a)단계는
    (a11)상기 입력신호를 하나의 샘플링 시간만큼 지연시켜 지연된 입력신호를 발생하는 단계;
    (a12)상기 지연된 입력신호와 상기 입력신호간의 차를 구하는 단계; 및
    (a13)상기 (a12)단계에서 구한 차신호와 상기 제어 계수를 곱하여 상기 근사화된 역 싱크 함수를 생성하는 단계를 포함하는 것을 특징으로 하는 주파수 왜곡 보상 방법.
  7. 제5항에 있어서, 상기 제어 계수는 2의 n(여기서, n은 정수)승수 배이며,
    상기 (a)단계는,
    (a21)상기 입력신호를 하나의 샘플링 시간만큼 지연시켜 지연된 입력신호를 발생하는 단계;
    (a22)상기 지연된 입력신호와 상기 입력신호간의 차를 구하는 단계; 및
    (a23)상기 (a22)단계에서 구한 차신호를 n비트만큼 쉬프트하고, 쉬프트된 결과를 상기 근사화된 역 싱크 함수로서 생성하는 단계를 포함하는 것을 특징으로 하는 주파수 왜곡 보상 방법.
  8. 제5항에 있어서, 상기 제어 계수는 CSD(Canonical Signed Digit)이며,
    상기 (a)단계는,
    (a31)상기 입력신호를 하나의 샘플링 시간만큼 지연시켜 지연된 입력신호를 발생하는 단계;
    (a32)상기 지연된 입력신호와 상기 입력신호간의 차를 구하는 단계; 및
    (a33)상기 (a32)단계에서 구한 차신호에 상기 제어 계수를 가산하고, 가산된 결과를 상기 근사화된 역 싱크 함수로서 생성하는 단계를 포함하는 것을 특징으로 하는 주파수 왜곡 보상 방법.
  9. 제5항 내지 제8항 중 어느 한 항의 방법을 컴퓨터에서 실행 가능한 프로그램 코드로 기록한 기록 매체.
  10. 특정 주파수 대역을 사용하는 홈 PNA 시스템에서 이용되는 디지털 변조 장치에 있어서,
    입력신호를 성상 부호화하는 성상 부호화기;
    상기 성상 부호화기에서 부호화된 데이터를 저역 통과 필터링하는 성형 필터;
    상기 성형 필터에서 필터링된 데이터를 소정의 반송파를 중심으로 하는 대역으로 천이시키는 주파수 천이기;
    제어 계수에 응답하여, 상기 주파수 천이기에서 주파수 천이된 데이터가 상기 특정 주파수 대역에서의 싱크 형태의 주파수 왜곡을 선택적으로 보상하기 위한 인버스 싱크 필터; 및
    상기 인버스 싱크 필터로부터 왜곡 보상된 데이터를 아날로그 신호로 변환하는 디지털/아날로그 변환기를 포함하는 것을 특징으로 하는 디지털 변조 장치.
  11. 제10항에 있어서, 상기 디지털 변조 장치는 햄(HAM) 신호의 간섭을 피하기 위한 노치 필터를 더 구비하는 것을 특징으로 하는 디지털 변조 장치.
  12. 제10항에 있어서, 상기 인버스 싱크 필터는
    상기 주파수 천이된 데이터를 상기 제어 계수에 상응하여 인버스 싱크 함수의 형태로 근사화하여 근사화된 인버스 싱크 함수를 생성하는 역 싱크 함수 근사화부; 및
    상기 근사화된 인버스 싱크 함수와 상기 주파수 천이된 데이터를 가산하여 상기 주파수 천이된 데이터에서 싱크 형태의 주파수 왜곡을 보상하는 가산기를 포함하는 것을 특징으로 하는 디지털 변조 장치.
KR10-2001-0071391A 2001-11-16 2001-11-16 특정 대역에서의 주파수 왜곡을 선택적으로 보상하는인버스 싱크 필터 및 그 방법 KR100429898B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0071391A KR100429898B1 (ko) 2001-11-16 2001-11-16 특정 대역에서의 주파수 왜곡을 선택적으로 보상하는인버스 싱크 필터 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0071391A KR100429898B1 (ko) 2001-11-16 2001-11-16 특정 대역에서의 주파수 왜곡을 선택적으로 보상하는인버스 싱크 필터 및 그 방법

Publications (2)

Publication Number Publication Date
KR20030040807A true KR20030040807A (ko) 2003-05-23
KR100429898B1 KR100429898B1 (ko) 2004-05-03

Family

ID=29569801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0071391A KR100429898B1 (ko) 2001-11-16 2001-11-16 특정 대역에서의 주파수 왜곡을 선택적으로 보상하는인버스 싱크 필터 및 그 방법

Country Status (1)

Country Link
KR (1) KR100429898B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115378770A (zh) * 2021-05-19 2022-11-22 Oppo广东移动通信有限公司 信号补偿方法及装置、频域补偿数据确定方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213943A (ja) * 1995-01-31 1996-08-20 Nec Corp 干渉補償器
KR0154779B1 (ko) * 1995-10-12 1998-12-15 김광호 승산기-프리 구조의 멀티-스테이지 데시메이션 하프 밴드 필터
JP3648308B2 (ja) * 1995-11-30 2005-05-18 株式会社日立グローバルストレージテクノロジーズ 等化器および磁気記録信号再生装置
KR100212480B1 (ko) * 1996-11-18 1999-08-02 정선종 싱크 함수를 이용한 페이딩 추정 방법
JPH1117463A (ja) * 1997-06-23 1999-01-22 Yagi Antenna Co Ltd 歪補償増幅器
KR100391565B1 (ko) * 2000-10-13 2003-07-16 이창재 수정된 싱크보간법을 이용한 레일리페이딩 보상방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115378770A (zh) * 2021-05-19 2022-11-22 Oppo广东移动通信有限公司 信号补偿方法及装置、频域补偿数据确定方法及装置

Also Published As

Publication number Publication date
KR100429898B1 (ko) 2004-05-03

Similar Documents

Publication Publication Date Title
EP0695032B1 (en) Digital-to-digital sample rate converter
US5933452A (en) Timing interpolator in digital demodulator
KR940005380B1 (ko) 디지탈 지연장치
US5199046A (en) First and second digital rate converter synchronization device and method
US5335194A (en) Sample rate converter
KR100799406B1 (ko) 대역 내 신호의 감쇠를 보상하기 위한 디지털 샘플링레이트 변환기
Candan An efficient filtering structure for Lagrange interpolation
CA2152658A1 (en) Sample rate converter and sample rate conversion method
Johansson et al. Linear-phase FIR interpolation, decimation, and mth-band filters utilizing the Farrow structure
US5606319A (en) Method and apparatus for interpolation and noise shaping in a signal converter
US4323864A (en) Binary transversal filter
JPH0263208A (ja) 変調装置
US4617537A (en) Method for digital quadrature amplitude modulation
KR100429898B1 (ko) 특정 대역에서의 주파수 왜곡을 선택적으로 보상하는인버스 싱크 필터 및 그 방법
WO1996015585A1 (en) Rf transmitter
MXPA00008270A (es) Modulador digital de vsb.
MXPA00008264A (es) Generador de senal de portadora de modulador complejo.
US5272655A (en) Sample rate converting filter
MXPA00008266A (es) Circuitos de compensacion de seno(x)/x.
JP3760113B2 (ja) ディジタルアップコンバータ
JP2781946B2 (ja) 直交周波数分割多重信号発生器
US5838600A (en) DC gain invariant filter implementation
JPH1141305A (ja) 変調装置
US20020158785A1 (en) Digital-t0-analog converter using different multiplicators between first and second portions of a data holding period
MXPA00008269A (es) Un convertidor de codigo de pulso modulado a banda lateral residual centrada de dc.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100401

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee