KR20030038064A - 음성메모리의 엑세스 충돌방지장치 및 그 제어방법 - Google Patents

Abstract

본 발명은 통신시스템의 데이터링크보드와 연동하는 시분할스위치로부터 스위칭된 음성데이터를 저장하고 리드어드레스에 맞춰 그 저장된 음성데이터를 출력하는 메모리부와, 상기 메모리부에 연결되어 음성데이터의 라이트어드레스와 리드어드레스를 클럭신호의 설정된 주기만큼 서로 지연되게 생성하는 논리처리부를 포함하는 음성메모리의 엑세스충돌방지장치를 제공한다.

상기와 같은 본 발명은 교환기의 데이터 링크보드에 구비된 듀얼포트메모리의 데이터 어드레스를 생성하는 레지스터를 복수개로 구성하므로써, 리드 및 라이트 어드레스의 엑세스간격이 입력클럭에 대해 2주기차가 나게되어 음성메모리의 엑세스시 리드 및 라이트어드레스신호에 충돌이 발생되지 않으므로 그에 따라 음성데이터가 유실되는 일이 방지됨은 물론 리드 및 라이트 어드레스의 엑세스간격차에 의해 데이터링크보드내의 음성메모리의 충돌형상이 제거되므로 그에따라 시스템의 동작안정성도 상당히 향상된다.

Description

음성메모리의 엑세스 충돌방지장치 및 그 제어방법{access collision prevention equipment of the voice memory and controlling method therefore }

본 발명은 음성메모리의 엑세스충돌방지장치 및 그 제어방법에 관한 것으로, 특히 교환기의 데이터 링크보드에 구비된 듀얼포트메모리의 데이터 어드레스를 생성하는 레지스터를 복수개로 구성하여 음성메모리의 엑세스시 리드 및 라이트어드레스신호의 충돌을 방지하는 음성메모리의 엑세스충돌방지장치 및 그 제어방법에 관한 것이다.

일반적으로 전송기술은 전기신호로 변환된 정보를 상대방과 주고받는데 사용되는 기술로서, 가입자와 교환기를 연결하는 가입자 전송과 교환기간을 연결하는 국간 전송으로 구분된다. 그리고, 상기와 같은 교환기 예컨대, ATM교환기는 통상 광케이블을 통해 광신호로 전송할 수도 있는대, 이러한 교환기내에는 통상 도 1에 도시된 바와같이 시분할스위치(70)와 데이터링크보드(71)가 구비된다. 여기서, 상기 시분할스위치(70)는 외부로부터 호신호가 전송될 경우 이 호신호에 해당하는 상대방 목적지로 채널을 스위칭해주는 역할을 수행하는대, 이때 상기 데이터링크보드(71)내에 구비된 메모리장치를 이용하여 음성데이터의 채널동기를 수행한다.

그러면, 상기와 같은 종래 데이터링크보드의 메모리장치를 살펴보면, 시분할스위치(70)로부터 스위칭된 음성데이터를 신호완충시키는 입력버터(72)와, 상기 입력버터(72)를 경유하여 입력된 음성데이터를 저장하고 리드어드레스에 맞춰 그 저장된 음성데이터를 출력하는 메모리부(73)와, 상기 메모리부(73)로부터 출력된 음성데이터를 신호완충하여 시분할스위치(70)로 전송하는 출력버퍼(74)와, 상기 메모리부(73)에 연결되어 음성메모리의 어드레스를 생성하는 논리처리부(FPGA;fieldprogrammable gate array;75)를 포함한다.

그리고, 상기 논리처리부(75)에는 메모리부(73)에 저장된 음성데이터의 라이트어드레스를 생성하는 제1 레지스터(76)와, 상기 메모리부(73)로부터 읽어들인 음성데이터의 리드어드레스를 생성하는 제2 레지스터(77)를 포함한다.

여기서, 상기 제1 레지스터(76)와 제2 레지스터(77)는 도 2의 (a)-(e)에 도시된 바와같이 프레임펄스(FP3)에 동기된 클럭펄스(CP3)에 의해 생성된 어드레스를 근거로 3FE(Hex)부터 메모리부(73)의 데이터에 엑세스한다.

한편, 상기와 같은 데이터링크보드의 메모리장치의 동작은 먼저, 시분할스위치(70)로부터 음성데이터가 입력버퍼(72)로 입력되면 이 입력버퍼(72)는 입력된 음성데이터를 신호완충시켜 메모리부(73)에 저장한다. 이때, 상기 시분할스위치(70)가 음성데이터를 설정된 채널로 스위칭하기위해 음성데이터 전송신호를 데이터링크보드(71)로 입력하면 타이밍을 맞추어 동기시키기 위해 상기 데이터링크보드(71)의 논리처리부(75)의 제1 레지스터(76)와 제2 레지스터(77)가 동작되어 어드레스를 생성하여 메모리부(73)로 엑세스한다. 즉, 상기 제1 레지스터(76)는 도 2의 (d)에 도시된 바와같이 프레임펄스(FP3)에 동기된 클럭펄스(CP3)가 인가되어 동작되면 라이트어드레스(TXMWRA)와 라이트데이터(TXD)의 3FE(Hex)부터 메모리부(73)로부터 음성데이터를 읽어들이게 된다. 그리고, 상기 제1 레지스터(76)의 동작과 동시에 제2 레지스터(77) 역시 도 2의 (e)에 도시된 바와같이 프레임펄스(FP3)에 동기된 클럭펄스(CP3)가 인가되어 동작되게되는데, 이때 상기 제2 레지스터(77)는 리드어드레스(TXMRA)의 3FE(Hex)부터 제1 레지스터(76)에 의해 읽혀진 음성데이터를 시분할스위치(70)로 전송하여 호처리작용을 실행한다.

그러나, 상기와 같은 종래 데이터링크보드의 메모리장치는 정상적으로 동작될 때에는 상기 TXMWA와 TXMRA가 상이하여 메모리 충돌현상이 발생하지 않으나 임의의 순간에 TXMWA와 TXMRA가 동시에 메모리부에 엑세스할 경우 이들에 의해 메모리 충돌현상이 발생되어 음성데이터를 유실시키는 일이 종종 발생되었으며, 또한, 상기와 같은 메모리 충돌현상으로 음성데이터가 종종 유실되므로 그에 따라 통신시스템의 동작안정성도 상당히 저하시키는 문제점이 야기되었다.

이에 본 발명은 상기와 같은 종래 제반 문제점을 해결하기 위해 발명된 것으로, 교환기의 데이터 링크보드에 구비된 듀얼포트메모리의 데이터 어드레스를 생성하는 레지스터를 복수개로 구성하므로써, 리드 및 라이트 어드레스의 엑세스간격이 입력클럭에 대해 2주기차가 나게되어 음성메모리의 엑세스시 리드 및 라이트어드레스신호에 충돌이 발생되지 않으므로 그에 따라 음성데이터가 유실되는 일이 방지되는 음성메모리의 엑세스충돌방지장치 및 그 제어방법을 제공함에 그 목적이 있다.

본 발명의 다른 목적은 리드 및 라이트 어드레스의 엑세스간격차에 의해 데이터링크보드내의 음성메모리의 충돌형상이 제거되므로 그에따라 시스템의 동작안정성도 상당히 향상되는 음성메모리의 엑세스충돌방지장치 및 그 제어방법을 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 통신시스템의 데이터링크보드와 연동하는 시분할스위치로부터 스위칭된 음성데이터를 저장하고 리드어드레스에맞춰 그 저장된 음성데이터를 출력하는 메모리부와, 상기 메모리부에 연결되어 음성데이터의 라이트어드레스와 리드어드레스를 클럭신호의 설정된 주기만큼 서로 지연되게 생성하는 논리처리부를 포함하는 음성메모리의 엑세스충돌방지장치를 제공한다.

도 1은 종래 데이터링크보드의 메모리장치를 설명하는 설명도.

도 2의 (a)-(e)는 도 1의 메모리장치에 적용되는 파형도.

도 3은 본 발명의 데이터링크보드의 메모리장치를 설명하는 설명도.

도 4의 (a)-(e)는 본 발명 메모리장치에 적용되는 파형도.

도 5는 본 발명의 플로우차트.

<부호의 상세한 설명>

1 : 시분할스위치 2 : 입력버터

3 : 메모리부 4 : 출력버퍼

5 : 논리처리부 6 : 제1 레지스터

7 : 제2 레지스터부 8 : 제3 레지스터

9 : 제4 레지스터 10: 제5 레지스터

11: 데이터링크보드

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.

본 발명은 도 3에 도시된 바와같이 데이터링크보드(11)에 구비되는 것으로, 시분할스위치(1)로부터 스위칭된 음성데이터를 신호완충시키는 입력버터(2)와, 상기 입력버터(2)를 경유하여 입력된 음성데이터를 저장하고 리드어드레스에 맞춰 그 저장된 음성데이터를 출력하는 메모리부(3)와, 상기 메모리부(3)로부터 출력된 음성데이터를 신호완충하여 시분할스위치(1)로 전송하는 출력버퍼(4)와, 상기 메모리부(3)에 연결되어 음성데이터의 라이트어드레스와 리드어드레스를 클럭신호의 설정된 주기만큼 서로 지연되게 생성하는 논리처리부(5)를 포함한다.

그리고, 상기 논리처리부(5)에는 상기 메모리부(3)로부터 읽어들인 음성데이터의 리드어드레스를 생성하는 제1 레지스터(6)와, 상기 메모리부(3)에 저장된 음성데이터의 라이트어드레스를 상기 제1 레지스터(6)의 생성주기와는 차이가 나도록 생성하는 제2 레지스터부(7)를 포함한다.

여기서, 상기 제1 레지스터(6)는 도 4의 (a)-(e)에 도시된 바와같이 프레임펄스(FP3)에 동기된 클럭펄스(CP3)에 의해 생성된 리드어드레스(TXMRA)를 근거로 시작점[3FE(Hex)]부터 제2 레지스터부(7)로부터 읽어들인 음성데이터에 엑세스하고, 상기 제2 레지스터부(7)는 도 4의 (a)-(e)에 도시된 바와같이 프레임펄스(FP3)에 동기된 클럭펄스(CP3)에 의해 생성된 라이트어드레스(TXMWA)의 시작점[3FD(Hex)]부터 메모리부(3)의 음성데이터에 엑세스한다.

또한, 상기 제2 레지스터부(7)는 프레임펄스(FP3)에 동기된 클럭펄스(CP3)에 의해 생성된 라이트어드레스(TXMWA)에서 메모리부(3)의 음성데이터를 읽어들이는 제3 레지스터(8)와, 상기 제3 레지스터(8)로부터 출력된 음성데이터를 클럭펄스신호(CP3)의 한주기만큼만 지연시켜 출력하는 제4 레지스터(9)와, 상기 제4 레지스터(9)로부터 출력된 음성데이터를 클럭펄스신호(CP3)의 한주기만큼만 지연시켜 출력하는 제5 레지스터(10)로 이루어진다.

다음에는 상기와 같은 본 발명장치에 적용되는 제어방법을 설명한다.

본 발명은 도 5에 도시된 바와같이 초기상태(S1)에서 음성데이터 저장단계(S2)로 진행하여 시분할스위치로부터 전송되는 음성데이터를 메모리부에 저장한다. 그리고, 상기 음성데이터 저장단계(S2)후에 음성데이터 전송요구판단단계(S3)로 진행하여 시분할스위치로부터 음성데이터 전송요구신호가 입력되는 지를 판단한다. 이때, 상기 전송요구판단단계(S3)중에 판단한 결과 만약 시분할 스위치로부터 음성데이터 전송요구신호가 입력되지 않았을 경우는 종료단계로 진행한다. 그러나, 상기 전송요구판단단계(S3)중에 판단한 결과 만약 시분할 스위치로부터 음성데이터 전송요구신호가 입력될 경우에는 음성데이터 라이트단계(S4)로 진행하여 메모리부에 저장된 음성데이터를 프레임펄스(FP3)를 기준으로 클럭펄스(CP3)의 두주기만큼 지연시킨 라이트어드레스(TXMWA)의 시작점(3FD)에서 읽어들여 필요한 타이밍동기를 맞춘다. 그리고, 상기 음성데이터 라이트단계(S4)후에 음성데이터 리드단계(S5)로 진행하여 클럭펄스(CP3)에 의해 생성된 리드어드레스(TXMRA)가 상기 라이트어드레스(TXMWA)의 시작점보다 클럭펄스를 기준으로 두주기 뒤진 시작점(3FE)에서 음성데이터를 시분할 스위치로 전송한다.

환언하면, 통신시스템에 호가 형성되어 시분할스위치(1)로부터 음성데이터가 입력버퍼(2)로 입력되면 이 입력버퍼(2)는 입력된 음성데이터를 신호완충시켜 메모리부(3)에 저장한다. 이때, 상기 시분할스위치(1)가 음성데이터를 설정된 채널로 스위칭하기위해 음성데이터 전송신호를 데이터링크보드(11)로 입력하면 타이밍 동기를 위해 상기 데이터링크보드(11)의 논리처리부(5)의 제1 레지스터(6)와 제2 레지스터부(7)가 동작되어 어드레스를 생성하여 메모리부(3)로 엑세스한다.

즉, 상기 제2 레지스터부(7)는 도 4의 (e)에 도시된 바와같이 프레임펄스(FP3)에 동기된 클럭펄스(CP3)가 인가되어 동작되면 라이트어드레스(TXMWRA)와 라이트데이터(TXD)의 시작점[3FD(Hex)]에서 메모리부(73)로부터 음성데이터를 읽어들이게 되는데, 이때, 상기 제2 레지스터부(7)의 제3 레지스터(8)는 도 4의 (d)에 도시된 바와같이 프레임펄스(FP3)에 동기된 클럭펄스(CP3)에 의해 생성된 라이트어드레스(TXMWA)에서 메모리부(3)의 음성데이터를 읽어들여 제4 레지스터(9)로 출력시킨다. 그러면, 상기 제4 레지스터(9)는 상기 제3 레지스터(8)와 동일한 클럭펄스(CP3)하에서 상기 제3 레지스터(8)로부터 출력된 음성데이터를 클럭펄스신호(CP3)의 한주기만큼만 지연시켜 제5 레지스터(10)로 출력한다. 그리고, 제5 레지스터(10)는 상기 제4 레지스터(9)와 동일한 클럭펄스(CP3)하에서 상기 제4 레지스터(9)로부터 출력된 음성데이터를 클럭펄스신호(CP3)의 한주기만큼만 지연시켜 메모리부(3)로 라이트어드레스(TXMWA)를 출력하여 음성데이터를 읽어들인다. 따라서, 상기 제5 레지스터(10)의 라이트어드레스(TXMWA)와 라이트데이터(TXD)의 시작점[3FD(Hex)]는 도 4의 (D)에 도시된 바와같이 상기 제1 레지스터(6)의 리드어드레스(TXMRA)와는 클럭펄스를 기준으로 2주기의 차가 발생한다.

한편, 상기 제2 레지스터부(7)의 동작과 동시에 제1 레지스터(6) 역시 도 4의 (e)에 도시된 바와같이 프레임펄스(FP3)에 동기된 클럭펄스(CP3)가 인가되어 동작되게되는데, 이때 상기 제1 레지스터(6)는 리드어드레스(TXMRA)의 시작점[3FE(Hex)]에서 제2 레지스터부(7)에 의해 읽혀진 음성데이터를 출력버퍼(4)를 경유하여 시분할스위치(1)로 전송하여 호처리작용을 실행한다.

따라서, 본 발명에 의하면, 라이트어드레스(TXMWA)와 리드어드레스(TXMRA)의 시작점은 도 4에 도시된 바와같이 클럭펄스(CP3)를 기준으로 2주기의 차가 항상 발생하기 때문에 메모리부(3)의 엑세스시 음성데이터 충돌현상은 전혀 발생되지 않는다.

이상 설명에서와 같이 본 발명은 교환기의 데이터 링크보드에 구비된 듀얼포트메모리의 데이터 어드레스를 생성하는 레지스터를 복수개로 구성하므로써, 리드 및 라이트 어드레스의 엑세스간격이 입력클럭에 대해 2주기차가 나게되어 음성메모리의 엑세스시 리드 및 라이트어드레스신호에 충돌이 발생되지 않으므로 그에 따라음성데이터가 유실되는 일이 방지되는 장점을 가지고 있다.

또한, 본 발명에 의하면, 리드 및 라이트 어드레스의 엑세스간격차에 의해 데이터링크보드내의 음성메모리의 충돌형상이 제거되므로 그에따라 시스템의 동작안정성도 상당히 향상되는 효과가 있다.

Claims (3)

1. 통신시스템의 데이터링크보드에 있어서,

   상기 데이터링크보드와 연동하는 시분할스위치로부터 스위칭된 음성데이터를 저장하고 리드어드레스에 맞춰 그 저장된 음성데이터를 출력하는 메모리부와, 상기 메모리부에 연결되어 음성데이터의 라이트어드레스와 리드어드레스를 클럭신호의 설정된 주기만큼 서로 지연되게 생성하는 논리처리부를 포함하는 것을 특징으로 하는 음성메모리의 엑세스충돌방지장치.
2. 제1항에 있어서, 상기 논리처리부는 프레임펄스에 동기된 클럭펄스신호를 이용하여 음성데이터의 리드어드레스를 생성하는 제1 레지스터와;

   상기 클럭펄스신호에 의해 생성된 라이트어드레스에서 메모리부의 음성데이터를 읽어들이는 제3 레지스터와,

   상기 제3 레지스터로부터 출력된 음성데이터를 클럭펄스신호의 한주기만큼만 지연시켜 출력하는 제4 레지스터와,

   상기 제4 레지스터로부터 출력된 음성데이터를 클럭펄스신호의 한주기만큼만 지연시켜 출력하는 제5 레지스터로 이루어진 제2 레지스터부를 포함하는 것을 특징으로 하는 음성메모리의 엑세스충돌방지장치.
3. 통신시스템의 시분할스위치로부터 전송되는 음성데이터를 메모리부에 저장하는 음성데이터저장단계와, 상기 음성데이터 저장단계후에 시분할스위치로부터 음성데이터 전송요구신호가 입력되는 지를 확인하는 음성데이터 전송요구확인단계와, 상기 전송요구확인단계에 의해 시분할 스위치로부터 음성데이터 전송요구신호가 입력되었음이 확인될 경우 메모리부에 저장된 음성데이터를 프레임펄스를 기준으로 클럭펄스신호의 두주기만큼 지연시킨 라이트어드레스의 시작점(3FD)에서 읽어들여 필요한 타이밍동기를 맞추는 음성데이터 라이트단계와, 상기 음성데이터 라이트단계후에 클럭펄스신호에 의해 생성된 리드어드레스가 상기 라이트어드레스의 시작점보다 클럭펄스를 기준으로 두주기 뒤진 시작점(3FE)에서 음성데이터를 시분할 스위치로 전송하는 음성데이터 리드단계로 이루어진 것을 특징으로 하는 음성메모리의 엑세스충돌방지장치의 제어방법.