KR20030037456A - 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼 - Google Patents

출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼 Download PDF

Info

Publication number
KR20030037456A
KR20030037456A KR1020010068491A KR20010068491A KR20030037456A KR 20030037456 A KR20030037456 A KR 20030037456A KR 1020010068491 A KR1020010068491 A KR 1020010068491A KR 20010068491 A KR20010068491 A KR 20010068491A KR 20030037456 A KR20030037456 A KR 20030037456A
Authority
KR
South Korea
Prior art keywords
voltage
signal
buffer
input
reflecting
Prior art date
Application number
KR1020010068491A
Other languages
English (en)
Other versions
KR100422011B1 (ko
Inventor
이정우
Original Assignee
주식회사 티엘아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘아이 filed Critical 주식회사 티엘아이
Priority to KR10-2001-0068491A priority Critical patent/KR100422011B1/ko
Publication of KR20030037456A publication Critical patent/KR20030037456A/ko
Application granted granted Critical
Publication of KR100422011B1 publication Critical patent/KR100422011B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

출력 신호의 직류 전압 성분이 설정 전압으로 제어되며, 입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼가 개시된다. 본 발명의 입력 버퍼는 소정의 버퍼 입력 신호의 교류 전압 성분을 증폭하여, 버퍼 출력 신호로서 발생하는 교류 전압 응답 회로; 버퍼 출력 신호와 동일한 직류 전압을 가지는 직류 전압 반영 신호를 제공하기 위하여, 교류 전압 응답 회로에서의 직류 전압 발생 요소를 투영하는 직류 전압 반영 회로를 구비한다. 그리고, 교류 전압 응답 회로에 포함되는 제1 전류원 또는 제2 전류원은 버퍼 출력 신호를 소정의 설정 전압으로 하기 위하여, 소정의 제어 신호에 의하여 전류량이 가변되는 가변 전류원으로서, 제어 신호는 직류 전압 반영 신호를 설정 전압과 비교하여, 네거티브 피드백되는 가변 전류원이다. 본 발명의 입력 버퍼에 의하면, 버퍼 입력 신호의 교류 전압 성분의 변화를 신속하게 반영하면서도, 공정 조건의 변화에 대한 직류 전압 레벨의 변화를 최소화하는 버퍼 출력 신호를 제공할 수 있다.

Description

출력 신호의 직류 전압 성분이 설정 전압으로 제어되며, 입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼{Input buffer for generating output signal having DC voltage component to be controlled as a predetermined voltage and AC voltage component to be quickly responded to that of input signal}
본 발명은 전자 회로에 관한 것으로서, 특히 입력 신호의 스윙폭을 증폭하는 입력 버퍼에 관한 것이다.
입력 버퍼는 외부로부터 수신되는 입력 신호를 내부 회로에서의 동작에 적절한 내부 신호로 변환해 주는 인터페이스 회로이다. 예를 들어, 메모리 장치로 입력되는 외부의 신호가 티티엘(TTL) 레벨의 신호이면, 이를 메모리 장치 내부에서 사용되는 씨모스(CMOS) 레벨의 신호로 변환하는 인터페이스 회로가 요구되는데, 이러한 인터페이스 회로 중의 하나가 입력 버퍼이다.
도 1은 종래 기술에 의한 입력 버퍼를 나타내는 도면이다. 도 1에 도시된 입력 버퍼 회로는 본 출원인이 특허 출원한 발명으로서, 출원번호 10-1999-0042219호에 개시된 발명이다. 그리고, 상기 출원번호 10-1999-0042219호는 본 명세서의 일부로서 통합된다. 도 1을 참조하면, 종래 기술에 의한 입력 버퍼는 제1, 제2 직류 전압 제어부(11, 12) 및 제1, 제2 구동부(13, 14)를 구비한다. 제1 및 제2 직류 전압 제어부(11, 12)는 각각 제1 및 제2 캐패시터들(C1, C2)와 함께 버퍼 입력 신호(IN)의 교류 전압 성분을 반영하여, 제1 및 제2 교류 신호(AC1, AC2)를 각각 생성한다. 제1 구동부(13)는 제1 교류 신호(AC1)에 응답하여, 버퍼 출력 신호(OUT)의 전압 레벨을 전원 전압(VDD) 레벨쪽으로 구동한다. 제2 구동부(14)는 제2 교류 신호(AC2)에 응답하여, 버퍼 출력 신호(OUT)의 전압 레벨을 접지 전압(VSS) 레벨쪽으로 구동한다.
종래의 입력 버퍼에서, 제1 직류 전압 제어부(11)의 제1 전류원(IS1)은 제1 전류원(IS1)은 제1 제어 트랜지스터(P1)에 흐르는 전류량을 조절하여 제1 제어 트랜지스터(P1)와 함께 제1 노드(N1)의 직류 전압을 결정한다. 그리고, 제2 직류 전압 제어부(12)의 제2 전류원(IS2)은 제2 제어 트랜지스터(N1)에 흐르는 전류량을 조절하여 제2 제어 트랜지스터(N1)와 함께 제2 노드(N2)의 직류 전압을 결정한다. 그리고, 제1 및 제2 노드(N1, N2)의 직류전압은 버퍼 출력 신호(OUT)의 직류 전압을 결정하는데 중요한 역할을 한다. 따라서, 설계시에 설정되는 정확한 레벨의 직류 전압을 가지는 버퍼 출력 신호(OUT)를 얻기 위해서는, 제1 및 제2 교류 신호(AC1, AC2)의 직류 전압이 정확히 설계시에 설정되는 레벨을 가지도록 설계하는 것이 중요하다.
그러나, 종래의 입력 버퍼에서의 제1 및 제2 전류원(IS1, IS2)에 흐르는 전류량은 공정상의 여러 변수들로 인하여, 설계시 기대되는 특성에서 벗어날 수 있다. 이로 인하여, 제1 및 제2 교류 신호(AC1, AC2)의 직류 전압, 나아가 입력 버퍼 회로의 버퍼 출력 신호(OUT)의 직류 전압의 레벨도 설계시 기대하던 전압 레벨과 달라질 수 있다. 따라서, 도 1에 도시된 종래의 입력 버퍼 회로는, 실제 제작 과정에서 발생하는 공정 변수로 인하여 버퍼 출력 신호(OUT)의 직류 전압 레벨이 설정된 레벨에서 벗어나는 단점을 기닌다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 버퍼 입력 신호의 교류 전압 성분의 변화를 신속하게 반영하면서도, 공정 조건의 변화에 대한 직류 전압 레벨의 변화를 최소화하는 입력 버퍼를 제공하는 데 있다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래 기술에 의한 입력 버퍼를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 입력 버퍼를 개념적으로 나타내는 블록도이다.
도 3은 도 2의 교류 전압 응답 회로를 구체적으로 나타내는 회로도이다.
도 3은 도 2의 직류 전압 반영 회로를 구체적으로 나타내는 회로도이다.
상기 기술적 과제를 이루기 위한 본 발명의 일면은 소정의 버퍼 입력 신호의 교류 전압 성분을 증폭하여, 버퍼 출력 신호로서 발생하는 교류 전압 응답 회로를 포함하는 입력 버퍼에 관한 것이다. 상기 교류 전압 응답 회로는 상기 버퍼 입력 신호의 교류 전압 성분을 반영하되, 상기 버퍼 입력 신호의 직류 전압 성분의 반영은 배제하는 제1 교류 신호를 생성하는 제1 직류 전압 제어부로서, 상기 제1 직류 전압 제어부의 전류량을 제어하는 제1 전류원을 포함하는 상기 제1 직류 전압 제어부; 상기 버퍼 입력 신호의 교류 전압 성분을 반영하되, 상기 버퍼 입력 신호의 직류 전압 성분의 반영은 배제하는 제2 교류 신호를 생성하는 제2 직류 전압 제어부로서, 상기 제2 직류 전압 제어부의 전류량을 제어하는 제2 전류원을 포함하는 상기 제2 직류 전압 제어부; 상기 제1 교류 신호에 응답하여, 전압 레벨이 제1 전압 레벨쪽으로 구동되는 상기 버퍼 출력 신호를 발생하는 제1 구동부; 및 상기 제2 교류 신호에 응답하여, 전압 레벨이 제2 전압 레벨쪽으로 구동되는 상기 버퍼 출력 신호를 발생하는 제2 구동부를 구비한다. 그리고, 상기 입력 버퍼는 상기 버퍼 출력 신호와 동일한 직류 전압을 가지는 상기 직류 전압 반영 신호를 제공하기 위하여, 상기 교류 전압 응답 회로에서의 직류 전압 발생 요소를 투영하는 직류 전압 반영 회로를 더 구비한다. 또한, 상기 제1 전류원 및 상기 제2 전류원 중 적어도 어느 하나는 상기 버퍼 출력 신호를 소정의 설정 전압으로 하기 위하여, 소정의 제어 신호에 의하여 전류량이 가변되는 가변 전류원으로서, 상기 제어 신호는 상기직류 전압 반영 신호를 상기 설정 전압과 비교하여, 네거티브 피드백되는 상기 가변 전류원이다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 본 명세서에서는, 설명의 편의상, 각 도면을 통하여 동일한 역할을 수행하는 신호와 구성 요소는 동일한 참조 부호 및 참조 번호로 나타낸다.
도 2는 본 발명의 일 실시예에 따른 입력 버퍼를 개략적으로 나타내는 블록도이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 입력 버퍼는 교류 전압 응답 회로(100), 직류 전압 반영 회로(200)를 포함하며, 바람직하기로는 비교기(300) 및 기준 전압 발생기(400)를 더 구비한다. 상기 교류 전압 응답 회로(100)는 버퍼 입력 신호(VIN)의 교류 전압 성분을 증폭하여 버퍼 출력 신호(VOUT)를 발생한다. 상기 직류 전압 반영 회로(200)는 상기 버퍼 출력 신호(VOUT)와 동일한 레벨의 직류 전압을 가지는 직류 전압 반영 신호(DCF)를 제공하기 위한 회로이다. 바람직하기로는, 상기 직류 전압 반영 회로(200)는 상기 교류 전압 응답 회로(100)에서의 직류 전압을 발생하기 위한 회로 요소들을 모두 투영하여 포함한다.
상기 기준 전압 발생부(400)는 기준 전압(DCR)을 생성한다. 상기 기준 전압(DCR)은 설계시에 설정되는 상기 버퍼 출력 신호(VOUT)의 직류 전압 레벨을 가지는 설정 전압과 동일한 레벨의 전압이다. 상기 기준 전압(DCR)은, 도 2에 도시된 바와 같은 구성으로, 공정 조건의 변화에 관계없이 비교적 일정 레벨의 직류 전압을 가지도록 설계할 수 있다. 상기 비교기(300)는 상기 직류 전압 반영 신호(DCF)를 상기 기준 전압(DCR)과 비교하여 제어 신호(REFP)를 발생한다. 상기 제어 신호(REFP)는 상기 교류 전압 응답 회로(100)와 직류 전압 반영 회로(200)에 제공된다. 상기 제어 신호(REFP)는 직류 전압 반영 신호(DCF)에 대하여 네거티브(negative) 피드백되는 신호이다. 즉, 상기 직류 전압 반영 신호(DCF)의 전압 레벨이 상기 기준 전압(DCR)보다 높은 경우에는, 상기 제어 신호(REFP)의 전압 레벨은 하강한다. 한편, 상기 직류 전압 반영 신호(DCF)의 전압 레벨이 상기 기준 전압(DCR)보다 낮은 경우에는, 상기 제어 신호(REFP)의 전압 레벨은 상승한다.
도 3은 도 2의 교류 전압 응답 회로(100)를 구체적으로 나타내는 회로도이다. 도 3을 참조하면, 상기 교류 전압 응답 회로(100)는 제1, 제2 직류 전압 제어부(110, 120) 및 제1, 제2 구동 회로(130, 140)를 구비한다. 제1 및 제2 직류 전압 제어부(210, 220)는 제1 및 제2 캐패시터(CP1, CP2, 도 2 참조)와 더불어, 제1 및 제2 교류 신호(AC1, AC2)를 각각 생성한다. 상기 제1 및 제2 교류 신호(AC1, AC2)에는, 버퍼 입력 신호(IN)의 교류 전압 성분은 반영되지만, 직류 전압 성분의 영향은 배제되는 신호이다.
제1 구동 회로(130)는 제1 교류 신호(AC1)에 응답하여, 버퍼 출력 신호(VOUT)의 전압 레벨을 전원 전압(VDD)인 제1 전압 레벨쪽으로 구동한다. 제2 구동 회로(140)는 제2 교류 신호(AC2)에 응답하여, 버퍼 출력 신호(VOUT)의 전압 레벨을 접지 전압(VSS)인 제2 전압 레벨쪽으로 구동한다.
바람직하기로는, 제1 직류 전압 제어부(110)는 제1 교류 신호(AC1)와 전원 전압(VDD) 사이에 형성되는 제1 로드(PM1) 및 제1 교류 신호(AC1)와 접지전압(VSS) 사이에 형성되어 제1 로드(PM1)의 전류량을 제어하는 제1 전류원(NM1)을 구비한다. 그리고, 제2 직류 전압 제어부(120)는 제2 교류 신호(AC2)와 접지 전압(VSS) 사이에 형성되는 제2 로드(NM3) 및 제2 교류 신호(AC2)와 전원 전압(VDD) 사이에 형성되어 제2 로드(NM3)의 전류량을 제어하는 제2 전류원(PM3)을 구비한다.
그리고, 제1 전류원(NM1) 또는 제2 전류원(PM3)은 버퍼 출력 신호(VOUT)를 소정의 설정 전압(VHALF)으로 제어하기 위하여 전류량이 가변되는 가변 전류원이다. 본 명세서에서 기술되는 실시예에서는, 제1 전류원(NM1)은 전류량이 가변되지 않는 전류원이고, 제2 전류원(PM3)은 가변 전류원이다.
계속하여, 제1 및 제2 직류 전압 제어부(110, 120)에 대하여 상세히 기술된다. 먼저, 제1 직류 전압 제어부(110)의 구성을 좀 더 구체적으로 살펴보면, 제1 로드(PM1)는 피모스(PMOS) 트랜지스터인 것이 바람직하다. 제1 로드(PM1)의 소스 단자는 전원 전압(VDD)에 접속되고, 게이트 단자와 드레인 단자는 제1 교류 신호(AC1)에 공통 접속된다.
제1 전류원(NM1)은 엔모스(NMOS) 트랜지스터인 것이 바람직하다. 제1 전류원(NM1)은 바이어스 신호(VBIS)에 의하여 전류량이 결정된다. 바이어스 신호(VBIS)는 소정의 전압 레벨을 가지는 신호로서, 다른 요소들과 함께 제1 전류원(NM1)에 흐르는 전류량을 결정하는 역할을 한다. 제1 로드(PM1)와 제1 전류원(NM1)은 제1 교류 신호(AC1)의 직류 전압을 일정하게 유지하도록 제어한다.
제2 직류 전압 제어부(120)의 구성도 제1 직류 전압 제어부(110)의 구성과유사하다. 다만, 제2 로드(NM3)는 엔모스 트랜지스터인 것이 바람직하다. 그리고, 제2 로드(NM3)의 소스 단자는 접지 전압(VSS)에 접속되고, 게이트 단자와 드레인 단자는 제2 교류 신호(AC2)에 공통 접속된다. 제2 전류원(PM3)은 가변 전류원으로서, 바람직하기로는, 제어 신호(REFP)에 의하여 게이팅되는 피모스 트랜지스터로 구현된다.
제2 로드(NM3)와 제2 전류원(PM3)에 의하여 제2 교류 신호(AC2)의 직류 전압이 결정된다. 보다 궁극적으로는, 제어 신호(REFP)의 전압 레벨의 변화에 의하여, 제2 교류 신호(AC2)의 직류 전압이 결정된다.
제1 구동 회로(130)는 피모스 트랜지스터의 제1 구동 트랜지스터(PM2)를 구비하고, 제2 구동 회로(140)는 엔모스 트랜지스터의 제2 구동 트랜지스터(NM2)를 구비하는 것이 바람직하다.
계속하여, 도 3에 도시된 교류 전압 응답 회로(100)의 작용이 기술된다.
버퍼 입력 신호(VIN)가 입력되는 경우에 버퍼 입력 신호(VIN)의 전압 레벨의 변화량은 제1 캐패시터(CP1)를 통하여 제1 교류 신호(AC1)에 반영된다. 그러므로, 제1 교류 신호(AC1)는 제1 로드(PM1) 및 제1 전류원(NM1)에 의해 결정되는 직류 전압에 버퍼 입력 신호(VIN)의 전압 레벨의 변화량 즉, 교류 전압 성분이 더해진 신호로 된다. 마찬가지로, 제2 교류 신호(AC2)는 제2 로드(NM3) 및 제2 전류원(222)에 의해 결정되는 직류 전압에 버퍼 입력 신호(VIN)의 더해진 신호로 된다.
제1 및 제2 교류 신호(AC1, AC2)가 각각 제1 및 제2 구동 트랜지스터(PM2, NM2)를 게이팅하여, 버퍼 출력 신호(VOUT)를 생성한다. 따라서, 버퍼 출력신호(VOUT)의 전압 변화 특성은 제1 및 제2 교류 신호(AC1, AC2)의 교류 전압 성분에 의해 결정된다. 따라서, 제1 및 제2 교류 신호(AC1, AC2)의 직류 전압을 제1 및 제2 구동 트랜지스터(PM2, NM2)의 문턱 전압 부근으로 설계함으로써, 버퍼 출력 신호(VOUT)는 버퍼 입력 신호(VIN)의 교류 전압 성분을 신속히 반영할 수 있다.
한편, 버퍼 출력 신호(VOUT)의 직류 전압 레벨 또는 스윙 중심값은 제1 및 제2 교류 신호(AC1, AC2)의 직류 전압에 의해 결정된다. 그러므로, 버퍼 출력 신호(VOUT)의 일정한 직류 전압 레벨을 얻기 위해서는, 제1 및 제2 교류 신호(AC1, AC2)의 직류 전압이 일정한 전압 레벨이 되도록 설계하는 것이 중요하다. 그런데, 전술한 바와 같이, 도 1에 도시된 종래의 입력 버퍼에서의 제1 및 제2 교류 신호(AC1, AC2)의 직류 전압은 공정 조건의 변화 등에 의하여, 설계시의 전압 레벨과 달라질 수 있다. 그러므로, 본 발명의 일 실시예에 따른 입력 버퍼 회로(100)에서는, 직류 전압 반영 신호(DCF)를 기준 전압(DCR)과 비교되어, 네거티브 피드백되는 제어 신호(REFP)에 의하여 제2 전류원(PM3)이 제어되도록 설계된다.
상기 직류 전압 반영 신호(DCF)를 제공하는 직류 전압 반영 회로(200)의 상세한 구성은 도 4에 도시된다. 도 4를 참조하면, 상기 직류 전압 반영 회로(200)는 도 3에 도시된 교류 전압 발생 회로(100)의 직류 전압 발생 요소들을 투영하여 구현된다. 도 4의 상기 직류 전압 반영 회로(200)의 각 구성 요소의 참조번호 및 참조부호에 대해서는, 대응하는 상기 교류 전압 발생 회로(100)의 각 구성 요소의 참조번호 및 참조부호에 프라임(')을 더하였다. 따라서, 상기 교류 전압 발생 회로(100)의 각 구성 요소의 동작 및 작용효과는, 도 3에 도시된 교류 전압 발생회로(100)의 각 구성 요소의 동작 및 작용효과를 참조하여, 당업자에게 쉽게 이해될 수 있을 것이다. 다만, 제1 및 제2 대응 교류 신호(AC1', AC2')는 버퍼 입력 신호(VIN)에 영향을 받지 않도록 설계됨으로 인하여, 버퍼 출력 신호(VOUT)를 투영하는 직류 전압 반영 신호(DCF)는 버퍼 출력 신호(VOUT)의 직류 전압 성분만을 나타낸다.
한편, 제1 및 제2 대응 교류 신호(AC1', AC2')와 전원 전압(VDD) 및 접지 전압(VSS) 사이에 형성되는 캐패시터들(CP3, CP4)로 인하여, 제1 및 제2 대응 교류 신호(AC1', AC2')는 보다 안정된 직류 전압을 가질 수 있다.
결론적으로 정리하면, 상기 직류 전압 반영 신호(DCF)는 상기 기준 전압 (DCR)과 전압 레벨이 비교되고, 네거티브 피드백되는 제어 신호(REFP)가 발생된다. 그리고, 네거티브 피드백되는 상기 제어 신호(REFP)에 의하여 제2 전류원(PM3)의 전류량이 제어됨으로써, 버퍼 출력 신호(VOUT)의 직류 전압 레벨은 설계시에 설정된 직류 전압으로 제어된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들면, 본 명세서에서는 제2 전류원(PM3)이 가변 전류원이지만, 제1 전류원 또는 양쪽 모두를 가변 전류원으로 할 수 있다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상기와 같은 본 발명의 입력 버퍼에 의하면, 버퍼 입력 신호의 교류 전압 성분의 변화를 신속하게 반영하면서도, 공정 조건의 변화에 대한 직류 전압 레벨의 변화를 최소화하는 버퍼 출력 신호를 제공할 수 있다.

Claims (6)

  1. 소정의 버퍼 입력 신호의 교류 전압 성분을 증폭하여, 버퍼 출력 신호로서 발생하는 교류 전압 응답 회로를 포함하는 입력 버퍼에 있어서,
    상기 교류 전압 응답 회로는
    상기 버퍼 입력 신호의 교류 전압 성분을 반영하되, 상기 버퍼 입력 신호의 직류 전압 성분의 반영은 배제하는 제1 교류 신호를 생성하는 제1 직류 전압 제어부로서, 상기 제1 직류 전압 제어부의 전류량을 제어하는 제1 전류원을 포함하는 상기 제1 직류 전압 제어부; 상기 버퍼 입력 신호의 교류 전압 성분을 반영하되, 상기 버퍼 입력 신호의 직류 전압 성분의 반영은 배제하는 제2 교류 신호를 생성하는 제2 직류 전압 제어부로서, 상기 제2 직류 전압 제어부의 전류량을 제어하는 제2 전류원을 포함하는 상기 제2 직류 전압 제어부; 상기 제1 교류 신호에 응답하여, 전압 레벨이 제1 전압 레벨쪽으로 구동되는 상기 버퍼 출력 신호를 발생하는 제1 구동부; 및 상기 제2 교류 신호에 응답하여, 전압 레벨이 제2 전압 레벨쪽으로 구동되는 상기 버퍼 출력 신호를 발생하는 제2 구동부를 구비하고,
    상기 입력 버퍼는
    상기 버퍼 출력 신호와 동일한 직류 전압을 가지는 상기 직류 전압 반영 신호를 제공하기 위하여, 상기 교류 전압 응답 회로에서의 직류 전압 발생 요소를 투영하는 직류 전압 반영 회로를 더 구비하며,
    상기 제1 전류원 및 상기 제2 전류원 중 적어도 어느 하나는
    상기 버퍼 출력 신호를 소정의 설정 전압으로 하기 위하여, 소정의 제어 신호에 의하여 전류량이 가변되는 가변 전류원으로서, 상기 제어 신호는 상기 직류 전압 반영 신호를 상기 설정 전압과 비교하여, 네거티브 피드백되는 상기 가변 전류원인 것을 특징으로 하는 입력 버퍼.
  2. 제1 항에 있어서,
    상기 제1 직류 전압 제어부는
    상기 제1 교류 신호와 전원 전압 사이에 형성되는 제1 로드; 및
    상기 제1 교류 신호와 접지 전압 사이에 형성되어, 상기 제1 로드의 전류량을 제어하는 상기 제1 전류원을 구비하며,
    상기 제2 직류 전압 제어부는
    상기 제2 교류 신호와 상기 접지 전압 사이에 형성되는 제2 로드; 및
    상기 제2 교류 신호와 상기 전원 전압 사이에 형성되어, 상기 제2 로드의 전류량을 제어하는 상기 제2 전류원을 구비하는 것을 특징으로 하는 입력 버퍼.
  3. 제2 항에 있어서, 상기 입력 버퍼는
    상기 직류 전압 반영 신호를 상기 설정 전압을 반영하는 기준 전압과 비교하여 상기 제어 신호를 발생하는 비교기를 더 포함하는 것을 특징으로 하는 입력 버퍼.
  4. 제1 항에 있어서, 상기 입력 버퍼는
    상기 직류 전압 반영 신호를 상기 설정 전압을 반영하는 기준 전압과 비교하여 상기 제어 신호를 발생하는 비교기를 더 포함하는 것을 특징으로 하는 입력 버퍼.
  5. 제1 항 내지 제4 항 중의 어느 하나의 항에 있어서,
    상기 직류 전압 반영 회로는
    상기 제1 교류 신호를 반영하는 신호의 전하를 축적하는 제1 캐패시터를 포함하는 것을 특징으로 하는 입력 버퍼.
  6. 제1 항 내지 제4 항 중의 어느 하나의 항에 있어서,
    상기 직류 전압 반영 회로는
    상기 제2 교류 신호를 반영하는 신호의 전하를 축적하는 제2 캐패시터를 포함하는 것을 특징으로 하는 입력 버퍼.
KR10-2001-0068491A 2001-11-05 2001-11-05 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼 KR100422011B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0068491A KR100422011B1 (ko) 2001-11-05 2001-11-05 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0068491A KR100422011B1 (ko) 2001-11-05 2001-11-05 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼

Publications (2)

Publication Number Publication Date
KR20030037456A true KR20030037456A (ko) 2003-05-14
KR100422011B1 KR100422011B1 (ko) 2004-03-11

Family

ID=29567940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0068491A KR100422011B1 (ko) 2001-11-05 2001-11-05 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼

Country Status (1)

Country Link
KR (1) KR100422011B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427493B1 (ko) * 2001-11-27 2004-04-28 주식회사 티엘아이 출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로
KR100670683B1 (ko) * 2005-03-31 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188018A (ja) * 1988-01-21 1989-07-27 Nec Corp 直流クランプ回路
KR0124045B1 (ko) * 1993-11-30 1997-11-25 김광호 반도체집적회로의 입력버퍼회로 및 입력버퍼의 신호입력안정화방법
KR0130037B1 (ko) * 1993-12-18 1998-04-06 김광호 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
JPH1174777A (ja) * 1997-06-16 1999-03-16 Mitsubishi Electric Corp 半導体装置の入力バッファ
KR100297707B1 (ko) * 1997-10-13 2001-08-07 윤종용 반도체메모리장치의입력버퍼
KR19990076162A (ko) * 1998-03-28 1999-10-15 김영환 입력 버퍼 회로
KR100332209B1 (ko) * 1999-10-01 2002-04-12 김달수 고속 응답하는 입력 버퍼 회로
KR100427493B1 (ko) * 2001-11-27 2004-04-28 주식회사 티엘아이 출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427493B1 (ko) * 2001-11-27 2004-04-28 주식회사 티엘아이 출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로
KR100670683B1 (ko) * 2005-03-31 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
US7511538B2 (en) 2005-03-31 2009-03-31 Hynix Semiconductor Inc. Data input buffer in semiconductor device

Also Published As

Publication number Publication date
KR100422011B1 (ko) 2004-03-11

Similar Documents

Publication Publication Date Title
US11061422B2 (en) Low dropout linear regulator and voltage stabilizing method therefor
JP2806324B2 (ja) 内部降圧回路
KR100595868B1 (ko) Ｄｃ/ｄｃ 컨버터
US7570091B2 (en) Power-on reset circuit
US6683445B2 (en) Internal power voltage generator
US20090315530A1 (en) Pulse controlled soft start scheme for buck converter
JP5359279B2 (ja) 半導体集積回路装置
US7683600B2 (en) Output circuit
US7212046B2 (en) Power-up signal generating apparatus
USRE40053E1 (en) Delay circuit having delay time adjustable by current
US8542031B2 (en) Method and apparatus for regulating a power supply of an integrated circuit
TW202234193A (zh) 放大器電路及在放大器電路中降低輸出電壓過衝的方法
US20150188436A1 (en) Semiconductor Device
KR20060104899A (ko) 온도변화 적응형 내부 전원 발생 장치
US7863969B2 (en) Power supply voltage dropping circuit using an N-channel transistor output stage
KR100422011B1 (ko) 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼
US20040251957A1 (en) Internal voltage generator
KR100379555B1 (ko) 반도체 소자의 내부 전원 발생기
US6586986B2 (en) Circuit for generating internal power voltage in a semiconductor device
KR20150080102A (ko) 반도체 장치
KR100427493B1 (ko) 출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로
JP3297361B2 (ja) ヒステリシスを有する半導体集積回路
KR100332209B1 (ko) 고속 응답하는 입력 버퍼 회로
US20240302220A1 (en) Temperature sensor and electronic system for executing trimming operations
CN117674579A (zh) 一种自适应软启动电路及控制方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090213

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee