KR20030036028A - 메모리 평면 및 메모리 장치 - Google Patents

메모리 평면 및 메모리 장치 Download PDF

Info

Publication number
KR20030036028A
KR20030036028A KR1020020066377A KR20020066377A KR20030036028A KR 20030036028 A KR20030036028 A KR 20030036028A KR 1020020066377 A KR1020020066377 A KR 1020020066377A KR 20020066377 A KR20020066377 A KR 20020066377A KR 20030036028 A KR20030036028 A KR 20030036028A
Authority
KR
South Korea
Prior art keywords
memory
array
plane
electrically connected
row
Prior art date
Application number
KR1020020066377A
Other languages
English (en)
Other versions
KR100895073B1 (ko
Inventor
트랜렁티
안토니토마스씨
Original Assignee
휴렛-팩커드 컴퍼니(델라웨어주법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 컴퍼니(델라웨어주법인) filed Critical 휴렛-팩커드 컴퍼니(델라웨어주법인)
Publication of KR20030036028A publication Critical patent/KR20030036028A/ko
Application granted granted Critical
Publication of KR100895073B1 publication Critical patent/KR100895073B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

임의 접근 메모리 장치(300)는 서로의 최상부 위에 적층된 메모리 어레이(100)의 하나 이상의 평면(200)을 포함한다. 각각의 평면(200)은 개별적으로 제조되며, 평면(200)내의 각각의 어레이(100)는 개별적으로 인에이블/디스에이블될 수 있다. 이러한 방식으로, 평면내의 각각의 메모리 어레이(100)는 개별적으로 테스트되고, 불량의 메모리 어레이(100)는 분류될 수 있어, 최종 생산 및 품질을 증가시킨다. 메모리 평면(200)은 서로의 최상부 위에 그리고 능동 회로 평면(390)의 최상부 위에 적층되어 대용량의 메모리 장치(300)를 만들 수 있다. 메모리는 베이스 유닛으로서 적절한 메모리 셀(140)을 이용함으로써 휘발성 또는 비휘발성일 수 있다. 또한, 메모리 평면(200)은 능동 회로(390)로부터 개별적으로 제조될 수 있다. 따라서, 메모리 평면(200)은 실리콘 기판(110)을 필요로 하지 않고, 예를 들어, 유리 기판으로부터 형성될 수 있다. 또한, 각각의 메모리 평면(200)은 평면 메모리 선택 트랜지스터(240)를 통해 개별적으로 선택(또는 인에이블)될 수 있다. 어레이(100)는 어레이 선택 트랜지스터(160)를 통해 개별적으로 선택(인에이블)될 수 있다. 이들 트랜지스터(160)는 비정질 실리콘 트랜지스터 및/또는 박막 트랜지스터로부터 형성될 수 있다. 데이터 버스(310), 어레이 선택 버스(330), 및 평면 선택 버스(340)는 각각의 평면(200) 상의 측면 접촉 패드를 통해 메모리 평면(200)과 능동 회로 평면(390)을 전기적으로 접속한다.

Description

메모리 평면 및 메모리 장치{3-D-MEMORY DEVICE FOR LARGE STORAGE CAPACITY}
동일 양수인의 다음 출원, 즉 "VERTICALLY ORIENTED NANO-FUSE AND NANO-RESISTOR CIRCUIT ELEMENTS" 명칭의 미국 특허 출원 제 09/964,770 호(대리인 서류 제 10012295-1 호)와, "ONE TIME PROGRAMMABLE FUSE/ANTI-FUSE COMBINATION BASED MEMORY CELL" 명칭의 미국 특허 출원 제 09/964,768 호(대리인 서류 제 10012297-1 호)와, "ONE-TIME PROGRAMMABLE UNIT MEMORY CELL BASED ON VERTICALLY ORIENTED FUSE AND DIODE AND ONE-TIME PROGRAMMABLE MEMORY USING THE SAME" 명칭의 미국 특허 출원 제 09/924,500 호(대리인 서류 제 10019168-1 호)와, "ONE-TIME PROGRAMMABLE MEMORY USING FUSE/ANTI-FUSE AND VERTICALLY ORIENTED FUSE UNIT MEMORY CELLS" 명칭의 미국 특허 출원 제 09/924,577 호(대리인 서류 제 10012495-1 호)는 몇몇 동일 개시 내용을 포함하며, 따라서 참조로서 포함되어 있다.
본 발명은 메모리 장치에 관한 것이다. 보다 상세하게는, 3차원 대용량 저장 임의 접근 메모리 장치에 관한 것이다.
컴퓨터, 통신 장비, 소모성 전자 부품 등과 같은 장치에서 압축 및 대용량 저장에 대한 요구가 증가하고 있다. 그 결과, 하드 디스크 드라이브, 고체 상태 메모리 등과 같은 데이터 저장 장치의 저장 및 성능이 상당히 향상되었다. 하드 디스크 드라이브에서, 영역 밀도의 상당한 향상과 결합된 작은 형성 요인으로, 고용량 디스크 드라이브가 개발되었다.
집적 회로에서, 멀티 칩 모듈(MCM)의 개발과 하이브리드 제조 기술로 인해 사이즈가 상당히 감소되고 몇몇의 경우에는, 최종 제품의 성능을 향상시켰다. 동적 임의 접근 메모리(DRAM)에 대한 일반적인 MCM 구성은 심(Single-In-line Memory Module : SIMM)이다. 현재, 다수의 메모리 저장 장치는 단층으로 제한되어 있다. 이것은 일반적으로 2가지 요인때문이다. 먼저, 능동 회로는 베이스 물질로서의 실리콘이 판독 및 기록과 같은 메모리의 동작을 지원할 필요가 있다. 판독 및 기록을 위해서, 어드레스 디코더, 판독/기록 제어 로직, 감지 증폭기, 출력 버퍼, 멀티플렉서 및 다수가 메모리 칩 내에 내장되어 있다. 이들은 일반적으로 오버헤드로서 불리우며, 물리적인 메모리의 20-30 퍼센트를 전형적으로 소비한다. 바람직하게, 이 오버헤드는 낮게 유지되어 보다 많은 공간이 메모리에서 이용가능하다. 메모리 저장 장치를 단층으로 제한하는 두번째 요인은 전력 소실 제한이다.
최근에, 상보형 금속 산화 반도체(CMOS)의 최상부 상에 제조된 다수의 어레이 메모리가 제조되었다. 그러나, 이러한 접근 방법은, 각각의 메모리 층이 능동 호로에 개별적으로 연결될 수 있도록 각각의 메모리 층에 대하여 비아를 필요로 한다. 이러한 접근 방법은 소수의 층에 대하여 고밀도 및 효율적인 메모리 설계를 행할 수 있다. 그러나, 층의 수가 증가함에 따라, 비아의 수도, 메모리 어레이에서 CMOS 층까지 신호를 라우팅하는 것이 어려워지고, 설계가 덜 효율적으로 되고, 보다 복잡해지고, 비용이 또한 증가하는 바와 같이 라우팅 경로가 길어지게 되는 곳에서 비아의 수도 증가한다. 비아가 작게 만들어지면 몇몇 문제점을 극복할 수 있다. 그러나, 비아가 작아질수록, 불량의 위험성을 대응하여 증가하고 정렬의 어려움도 증가하게 된다. 또한, 어레이 층 간의 상호 접속은 보다 어려워지고 복잡해진다.
또한, 메모리 장치의 생산은 상당히 낮아진다. 낮은 생산성의 원인은 개별적인 메모리 층이 다수의 층으로부터 분류될 수 없거나 거절될 수 없다는 사실때문이다. 설명을 위해서, 단일 메모리 층이 불량으로 될 확률 p(x)을 가지고 있다면, 다수의 층으로 이루어진 MCM 메모리는 적어도 하나의 불량 층을 가질 p(x) 보다 높은 확률을 갖는 것이 분명하다. 개별화된 메모리 층 레벨 상의 불량을 분류하고 거절할 수 없기 때문에, 메모리 장치의 전체적인 품질은 나빠지고 생산성은 낮아진다.
일 측면에서, 메모리 어레이의 실시예는 비실리콘 계 기판을 포함할 수 있다. 메모리 어레이는, 행 도체와 열 도체 간의 교차점에 교점(cross-point)이 형성되도록, 비실리콘 계 기판 위에 형성되어 행 방향으로 연장하는 행 도체와, 비실리콘 계 기판 위에 형성되어 열 방향으로 연장하는 열 도체를 또한 포함할 수 있다. 교점에서, 메모리 셀이 형성될 수 있다. 메모리 어레이는 행 도체와 열 도체 중 적어도 하나를 인에이블/디스에이블하도록 접속된 어레이 인에이블 회로를 더 포함할 수 있다.
다른 측면에서, 메모리 평면의 실시예는 비실리콘 계 기판과, 그 비실리콘계 기판 위에 형성된 하나 이상의 메모리 어레이를 포함할 수 있다. 각각의 메모리어레이는 행 방향으로 연장하는 행 도체와, 열 방향으로 연장하는 열 도체를 포함하고, 행 도체와 열 도체 간의 교차점에 교점이 형성된다. 각각의 메모리 어레이는 교점에 형성된 메모리 셀과, 행 도체와 열 도체 중 적어도 하나를 인에이블/디스에이블하도록 접속된 어레이 인에이블 회로를 또한 포함할 수 있다.
다른 측면에서, 메모리 장치의 실시예는 능동 회로 평면, 예를 들어, CMOS 회로 평면과 그 능동 회로 평면 위에 형성된 하나 이상의 메모리 평면을 포함할 수 있다. 각각의 메모리 평면은 비실리콘계 기판과 그 비실리콘계 기판 위에 형성된 하나 이상의 메모리 어레이를 포함할 수 있다. 각각의 메모리 평면의 각각의 메모리 어레이는 행 방향으로 연장하는 행 도체와 열 방향으로 연장하는 열 도체를 포함할 수 있으며, 행 도체와 열 도체 간의 교차점에 교점이 형성된다. 각각의 메모리 어레이는 교점에 형성된 메모리 셀과, 행 도체와 열 도체의 적어도 하나를 인에이블/디스에이블하도록 접속된 어레이 인에이블 회로를 또한 포함할 수 있다.
다른 측면에서, 메모리 장치를 제조하는 방법의 실시예는 능동 회로 평면을 형성하는 단계와, 능동 회로 평면 위에 하나 이상의 메모리 평면을 형성하는 단계를 포함할 수 있다. 이 방법은 각각의 메모리 평면에 대하여 비실리콘계 기판을 형성하는 단계를 더 포함할 수 있다. 각각의 메모리 평면에 대하여, 이 방법은 비실리콘계 기판 위에 하나 이상의 메모리 어레이를 형성하는 단계를 더 포함할 수 있다. 또한, 각각의 메모리 어레이에 대하여, 이 방법은 행 도체와 열 도체 간의 교차점에 교점이 형성되도록, 행 방향으로 연장하는 행 도체를 형성하는 단계와, 열 방향으로 열 도체를 형성하는 단계를 포함할 수 있다. 이 방법은 교점에 메모리 셀을 형성하는 단계와, 행 도체와 열 도체 중 적어도 하나를 인에이블/디스에이블하도록 접속된 어레이 인에이블 회로를 형성하는 단계를 더 포함할 수 있다.
상술한 본 발명의 실시예는 특정 측면을 실행할 수 있다. 예를 들어, 메모리 장치는, 각각의 평면이 개별적으로 제조되는 상태에서, 메모리 어레이의 다수의 평면을 적층함으로써 만들어질 수 있다. 이로써, 비아를 제조할 필요성이 없어지고 장치의 상대적인 복잡성이 감소된다. 또한, 각각의 어레이는 예를 들어, 어레이 선택 라인을 통해 개별적으로 인에이블 및 디스에이블될 수 있다. 장치를 완성하기 전에 불량 어레이 및/또는 평면을 분류하며 생산성 및 품질이 증가하게 된다. 또한, 메모리 평면이 능동 회로로부터 분리되어 만들어질 수 있기 때문에, 메모리 평면의 기판은 실리콘 이외의 물질로 형성될 수 있다. 또한, 판독/기록 제어 로직, 감지 증폭기, 출력 버퍼 및 멀티플렉서와 같은 오버헤드를 포함하지 않는 메모리 평면이 제조될 수 있으며, 메모리에 보다 많은 공간이 전용으로 사용되게 함으로써 용량을 증가시킨다. 또한, 적층에 의해 보다 높은 용량을 달성할 수 있다. 또한, 메모리는 휘발성, 비휘발성, 임의 접근 또는 1회성 프로그램가능 메모리일 수 있다.
도 1a는 본 발명에 따른 메모리 어레이의 실시예를 도시하는 도면,
도 1b는 본 발명에 따른 메모리 어레이의 제 2 실시예를 도시하는 도면,
도 2는 본 발명에 따른 메모리 평면의 실시예를 도시하는 도면,
도 3은 본 발명에 따른 메모리 장치의 실시예를 도시하는 도면,
도 4는 본 발명의 일측면에 따라 도 3의 메모리 장치를 제조하는 방법을 나타내는 흐름도.
도면의 주요 부분에 대한 부호의 설명
100 : 메모리 어레이110 : 기판
120 : 행 도체130 : 열 도체
140 : 메모리 셀150 : 어레이 선택 라인
170 : 어레이 인에이블 회로200 : 메모리 평면
250 : 평면 인에이블 회로270 : 평면 선택 라인
간략화 및 예시적인 목적으로, 본 발명은 그 실시예를 주로 참조하여 설명된다. 그러나, 당업자는 동일한 이론이 여러 유형의 고체 상태 메모리와 그 제조 방법 및 이용 방법에 동일하게 적용가능하다는 것을 알 것이다.
본 발명에 따라서, 메모리 어레이의 다수의 층을 서로의 최상부 위에 제조하면, 메모리 장치의 용량을 증가시킬 수 있다. 본 발명의 일측면에서, 메모리 어레이의 평면은 3차원(3-D) 메모리 장치를 형성하도록 적층될 수 있다. 각각의 평면은 하나 이상의 메모리 어레이를 포함할 수 있다.
도 1a는 본 발명에 따른 메모리 어레이(100)의 실시예를 도시한다. 도 1a에 도시된 바와 같이, 메모리 어레이(100)는 기판(110)을 포함할 수 있다. 기판(110)은 실리콘 또는 비실리콘계 기판일 수 있다. 비실리콘계 기판의 예는 플라스틱, 유리, 세라믹, 절연체와 같은 비금속 등을 포함한다.
기판(110) 위에, 하나 이상의 행 도체(120)와 하나 이상의 열 도체(130)가 형성될 수 있다. 행 및 열 도체(120, 130)는 행 방향과 열 방향 각각으로 연장하여 각각의 교차점에 교점을 형성할 수 있다. 교점에서, 메모리 셀(140)이 형성될 수 있다. 각각의 메모리 셀(140)은 각각의 행과 열 도체(120, 130) 각각을 통해 개별적으로 어드레스가능할 수 있다. 메모리 셀(140)은 판독 전용, 임의 접근 또는 일회성 판독가능할 수 있어서, 메모리 셀(100)은 각각 판독 전용 메모리(ROM), 임의 접근 메모리(RAM), 또는 1회성 프로그램가능 메모리(OTP) 일 수 있다. 예를 들어, 메모리 셀(140)은 퓨즈 메모리 셀, 퓨즈/다이오드 메모리 셀, 퓨즈/반퓨즈 멤리 셀, 자기 메모리 셀, 다이오드 메모리 셀, 자기/다이오드 메모리 셀, 위상 변경 메모리 셀, 저항 구성 요소 셀 등일 수 있다.
메모리 어레이(100)는 어레이 인에이블 회로(170)를 또한 포함할 수 있다. 어레이 인에이블 회로(170)는 하나 이상의 어레이 인에이블 트랜지스터(160)를 포함할 수 있다. 예를 들어, 4개 그룹의 어레이 인에이블 트랜지스터(160)가 도 1a에 도시되어 있다. 각각의 행 도체(120) 또는 열 도체(130) 각각은 하나 이상의 어레이 인에이블 도체(160)에 접속될 수 있다. 예를 들어, 도 1a에 도시된 바와 같이, 각각의 행 또는 열 도체(120, 130) 각각은 양 끝단에서 2개의 어레이 인에이블 트랜지스터(160)에 접속될 수 있다. 행 도체(120) 또는 열 도체(130)를 통한 도전(conduction)은 어레이 인에이블 트랜지스터(160)를 제어함으로써 인에이블 또는 디스에이블된다. 어레이 인에이블 트랜지스터(160)는 미세 결정 실리콘 트랜지스터, 비정질 실리콘 트랜지스터, 또는 실리콘 기판을 필요로 하지 않는 인에이블 스위치로부터 형성될 수 있다.
메모리 어레이(100)는 어레이 인에이블 트랜지스터(160)에 접속된 어레이 선택 라인(150)을 더 포함할 수 있다. 어레이 선택 라인(150)으로의 신호를 제어함으로써, 메모리 어레이(100)는 선택되거나 디스에이블될 수 있다. 전형적으로, 다수의 어레이 세팅에서, 단일의 어레이 라인(150)은 하나의 어레이(100)에 대해 전용이며, 다른 어레이(100)와 공유되지 않는다.
행 또는 열 도체(120, 130)의 양 끝단은 반드시 어레이 인에이블 트랜지스터(160)에 접속될 필요는 없다는 것을 알아야 한다. 도 1b는 본 발명에 따른 메모리 어레이의 제 2 실시예를 도시한다. 도시된 바와 같이, 행과 열 도체(120, 130)의 끝단 중 하나만이 어레이 인에이블 트랜지스터(160)에 접속된다. 도 1a 및 도 1b 이외의 구성은 본 발명의 사상에서 벗어나지 않는 범위에서 가능하다.
메모리 어레이(100)가 실리콘계인지 비실리콘계인지와는 무관하게, 메모리 어레이가 감지 증폭기, 출력 버퍼, 디코더, 멀티플렉서 등과 같은 오버헤드를 포함할 필요가 없다는 것이다. 단일의 능동 회로 층은 메모리 위치 선택, 감지 증폭기, 및 판독과 기록 제어를 제공할 수 있다.
개별적인 메모리 어레이(100)가 3D 메모리 장치를 형성하도록 적층될 수 있지만, 메모리 어레이의 평면은 본 발명의 다른 측면에 따라 제조될 수 있다. 메모리 어레이의 평면은 3D 메모리 장치를 형성하도록 분류 및 적층될 수 있어, 장치의 저장 용량을 상대적으로 증가시킨다.
도 2는 본 발명에 다른 메모리 평면(200)의 실시예를 도시하고 있다. 도 2에 도시된 바와 같이, 메모리 평면(200)은 기판(110)(도시 생략) 위에 형성된 하나 이상의 메모리 어레이(100), 예를 들어 도 1a 및 도 1b의 메모리 어레이(100)를 포함할 수 있다. 또한, 기판(110)은 실리콘 또는 비실리콘계일 수 있다. 메모리 평면(200)은 하나 이상의 행 버스(210)와 하나 이상의 열 버스(220)를 또한 포함할 수 있다. 행 버스(210)는 메모리 어레이(100)의 행 도체(120)(참조 부호 없음)에 전기적으로 접속되어 있다. 유사하게, 열 버스(220)는 메모리 어레이(100)의 열 도체(130)(참조 부호 없음)에 전기적으로 접속될 수 있다. 행 및 열 버스(210, 220)를 통해, 개별적인 메모리 어레이(100)의 개별적인 메모리 셀(140)(도 2에서는 도시 생략)이 어드레스될 수 있다.
메모리 평면(200)은 평면 인에이블 회로(250)를 더 포함할 수 있다. 평면 인에이블 회로(250)는 하나 이상의 평면 인에이블 트랜지스터(240)를 포함할 수 있다. 예를 들어, 4개 그룹의 평면 인에이블 트랜지스터(240)가 도 2에 도시되어 있다. 행 및 열 버스(210, 220)간의 데이터 흐름과, 메모리 어레이(100)의 메모리 셀(140)(도 2에서 도시 생략)로부터의 데이터 흐름은 평면 인에이블 트랜지스터(240)를 제어함으로써 인에이블 또는 디스에이블될 수 있다. 평면 인에이블 트랜지스터(240)는 미세 결정 박막 트랜지스터, 비정질 박막 트랜지스터, 또는 실리콘 기판을 필요로 하지 않는 인에이블 스위치로부터 형성될 수 있다.
평면 선택 라인(270)은 메모리 평면(200)내에 내장될 수 있으며, 평면 선택 라인(270)은 평면 인에이블 트랜지스터(240)에 접속될 수 있다. 이러한 방식으로, 평면 선택 라인(270)으로의 신호를 제어함으로써, 메모리 평면(200)이 인에이블 또는 디스에이블될 수 있다.
메모리 평면(200)은 하나 이상의 데이터 측면 접촉 패드(230)를 더 포함할 수 있다. 데이터 측면 접촉 패드(230)는 평면 인에이블 트랜지스터(240)를 통해 행 및 열 버스(210, 220)와 전기적으로 접속할 수 있다. 메모리 평면(200)은, 다수의 메모리 평면(200)이 적층될 때, 메모리 평면(200)의 데이터 측면 접촉 패드(230)가 다음 도체 처리 단계동안에 정렬되어 데이터 버스(310)를 형성한다(도 3 참조). 이러한 방식으로, 평면들간의 상호 접속 비아를 제조할 필요성이 제거되고, 장치의 상대적인 복잡성이 감소될 수 있다.
개별적인 메모리 어레이(100)의 어레이 선택 라인(150)은 합쳐져서 다수의 어레이 선택 라인(260)을 형성할 수 있다. 메모리 평면(200)과 능동 회로 평면(390)은, 다수의 메모리 평면(200)이 함께 적층될 때, 다수의 메모리 평면과능동 회로 평면간의 상호 접속을 용이하게 하는 데이터 측면 접촉 패드(230)가 정렬되도록 제조될 수 있다. 증착, 도금, 또는 스크린 도체 처리 단계는 상호 접속을 위해 사용될 수 있으며, 어레이 선택 버스(330)(도 3 참조)를 형성한다. 어레이 선택 버스(330)의 도체는 물리적으로 광폭이기 때문에, 이러한 처리는 쉽게 달성된다.
도 3은 본 발명에 따른 메모리 장치(300)의 실시예를 도시하고 있다. 도시된 바와 같이, 메모리 장치(300)는 3D 메모리를 형성하도록 적층된 하나 이상의 메모리 평면(200)을 포함할 수 있다. 메모리 장치(300)는 능동 회로 평면(390)을 또한 포함할 수 있다. 능동 회로 평면(390)은 실리콘 기판 상에 구축될 수 있고, 어드레스 디코더, 판독/기록 제어 로직, 감지 증폭기, 출력 버퍼, 멀티플렉서와 같은 오버헤드 구성 요소를 포함한 메모리 평면(200)의 메모리 어레이(100)를 어드레스하는데 필요한 회로를 포함할 수 있다.
메모리 장치(300)는 하나 이상의 데이터 버스(310)를 더 포함할 수 있다. 데이터 버스(310)는 메모리 평면(200)의 정렬된 데이터 측면 접촉 패드(230)(도 2 참조)를 접속시키기 위해 도체 처리 단계로부터 형성될 수 있다. 능동 회로 평면(390)은 데이터 측면 접촉 패드를 또한 포함할 수 있으며, 메모리 평면(200)의 데이터 측면 접촉 패드(230)에 전기적으로 접촉되어 있다.
메모리 장치(300)는 어레이 선택 버스(330)를 더 포함할 수 있다. 어레이 선택 버스(330)는 메모리 평면(200) 상의 어레이 선택 측면 접촉 패드(265)와 능동 평면(390) 상의 어레이 선택 측면 접촉 패드를 통해 다수의 어레이 선택 라인(260)을 전기적으로 접속하는 도체 처리로부터 형성될 수 있다. 능동 회로 평면(390)은 어레이 선택 라인을 또한 포함할 수 있으며, 메모리 평면(200)의 어레이 선택 측면 접촉 패드(265)와 정렬되는 어레이 선택 측면 패드를 포함할 수 있다.
메모리 장치(300)는 평면 선택 버스(340)를 포함할 수 있다. 평면 선택 버스(340)는 평면 선택 라인(270)과, 개별적인 메모리 평면의 평면 선택 측면 접촉 패드(275)(도 2 참조)와의 결합체로부터 형성될 수 있다. 도체 처리 단계는 개별적인 메모리 평면(200) 상의 평면 선택 측면 접촉 패드(275)를 통해 평면 선택 라인(270)을 능동 회로 평면(390)에 전기적으로 상호 접속한다. 각각의 평면(200)은 별개의 평면 선택 라인(270)을 구비할 수 있지만, 어레이 선택 버스(330)는 평면(200)과 공유될 수 있다.
도 4는 본 발명의 일측면에 따라 도 3의 메모리 장치(300)를 제조하는 예시적인 방법(400)을 나타내는 흐름도이다. 도 4에 도시된 바와 같이, 능동 회로 평면(390)이 제조될 수 있다(단계 410). 또한, 하나 이상의 메모리 평면(210)이 제조될 수 있다(단계 420 및 430). 메모리 평면(200)을 제조하기 전, 제조한 후 또는 동시에 능동 회로 평면(390)을 제조할 수 있다.
그 다음, 메모리 평면(200)은 사전 결정된 에러 임계치에 따라서 분류될 수 있다(단계 440). 예를 들어, 임계치는 10% 이상의 불량 메모리 어레이(100)를 가진 메모리 평면(200)을 거절하도록 설정될 수 있다. 각각의 메모리 평면(200)이 16개의 메모리 어레이(100)를 가지고 있다면, 하나 이상의 불량 어레이(100)를 가진 평면(200)은 거절될 수 있다. 이러한 제어로 인해, 최종 장치는 불량에 대한사전 설정된 허용치에 일치할 수 있다. 불량의 메모리 평면을 분류하기 위해서, 능동 회로 평면과 유사한 판독/기록 및 제어 기능을 가진 테스터 또는 전자 어셈블리가 사용될 수 있다. 스크린 단계(440)는 웨이퍼가 개별적인 평면(200)으로 다이싱되기 전에 웨이퍼 프로브 테스트 단계에서 행해진다. 웨이퍼는 몇몇 평면(200)을 포함할 수 있다.
또한, 메모리 평면(200)을 분류하기 위해서 다수의 임계 레벨이 사용될 수 있다. 예를 들어, 특정 애플리케이션은 다른 것보다 더 많은 불량을 허용할 수 있다는 것이다. 이러한 방식으로, 메모리 장치에서는 가변하는 불량 허용 레벨이 허용될 수 있다.
처리를 완료하기 위해서, 능동 회로 평면(390)과 메모리 평면(200)은 적층되어 접착 물질을 이용하여 그들을 서로 홀드하도록 본딩된다. 적층 처리는 능동 회로 평면(390)과 메모리 평면(200)의 측면 접촉 패드(데이터(230), 어레이 선택(265), 및 평면 선택(275))를 정렬한다. 도체 처리는 평면 상호 접속 도체(310, 330, 340)를 형성하여 메모리 평면과 능동 회로 평면을 전기적으로 상호 접속한다. 메모리 스택은 패키지 처리를 통해 보내져 메모리 장치(300)를 형성한다.
본 발명은 실시예를 기준으로 설명되었지만, 당업자는 본 발명의 사상과 범위를 벗어나지 않는 범위에서 상술한 실시예에 대한 여러 수정을 행할 수 있다. 예를 들어, 용어 "행" 및 "열"은 상대적이며, 고정된 방향을 암시하지 않는다. 또한, "행" 및 "열"은 본 명세서가 열을 지칭하는 "행"으로 불리울 수 있다는 점에서, 상호 변경가능하다. 용어 "행" 및 "열"은 본 명세서에서 설명하였지만, 직교 관계를 반드시 암시하지 않는다. 본 명세서에 사용된 용어 및 설명은 예시적으로 설명되어 있고 그 의미를 제한하는 것은 아니다. 특히, 본 발명의 방법은 예를 들어 설명되었지만, 그 방법의 단계는 예시된 것보다 상이한 순서 또는 동시에 수행될 수 있다. 당업자는 이러한 수정 및 다른 수정이 다음의 청구범위에 정의된 본 발명과 그 동등 발명의 사상과 범위 내에서 가능하다는 것을 알 것이다.
본 발명에 따르면, 비아를 제조할 필요성이 없어지고 장치의 상대적인 복잡성이 감소되며, 장치를 완성하기 전에 불량 어레이 및/또는 평면을 분류하며 생산성 및 품질이 증가하게 되며, 메모리에 보다 많은 공간이 전용으로 사용되게 함으로써 용량을 증가시키는 효과를 얻을 수 있다.

Claims (10)

  1. 메모리 평면(200)에 있어서,
    기판(110)과,
    상기 기판(110) 위에 형성된 다수의 어레이 선택 라인(150)과,
    상기 기판(110) 상에 형성되어 있으며 상기 메모리 평면(200)을 인에이블/디스에이블하도록 구성된 평면 인에이블 회로(250)와,
    상기 평면 인에이블 회로(250)에 전기적으로 접속된 평면 선택 라인(270)과,
    상기 기판(110) 상에 형성된 하나 이상의 메모리 어레이(100)를 포함하되,
    적어도 하나의 상기 메모리 어레이(100)는
    상기 기판(110) 상에 형성되어 행 방향으로 연장하는 하나 이상의 행 도체(120)와,
    상기 행(120)과 열 도체(130) 간의 각각의 교차점에서 교점이 형성되도록, 상기 기판(110) 상에 형성되어 열 방향으로 연장하는 하나 이상의 열 도체(130)와,
    상기 하나 이상의 교점에 형성된 메모리 셀(140)과,
    상기 메모리 어레이(100)를 인에이블/디스에이블하도록 구성되며, 상기 다수의 어레이 선택 라인(150) 중 적어도 하나에 전기적으로 접속되는 어레이 인에이블 회로(170)
    를 포함하는 메모리 평면.
  2. 제 1 항에 있어서,
    상기 하나 이상의 행 도체(120)와 상기 하나 이상의 메모리 어레이에 전기적으로 접속된 행 버스(210)와,
    상기 하나 이상의 메모리 어레이(100)의 상기 하나 이상의 열 도체(130)에 전기적으로 접속된 열 버스(220)
    를 포함하는 메모리 평면.
  3. 제 1 항에 있어서,
    상기 기판(110)은 실리콘 기반이며, 상기 하나 이상의 메모리 어레이(100) 각각은 감지 증폭기, 출력 버퍼, 디코더 및 멀티플렉서를 배제하는 메모리 평면.
  4. 제 1 항에 있어서,
    상기 기판(110)은 비실리콘 기반이며, 플라스틱, 유리, 세라믹 및 비금속 중 적어도 하나의 베이스 물질로부터 형성되는 메모리 평면.
  5. 제 1 항에 있어서,
    상기 메모리 셀(140)은 퓨즈 메모리 셀, 퓨즈/다이오드 메모리 셀, 퓨즈/반퓨즈 메모리 셀, 자기 메모리 셀, 다이오드 메모리 셀, 자기/다이오드 메모리 셀, 위상 변경 메모리 셀 및 저항성 구성 요소 셀 중 적어도 하나를 포함하는 메모리 평면.
  6. 메모리 장치(300)에 있어서,
    능동 회로 평면(390)과,
    상기 능동 회로 평면(390)에 전기적으로 접속된 데이터 버스(310)와,
    상기 능동 회로 평면(390)에 전기적으로 접속된 평면 선택 버스(340)와,
    상기 능동 회로 평면(390)에 전기적으로 접속된 어레이 선택 버스(330)와,
    상기 능동 회로 평면(390) 위에 적층된 하나 이상의 메모리 평면(200)을 포함하되,
    상기 적어도 하나의 메모리 평면(200)은
    기판(110)과,
    상기 기판(110) 위에 형성되어 상기 어레이 선택 버스(330)에 전기적으로 접속된 다수의 어레이 선택 라인(150)과,
    상기 메모리 평면(200)을 인에이블/디스에이블하도록 구성된 평면 인에이블 회로(250)와,
    상기 평면 인에이블 회로(250)와 상기 평면 선택 버스(340)에 전기적으로 접속된 평면 선택 라인(270)과,
    상기 기판(110) 위에 형성된 하나 이상의 메모리 어레이(100)를 포함하며,
    상기 적어도 하나의 메모리 어레이는
    상기 기판(110) 위에 형성되어 행 방향으로 연장하는 하나 이상의 행 도체(120)와,
    상기 행 도체와 열 도체간의 각각의 교차점에 교점이 형성되도록, 상기 기판(110) 위에 형성되고 열 방향으로 연장하는 하나 이상의 열 도체(130)와,
    하나 이상의 상기 교점에 형성된 메모리 셀(140)과,
    상기 메모리 어레이(100)를 인에이블/디스에이블하도록 구성되며, 상기 다수의 어레이 선택 라인(150) 중 적어도 하나에 전기적으로 접속된 어레이 인에이블 회로(170)를 포함하는 메모리 장치.
  7. 제 6 항에 있어서,
    상기 적어도 하나의 메모리 평면(200)은
    상기 하나 이상의 메모리 어레이의 상기 하나 이상의 행 도체에 전기적으로 접속된 행 버스(210)와,
    상기 하나 이상의 메모리 어레이의 상기 하나 이상의 열 도체(130)에 전기적으로 접속된 열 버스(220)를 더 포함하는 메모리 장치.
  8. 제 7 항에 있어서,
    상기 적어도 하나의 메모리 평면(200)은
    상기 행 버스(210)와 열 버스(220)에 전기적으로 접속된 다수의 데이터 측면 접촉 패드(310)와,
    상기 어레이 선택 라인(150)에 전기적으로 접속된 다수의 어레이 선택 측면 접촉 패드(330)와,
    상기 평면 선택 라인(270)에 전기적으로 접속된 평면 선택 측면 접촉 패드(340) 중 적어도 하나를 더 포함하는 메모리 장치.
  9. 제 8 항에 있어서,
    상기 다수의 데이터 측면 접촉 버스(130)는 정렬되고 상기 데이터 버스(310)에 전기적으로 접속하며,
    상기 다수의 어레이 선택 측면 접촉 패드(330)는 정렬되고 상기 어레이 선택 버스(330)에 전기적으로 접속하며,
    상기 평면 선택 측면 접촉 패드(340)는 상기 평면 선택 버스(340)의 한 라인과 전기적으로 접속하는 메모리 장치.
  10. 제 6 항에 있어서,
    상기 메모리 평면(200)의 상기 다수의 어레이 선택 라인(150)은 상기 어레이 선택 버스(330)와 전기적으로 접속되는 메모리 장치.
KR1020020066377A 2001-10-31 2002-10-30 메모리 평면 및 메모리 장치 KR100895073B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/984,934 US6504742B1 (en) 2001-10-31 2001-10-31 3-D memory device for large storage capacity
US09/984,934 2001-10-31

Publications (2)

Publication Number Publication Date
KR20030036028A true KR20030036028A (ko) 2003-05-09
KR100895073B1 KR100895073B1 (ko) 2009-04-27

Family

ID=25531039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020066377A KR100895073B1 (ko) 2001-10-31 2002-10-30 메모리 평면 및 메모리 장치

Country Status (6)

Country Link
US (1) US6504742B1 (ko)
EP (1) EP1308958B1 (ko)
JP (1) JP2003209222A (ko)
KR (1) KR100895073B1 (ko)
CN (1) CN1417861A (ko)
DE (1) DE60208310T2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858921B1 (ko) * 2006-05-30 2008-09-17 요코가와 덴키 가부시키가이샤 반도체 집적 회로 시험 장치 및 방법
US8514653B2 (en) 2007-09-12 2013-08-20 Samsung Electronics Co., Ltd. Multi-layered memory devices
US9543003B2 (en) 2012-08-29 2017-01-10 Micron Technology, Inc. Memory array plane select

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050075847A1 (en) * 2001-07-11 2005-04-07 Tomonori Yamada Method for storing entity data in which shape and physical quantity are integrated and storing program
US7406361B2 (en) 2001-08-16 2008-07-29 Riken Rapid prototyping method and apparatus using V-CAD data
EP1452984A4 (en) 2001-12-04 2013-05-01 Riken METHOD FOR CONVERTING THREE DIMENSIONAL IMAGE DATA TO INTERNAL CELL DATA AND CONVERSION PROGRAM
WO2003073335A1 (fr) 2002-02-28 2003-09-04 Riken Procede et programme de conversion de donnees frontieres en forme a l'interieur d'une cellule
US6643159B2 (en) * 2002-04-02 2003-11-04 Hewlett-Packard Development Company, L.P. Cubic memory array
US7129744B2 (en) * 2003-10-23 2006-10-31 Viciciv Technology Programmable interconnect structures
US7064579B2 (en) * 2002-07-08 2006-06-20 Viciciv Technology Alterable application specific integrated circuit (ASIC)
US7064018B2 (en) * 2002-07-08 2006-06-20 Viciciv Technology Methods for fabricating three dimensional integrated circuits
US6992503B2 (en) 2002-07-08 2006-01-31 Viciciv Technology Programmable devices with convertibility to customizable devices
US20040018711A1 (en) * 2002-07-08 2004-01-29 Madurawe Raminda U. Methods for fabricating three dimensional integrated circuits
US6856030B2 (en) * 2002-07-08 2005-02-15 Viciciv Technology Semiconductor latches and SRAM devices
US7673273B2 (en) 2002-07-08 2010-03-02 Tier Logic, Inc. MPGA products based on a prototype FPGA
US6828689B2 (en) * 2002-07-08 2004-12-07 Vi Ci Civ Semiconductor latches and SRAM devices
US20040004251A1 (en) * 2002-07-08 2004-01-08 Madurawe Raminda U. Insulated-gate field-effect thin film transistors
US7312109B2 (en) * 2002-07-08 2007-12-25 Viciciv, Inc. Methods for fabricating fuse programmable three dimensional integrated circuits
US6747478B2 (en) * 2002-07-08 2004-06-08 Viciciv Field programmable gate array with convertibility to application specific integrated circuit
US6998722B2 (en) * 2002-07-08 2006-02-14 Viciciv Technology Semiconductor latches and SRAM devices
US7112994B2 (en) * 2002-07-08 2006-09-26 Viciciv Technology Three dimensional integrated circuits
US8643162B2 (en) 2007-11-19 2014-02-04 Raminda Udaya Madurawe Pads and pin-outs in three dimensional integrated circuits
US7812458B2 (en) * 2007-11-19 2010-10-12 Tier Logic, Inc. Pad invariant FPGA and ASIC devices
US7400522B2 (en) * 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
US7778062B2 (en) * 2003-03-18 2010-08-17 Kabushiki Kaisha Toshiba Resistance change memory device
US7606059B2 (en) * 2003-03-18 2009-10-20 Kabushiki Kaisha Toshiba Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array
US7394680B2 (en) * 2003-03-18 2008-07-01 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element with a recording layer electrode served as a cation source in a write or erase mode
DE60334153D1 (de) * 2003-04-03 2010-10-21 Hewlett Packard Development Co Kubische speichermatrix und herstellungsverfahren
JP4381743B2 (ja) 2003-07-16 2009-12-09 独立行政法人理化学研究所 境界表現データからボリュームデータを生成する方法及びそのプログラム
US6961263B2 (en) * 2003-09-08 2005-11-01 Hewlett-Packard Development Company, L.P. Memory device with a thermally assisted write
US7030651B2 (en) * 2003-12-04 2006-04-18 Viciciv Technology Programmable structured arrays
US7176713B2 (en) * 2004-01-05 2007-02-13 Viciciv Technology Integrated circuits with RAM and ROM fabrication options
JP4399777B2 (ja) * 2004-01-21 2010-01-20 セイコーエプソン株式会社 半導体記憶装置、半導体装置、及び電子機器
KR100564611B1 (ko) * 2004-02-14 2006-03-29 삼성전자주식회사 하드 디스크 드라이브의 완충 구조체
US7112815B2 (en) 2004-02-25 2006-09-26 Micron Technology, Inc. Multi-layer memory arrays
US7489164B2 (en) * 2004-05-17 2009-02-10 Raminda Udaya Madurawe Multi-port memory devices
JP4662740B2 (ja) 2004-06-28 2011-03-30 日本電気株式会社 積層型半導体メモリ装置
US7554873B2 (en) * 2005-03-21 2009-06-30 Macronix International Co., Ltd. Three-dimensional memory devices and methods of manufacturing and operating the same
US7359279B2 (en) * 2005-03-31 2008-04-15 Sandisk 3D Llc Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers
JP4783100B2 (ja) 2005-09-12 2011-09-28 独立行政法人理化学研究所 境界データのセル内形状データへの変換方法とその変換プログラム
KR100855861B1 (ko) * 2005-12-30 2008-09-01 주식회사 하이닉스반도체 비휘발성 반도체 메모리 장치
US20070183189A1 (en) * 2006-02-08 2007-08-09 Thomas Nirschl Memory having nanotube transistor access device
US7486111B2 (en) * 2006-03-08 2009-02-03 Tier Logic, Inc. Programmable logic devices comprising time multiplexed programmable interconnect
US7345899B2 (en) * 2006-04-07 2008-03-18 Infineon Technologies Ag Memory having storage locations within a common volume of phase change material
JP2008140220A (ja) * 2006-12-04 2008-06-19 Nec Corp 半導体装置
US7692951B2 (en) * 2007-06-12 2010-04-06 Kabushiki Kaisha Toshiba Resistance change memory device with a variable resistance element formed of a first and a second composite compound
US8679977B2 (en) * 2007-07-25 2014-03-25 Micron Technology, Inc. Method and apparatus providing multi-planed array memory device
KR101330710B1 (ko) 2007-11-01 2013-11-19 삼성전자주식회사 플래시 메모리 장치
US20090128189A1 (en) * 2007-11-19 2009-05-21 Raminda Udaya Madurawe Three dimensional programmable devices
US7635988B2 (en) * 2007-11-19 2009-12-22 Tier Logic, Inc. Multi-port thin-film memory devices
US7795913B2 (en) * 2007-12-26 2010-09-14 Tier Logic Programmable latch based multiplier
US7573294B2 (en) * 2007-12-26 2009-08-11 Tier Logic, Inc. Programmable logic based latches and shift registers
US7602213B2 (en) * 2007-12-26 2009-10-13 Tier Logic, Inc. Using programmable latch to implement logic
US7573293B2 (en) * 2007-12-26 2009-08-11 Tier Logic, Inc. Programmable logic based latches and shift registers
US8230375B2 (en) 2008-09-14 2012-07-24 Raminda Udaya Madurawe Automated metal pattern generation for integrated circuits
KR20100038986A (ko) * 2008-10-07 2010-04-15 삼성전자주식회사 산화물 박막 트랜지스터를 포함하는 적층 메모리 장치
KR20100040580A (ko) * 2008-10-10 2010-04-20 성균관대학교산학협력단 적층 메모리 소자
US8023307B1 (en) 2010-04-30 2011-09-20 Hewlett-Packard Development Company, L.P. Peripheral signal handling in extensible three dimensional circuits
US8159268B1 (en) 2010-11-16 2012-04-17 Raminda Udaya Madurawe Interconnect structures for metal configurable integrated circuits
US8159266B1 (en) 2010-11-16 2012-04-17 Raminda Udaya Madurawe Metal configurable integrated circuits
US8159265B1 (en) 2010-11-16 2012-04-17 Raminda Udaya Madurawe Memory for metal configurable integrated circuits
TWI614747B (zh) * 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
US9076505B2 (en) 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
WO2014065038A1 (ja) * 2012-10-24 2014-05-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
CN103022071B (zh) * 2012-12-13 2015-06-17 南京大学 一种柔性存储器及制造方法
CN106920797B (zh) * 2017-03-08 2018-10-12 长江存储科技有限责任公司 存储器结构及其制备方法、存储器的测试方法
US10833059B2 (en) 2018-12-07 2020-11-10 Micron Technology, Inc. Integrated assemblies comprising vertically-stacked decks of memory arrays
CN112965667A (zh) 2020-02-20 2021-06-15 长江存储科技有限责任公司 对多平面存储器件进行编程的方法和多平面存储器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6220043A (ja) * 1985-07-19 1987-01-28 Yukihiro Taguchi マルチプロセツサ用非同期同時アクセスの可能なランダムアクセスメモリ−
JPH06167958A (ja) * 1991-03-28 1994-06-14 Texas Instr Inc <Ti> 記憶装置
US5397726A (en) * 1992-02-04 1995-03-14 National Semiconductor Corporation Segment-erasable flash EPROM
US5786629A (en) * 1992-05-14 1998-07-28 Reveo, Inc. 3-D packaging using massive fillo-leaf technology
JPH0793997A (ja) * 1993-09-24 1995-04-07 Nec Corp スタティック型半導体記憶装置
US5793115A (en) * 1993-09-30 1998-08-11 Kopin Corporation Three dimensional processor using transferred thin film circuits
US6157356A (en) * 1996-04-12 2000-12-05 International Business Machines Company Digitally driven gray scale operation of active matrix OLED displays
NO308149B1 (no) * 1998-06-02 2000-07-31 Thin Film Electronics Asa Skalerbar, integrert databehandlingsinnretning
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
KR100301932B1 (ko) * 1999-04-27 2001-10-29 윤종용 불 휘발성 반도체 메모리 장치
TW587252B (en) * 2000-01-18 2004-05-11 Hitachi Ltd Semiconductor memory device and data processing device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858921B1 (ko) * 2006-05-30 2008-09-17 요코가와 덴키 가부시키가이샤 반도체 집적 회로 시험 장치 및 방법
US8514653B2 (en) 2007-09-12 2013-08-20 Samsung Electronics Co., Ltd. Multi-layered memory devices
US8526263B2 (en) 2007-09-12 2013-09-03 Samsung Electronics Co., Ltd. Multi-layered memory devices
US9543003B2 (en) 2012-08-29 2017-01-10 Micron Technology, Inc. Memory array plane select

Also Published As

Publication number Publication date
EP1308958B1 (en) 2005-12-28
EP1308958A3 (en) 2003-05-14
JP2003209222A (ja) 2003-07-25
DE60208310D1 (de) 2006-02-02
KR100895073B1 (ko) 2009-04-27
EP1308958A2 (en) 2003-05-07
DE60208310T2 (de) 2006-07-27
US6504742B1 (en) 2003-01-07
CN1417861A (zh) 2003-05-14

Similar Documents

Publication Publication Date Title
KR100895073B1 (ko) 메모리 평면 및 메모리 장치
US11227639B2 (en) Stacked DRAM device and method of manufacture
US8040745B2 (en) Stacked memory and fuse chip
EP1386398B1 (en) Antifuse reroute of dies
JP3936246B2 (ja) クロスポイントダイオードメモリアレイの並列アクセス
US7679198B2 (en) Circuit and method for interconnecting stacked integrated circuit dies
US8982598B2 (en) Stacked memory device with redundant resources to correct defects
US8259520B2 (en) Columnar replacement of defective memory cells
TWI452664B (zh) Semiconductor device and manufacturing method thereof
JP2008227447A (ja) 半導体構造の製造方法
US20130168674A1 (en) Methods and Systems for Repairing Interior Device Layers in Three-Dimensional Integrated Circuits
US8854853B2 (en) Technology of memory repair after stacking of three-dimensional integrated circuit
US20230050150A1 (en) Stacked architecture for three-dimensional nand
JP2011100898A (ja) 半導体デバイス
US8563430B2 (en) Semiconductor integrated circuit and method for fabricating the same
US11599484B2 (en) Semiconductor device having plural signal buses for multiple purposes
JP2015197932A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 11