KR20030036013A - 에미터, 전자 장치, 저장 장치 및 에미터 생성 방법 - Google Patents

에미터, 전자 장치, 저장 장치 및 에미터 생성 방법 Download PDF

Info

Publication number
KR20030036013A
KR20030036013A KR1020020066317A KR20020066317A KR20030036013A KR 20030036013 A KR20030036013 A KR 20030036013A KR 1020020066317 A KR1020020066317 A KR 1020020066317A KR 20020066317 A KR20020066317 A KR 20020066317A KR 20030036013 A KR20030036013 A KR 20030036013A
Authority
KR
South Korea
Prior art keywords
layer
emitter
cathode
applying
tunneling
Prior art date
Application number
KR1020020066317A
Other languages
English (en)
Inventor
라마모르티스리람
첸찌창
Original Assignee
휴렛-팩커드 컴퍼니(델라웨어주법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 컴퍼니(델라웨어주법인) filed Critical 휴렛-팩커드 컴퍼니(델라웨어주법인)
Publication of KR20030036013A publication Critical patent/KR20030036013A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/23Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using electrostatic storage on a common layer, e.g. Forrester-Haeff tubes or William tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

에미터(emitter)(100)는 전자 공급층(electron supply layer)(10)과, 전자 공급층상에 형성된 터널링층(tunneling layer)(20)을 갖는다. 선택사양적으로, 절연체층(insulator layer)(78)이 전자 공급층상에 형성되며, 터널링층이 형성되는 규정된 개구를 갖는다. 음극층(cathode layer)(14)이 터널링층상에 형성된다. 도전층(conductive layer)(82)이 음극층상에 부분적으로 배치되고, 절연체층이 존재하는 경우에는 절연체층상에 부분적으로 배치된다. 도전층은 개구를 규정하여, 전자(16) 및/또는 광자(photon)(18)의 에너지 방사(22)를 위한 표면을 제공한다. 바람직하게, 그러나 선택사양적인 것으로서, 에미터가 어닐링(annealing) 공정을 거침으로써, 전자 공급층으로부터 음극층으로 터널링된 전자의 공급이 증가된다.

Description

에미터, 전자 장치, 저장 장치 및 에미터 생성 방법{TUNNELING EMITTERS AND METHOD OF MAKING}
본 발명은 필드 방사 장치(field emission device)에 관한 것으로서, 보다 구체적으로는 터널링을 이용하는 평면 필드 방사 에미터(flat field emission emitter)와, 전자 장치에서 그것을 이용하는 것에 관한 것이다.
디스플레이나, 또는 저장 장치와 같은 다른 전자 장치에 유용한 전자 방사를 생성하기 위해, 수 개의 상이한 필드 방사 장치가 제안 및 구현되어 왔다. 전통적으로, 전자 튜브와 같은 열이온 방사를 갖는 진공 장치는, 전자 방사를 생성하기 위해 음극 표면의 가열을 필요로 한다. 전자를 끌어당기는 사전결정된 전위에 있는 양극 구조에 대한 진공 공간으로 전자가 당겨진다. 음극선관과 같은 디스플레이 장치의 경우, 양극 구조는 인(phosphor)으로 코팅되어, 전자가 인에 부딪칠 때, 광자가 생성되어 가시적 이미지가 생성된다. 몇몇 응용에서는 핫(hot) 음극 기술을 대체하기 위해, 스핀드 팁(spindt tips)(포인팅 팁(pointed tips))과 같은 콜드(cold) 음극 장치가 이용 및 제안되어 왔다. 그러나, 신뢰도를 유지하면서, 크기를 감소시키고, 수 개의 스핀드 팁을 통합하는 것은 어렵다. 크기가 감소됨에 따라, 스핀드 팁은 전자가 그것에 부딪칠 때, 이온화되는 진공에서의 오염물로부터의 손상에 더욱 민감하게 된다. 그 후, 이온화된 오염물은 스핀드 팁으로 당겨져 그것과 충돌하여, 손상을 초래하게 된다. 스핀드 팁의 수명을 증가시키기 위해, 진공 공간은 더욱 높은 진공을 가져야 한다. 보다 큰 방사 표면을 갖는 평면 에미터가, 보다 낮은 진공 요건에서 신뢰성있게 동작될 수 있다. 그러나, 몇몇 응용의 경우, 종래의 평면 에미터로부터의 전류 밀도의 양은 유용할 정도로 충분히 높지 않다. 따라서, 낮은 진공 환경에서 신뢰성있게 동작가능한 고에너지 전류 밀도를 갖는 평면 에미터를 생성할 필요가 있다.
에미터(emitter)는 전자 공급층(electron supply layer)과, 전자 공급층상에 형성된 터널링층(tunneling layer)을 갖는다. 선택사양적으로, 절연체층(insulator layer)이 전자 공급층상에 형성되며, 터널링층이 형성되는 규정된 개구를 갖는다. 음극층(cathode layer)이 터널링층상에 형성된다. 도전층(conductive layer)이 음극층상에 부분적으로 배치되고, 절연체층이 존재하는 경우에는 절연체층상에 부분적으로 배치된다. 도전층은 개구를 규정하여, 전자 및/또는 광자(photon)의 에너지 방사를 위한 표면을 제공한다. 바람직하게, 그러나 선택사양적인 것으로서, 에미터가 어닐링(annealing) 공정을 거침으로써, 전자 공급층으로부터 음극층으로 터널링된 전자의 공급이 증가된다.
도 1은 본 발명을 통합하는 터널링 에미터를 예시적으로 도시하는 도면,
도 2는 집속된 전자 빔을 생성하기 위해, 도 1의 터널링 에미터를 이용하는 것을 예시적으로 도시하는 도면,
도 3은 디스플레이 장치를 생성하기 위해 수 개의 터널링 에미터 및 광학 렌즈를 포함하는 집적 회로를 예시적으로 도시하는 도면,
도 4는 다수의 터널링 에미터 및 제어 회로를 통합하는 집적 회로의 예시적인 블록도,
도 5는 터널링 에미터로부터의 에너지 방사를 집속하는 렌즈를 포함하는 집적 회로상의 터널링 에미터를 예시적으로 도시하는 도면,
도 6은 다수의 터널링 에미터, 및 광자를 생성 또는 통과시키는 양극 구조를 포함하는 집적 회로로 생성되는 예시적인 디스플레이를 도시하는 도면,
도 7a는 재기록가능 매체에 정보를 판독 및 기록하기 위한 다수의 터널링 에미터를 포함하는 집적 회로를 통합하는 예시적인 저장 장치를 도시하는 도면,
도 7b는 도 7a의 예시적인 저장 장치에 통합된 예시적인 판독 회로의 개략도,
도 8은 예시적인 터널링 에미터의 정면도,
도 9는 도 8에 도시된 터널링 에미터의 예시적인 단면도,
도 10은 본 발명의 터널링 에미터를 통합하는 적어도 하나의 전자 장치, 즉 디스플레이 또는 저장 장치를 통합하는 컴퓨터의 예시적인 블록도,
도 11a-11j는 본 발명의 터널링 에미터를 생성하기 위해 제 1의 예시적인 공정에서 이용된 예시적인 단계를 도시하는 도면,
도 12a-12d는 본 발명의 터널링 에미터를 생성하기 위해 제 2의 예시적인 공정에서 이용된 예시적인 단계를 도시하는 도면,
도 13a 및 13b는 본 발명의 터널링 에미터를 선택사양적으로 향상시키기 위해 이용된 예시적인 어닐링 공정의 차트.
도면의 주요 부분에 대한 부호의 설명
10 : 전자 소스12 : 콘택트
14 : 음극층20 : 터널링층
16 : 전자 방사18 : 광자 방사
24 : 전압원
본 발명은 이하의 도면을 참조함으로써, 보다 잘 이해될 것이다. 도면에서의 구성 요소는 서로에 대해 정확한 축척으로 도시될 필요는 없다. 그보다는, 본 발명을 명확하게 도시하는데 강조점을 두었다. 더욱이, 유사한 참조 번호는 몇 개의 보기를 통해 대응하는 유사 부분을 나타낸다.
본 발명은 전자 소스와 평면 음극 표면 사이에 전계를 생성하기 위해 약 50과 약 5000 옹스트롬 사이의 충분한 두께를 갖는 터널링층을 이용함으로써, 제곱 센티미터(square centimeter)당 높은 레벨의 방사 전류를 제공하는 필드 방사 에미터에 관한 것이다. 종래의 평면 에미터 타입의 장치는 표면 영역의 제곱 센티미터당 낮은 방사 전류를 가지므로, 몇몇 응용에서는 이용될 수 없다. 본 발명은 적절한 결함을 갖는 실리콘 기반 유전체, 터널링을 유도하기 위한 높은 유전 세기를 갖는 금속 클러스터 유전체, 또는 다른 터널링 재료의 얇은 증착을 이용하여, 전자 소스와 음극 표면 사이에서, 바람직하게는 직접적으로 또는 유전체내의 결함을 통해 전자가 터널링할 수 있는 장벽을 생성한다. 그러한 재료를 사용함으로써, 방사 전류는 종래의 평면 에미터 기술보다 1차수, 2차수 또는 3차수 큰 크기인 제곱 센티미터당 10 mA, 100 mA 또는 1 A보다 크게 될 수 있다. 실제 방사율은 터널링층을 위해 사용된 재료의 타입 및 두께의 설계 선택에 의존할 것이다. 전자 방사 이외에도, 본 발명은 또한, 본 발명을 통합하는 에미터에 대한 추가적인 이용을 제공하는 광자 방사를 생성할 수 있다. 본 발명의 다른 이점 및 특징은 이하 기술된 본 발명의 상세한 설명, 그 제조 방법 및 다양한 용도의 응용으로부터 보다 명확해질 것이다.
본 발명의 상세한 설명에 대한 예시에 있어서, 에미터 소자의 다양한 부분들은 정확한 축척으로 도시되지 않았다. 본 발명에 대한 보다 명확한 예시 및 이해를 제공하기 위해, 소정의 치수는 다른 치수와 관련하여 과장되었다. 예시의 목적으로, 본 명세서에서 예시된 실시예는 깊이 및 폭을 갖는 다양한 영역과 함께, 2 차원적으로 볼 수 있도록 도시된다. 이들 영역은 3 차원 구조로 배열된 복수의셀을 포함할 수 있는 장치의 단일 셀의 일부만을 예시한 것임을 알아야 한다. 따라서, 이들 영역은 실제 장치상에 제조될 때 길이, 폭 및 깊이를 포함하는 3 차원을 가질 것이다.
더욱이, 본 발명의 하나의 양상은, 종래의 집적 회로 박막 기술을 이용하여 제조될 수 있다는 것이다. 몇 가지의 공정 단계를 수행하기 위한 수 개의 기술이 존재하며, 당업자에 의해 상호 교환될 수 있다. 예를 들어, 몇 가지를 제시하자면, 증발(evaporation), 스퍼터링(sputtering), 화학 기상 증착(chemical vapor deposition), 분자 빔 에피택시(molecular beam epitaxy), 광화학 기상 증착(photochemical vapor deposition), 저온 광화학 기상 증착, 플라즈마 증착과 같은 몇몇 공정중 하나에 의해 재료의 증착이 수행될 수 있다. 또한, 가능한 에칭 기법 중 일부를 제시하자면, 습식 에칭, 건식 에칭, 이온 빔 에칭, 반응성 이온 에칭, (배럴 플라즈마 에칭(barrel plasma etching) 및 플래너 플라즈마 에칭(planar plasma etching)과 같은) 플라즈마 에칭과 같은 수 개의 상이한 에칭 기법이 존재한다. 사용되는 실제 기법의 선택은 다른 요인들 중 사용된 재료 및 비용 기준에 의존할 것이다.
도 1은 전자 소스(10)를 포함하는 에미터 장치(50), 바람직하게는 전자 및 광자 방사를 위한 평면 에미터의 예시적인 블록도이다. 전자 소스(10)상에는 터널링층(20)이 위치된다. 바람직하게, 터널링층(20)은 금속 클러스터 유전체 또는 실리콘 기반 유전체로 형성된다. 예시적인 금속 클러스터 유전체는WSiN(tungsten silicon nitrate) 또는 TaOx(tantalum oxide), TiOx(titanium oxide)(여기서 x = 0.5 내지 2.5)를 포함한다. 또한, TaAlOxNy(tantalum aluminum oxynitride), TaAlOx(tantalum aluminum oxide), AlOxNy(aluminum oxynitride) 또는 다른 (TM)Ox또는 (TM)OxNy(transitionary metal(TM) oxides or oxynitrides)가 터널링층(20)으로서 사용될 수 있는 것으로 고려된다. 바람직하게, 금속 클러스터 유전체 터널링층은 500 옹스트롬 미만의 두께를 가지며, 보다 바람직하게 두께는 100 옹스트롬 이하와 같이 약 50 내지 약 250 옹스트롬의 범위내에 있다. 예시적인 실리콘 기반 유전체는 SiNx, Si3N4(RI∼2.0), SixNy(x:y > 3/4, RI∼2.3) 및 SiC이다. 또한, Fy-SiOx및 Cy-SiOx가 터널링층(20)으로서 사용될 수 있는 것으로 고려된다. 바람직하게, 실리콘 기반 유전체층은 약 500 옹스트롬의 두께를 가지며, 보다 바람직하게 두께는 500 옹스트롬 이하와 같이 약 250 내지 약 5000 옹스트롬의 범위내에 있다. 선택된 두께는 터널링층(20)이 견딜 수 있어야 하는 전계 세기 및 원하는 에미터 방사 전류를 결정한다. 터널링층(20)상에는 음극층(14), 바람직하게는 백금(platinum), 금, 몰리브덴(molybdenum), 이리듐(iridium), 루테늄(ruthenium), 탄탈룸(tantalum), 크롬(chromium) 또는 다른 굴절 금속(refractive metal) 또는 그들의 합금이 증착된다. 다른 음극층이 사용될 수 있으며, 당업자에게 알려져 있다. 바람직하게, 음극의 두께는 30 내지 150 옹스트롬이다. 에미터 전압 Ve(약 3-20 V)를 갖는 전압원(24)이 음극층(14)과,콘택트(12)를 경유하여 전자 공급부(10)에 인가될 때, 기판(10)(전자 공급부)으로부터 음극층(14)으로 전자가 직접 또는 간접적으로 터널링된다. 터널링층(20)내에 결함이 있을 때, 전자가 터널링하는 전계가 다양한 갭(gap)으로 중단되며, 음극층(14)의 표면으로부터의 전자 방사(16)가 종래의 설계보다 커지게 된다. 이와 달리, 유전체가 충분히 얇은 경우, 직접적인 터널링이 발생된다. 또한, 일부 광자 방사(18)는 전자 방사(16)와 더불어 발생되어, 에미터(50)로부터의 에너지 방사(22)를 형성한다.
전계는와 같이 다양한 두께에 대해 계산되며, 여기서 t두께는 터널링층(20)의 두께이다. 예를 들어, Ve= 10 V인 경우, 전계는 터널링층(20)에서의 500 옹스트롬 두께에 대해 2 x 106v/m(volts/meter)이다. 특정 유전체에 대한 최소 두께는 유전체 세기에 의존할 것이다.
바람직하게, 금속 클러스터 유전체 터널링층(20)은 스퍼터링 증착된다. 터널링층으로서 금속 클러스터 유전체를 사용함으로써, 전자 소스(10)와 음극층(14) 사이에 매우 높은 전계 세기가 인가되어, 보다 높은 방사가 달성될 수 있는데, 이것은 금속 클러스터 유전체가 전기적 브레이크다운(breakdown)없이, 훨씬 높은 전계 세기를 견디기 때문이다. 금속 클러스터 유전체는 직접적인 터널링이 발생될 수 있도록 한다.
바람직하게, PECVD(plasma enhanced chemical vapor deposition)를 이용하여실리콘 기반 유전체 터널링층(20)이 증착된다. 터널링층으로서 실리콘 기반 유전체를 사용함으로써, 전자 소스(10)와 음극층(14) 사이에 전계가 생성되므로, 재료를 통한 결함 영역이 달성되며, 다양한 결함을 통해 터널링이 수행된다.
도 2는 도 1의 에미터(50)에 대한 이용을 예시적으로 도시하는 도면이다. 이러한 응용에서, 렌즈(28)의 집속 효과를 변화시키도록 조절될 수 있는 사전결정된 전압으로 설정되는 도체에서의 개구(aperture)로서 예시된 정전 집속 장치 또는 렌즈(electrostatic focusing device or lens)(28)에 의해 전자 방사(16)가 집속된다. 당업자라면 렌즈(28)는 하나 이상의 도체층으로 제조되어, 원하는 집속 효과를 발생시킬 수 있음을 알 것이다. 전자 방사(16)는 렌즈(28)에 의해 집속 빔(32)으로 양극 구조(30)에 집속된다. 양극 구조(30)는 의도된 용도 및 양극 구조(30)와 에미터(50) 사이의 거리에 의존하는 응용에 대해 크기가 변하는 양극 전압 Va(26)로 설정된다. 예를 들어, 양극 구조(30)는 저장 장치를 위한 기록가능 매체이며, Va는 500과 1000 V 사이에서 선택될 수 있다. 렌즈(28)는 개구내에 전계(34)를 형성함으로써 전자 방사(16)를 집속한다. Va로부터 적절한 전압으로 설정됨으로써, 에미터(50)로부터 방사된 전자는 개구의 중앙으로 유도되며, 그 다음 양극 구조(30)로 또한 당겨져 집속 빔(32)을 형성한다.
도 3은 픽셀 그룹의 어레이에 형성된 다수의 집적 에미터(100)를 포함하는 집적 회로(52)를 갖는 디스플레이(40)의 예시적인 실시예를 도시한다. 집적 에미터(100)는 광자 방사(18), 가시 광원을 방사하며, 그것은 광학 렌즈(38)에 의해,이미지로서 볼 수 있는 집속 빔(32)으로 집속된다. 바람직하게, 광학 렌즈(38)는 인듐 주석 산화물과 같은 투명 도전 표면으로 코팅되어, 에미터로부터 방사된 전자를 캡쳐한다.
도 4는 적어도 하나의 집적 에미터(100)를 포함하는, 그러나 바람직하게는 어레이로 배열된 복수의 집적 에미터(100)를 포함하는 집적 회로(52)의 예시적인 실시예를 도시한다. 에미터 제어 회로(72)는 집적 회로(52)내에 집적되어, 적어도 하나의 집적 에미터(100)를 동작시키는데 사용된다.
도 5는 집적 에미터(100) 및 렌즈 어레이(48)를 포함하는 집적 회로(52)의 예시적인 실시예를 도시한다. 집적 회로(52)는, 바람직하게 전자 소스를 제공하는 박막 도전층과 같은 강 도핑 실리콘 또는 도전 재료인 도전성 기판(10)상에 형성된다. 기판(10)상에는 약 50 옹스트롬과 약 5000 옹스트롬 사이의 두께, 바람직하게는, 몇몇 응용 및 재료에 대해서는 비록 약 50 내지 약 750 옹스트롬이 더 바람직하지만, 약 100 옹스트롬의 두께를 갖는 터널링층(20)이 배치된다. 반도체 박막 재료의 다른 층이 기판(10)에 도포되어, 집적 에미터(100)를 형성하도록 에칭된다. 터널링층(20)상에는 음극층(14), 바람직하게는 백금, 금, 몰리브덴, 이리듐, 루테늄, 탄탈룸, 크롬 또는 다른 굴절 금속 또는 그들의 합금의 박막 도전층이 배치된다. 음극층(14)은 전자 및 광자 형태의 에너지가 방사되는 음극 표면을 형성한다. 렌즈 어레이(48)는 종래의 박막 공정을 이용하여 도포되며, 도전층내에 규정되며 집적 에미터(100)와 정렬되는 렌즈(28)를 포함하여, 집적 에미터(100)로부터 양극 구조(76)의 표면상으로 에너지를 집속한다. 양극 구조(76)는 집적 회로(52)로부터 타겟 거리(74)에 위치된다.
도 6은 본 발명의 집적 에미터(100)를 이용한 디스플레이 응용의 다른 실시예를 도시한다. 본 실시예에서, 복수의 에미터(100)가 배열되며, 집적 회로(52)에 형성된다. 각 에미터(100)는 전자 방사(16) 또는 광자 방사(18)(도 1 참조)의 형태로 에너지 방사(22)를 방사한다. 양극 구조인 디스플레이(40)는 디스플레이 서브픽셀(42)로 형성되는 디스플레이 픽셀(44)에서 방사 에너지를 수신한다. 바람직하게, 디스플레이 서브픽셀(42)은 에너지 방사(22)의 전자 방사(16)에 의해 부딪칠 때 광자를 생성하는 인 재료이다. 이와 달리, 디스플레이 서브픽셀(42)은 에너지 방사(22)의 광자 방사(18)가 직접적인 광자 뷰잉(viewing)을 위해 디스플레이(40)를 통과하도록 하는 반투명(translucent) 개구일 수 있다.
도 7a는 저장 장치내에서의 집적 에미터(100)의 다른 이용을 도시한다. 이러한 예시적인 실시예에서, 복수의 에미터(100)를 갖는 집적 회로(IC)(52)는 집적 에미터(100)와 정렬된 집속 메카니즘의 렌즈 어레이(48)를 갖는다. 렌즈 어레이(48)는 기록 표면인 매체(58)에 영향을 미치는데 이용되는 집속 빔(32)의 생성에 이용된다. 매체(58)는 IC(52)상의 집적 에미터(100)에 대해 매체(58)를 위치시키는 이동기(mover)(56)에 적용된다. 바람직하게, 이동기(56)는 내부에 집적된 판독기 회로(62)를 갖는다.
도 7b에서, 판독기(62)는 매체(58)에 대한 제 1 옴 콘택트(ohmic contact)(64) 및 이동기(56), 바람직하게는 반도체 또는 도체 기판에 대한 제 2 옴 콘택트(66)를 만드는 증폭기(68)로서 도시된다. 집속 빔(32)이 매체(58)에 부딪칠 때, 만약 집속 빔의 전류 밀도가 충분히 높다면, 매체는 유효 매체 영역(60)을 생성하도록 위상 변화(phase-changed)된다. 낮은 전류 밀도의 집속 빔(32)이 매체(58) 표면에 인가될 때, 증폭기(68)에 의해 상이한 전류 흐름율이 검출되어, 판독기 출력(70)을 생성한다. 따라서, 집적 에미터(100)로부터의 에너지로 매체에 영향을 미침으로써, 매체의 구조적인 위상 변화 속성을 이용하여 정보가 매체에 저장된다. 그와 같은 하나의 위상 변화 재료는 In2Se3이다. 칼로제나이드(chalcogenide) 합금, 예를 들면, GaSb, InSb, InSe, Sb2Te3, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te4, InSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2및 GeSbTe와 같은 다른 위상 변화 재료가 당업자에게 알려져 있다.
도 8은 음극층(14)내에 에미터 영역(84)을 포함하는 본 발명의 집적 에미터(100)의 예시적인 실시예에 대한 정면도이다. 음극층(14)은 도전층(82)의 아래에서 전기적으로 접속되며 배치되고, 도전층(82)은 절연체층(78)상에 부분적으로 더 배치된다. 바람직하게, 집적 에미터(100)는 원형으로 도시되지만, 다른 형상도 이용될 수 있다. 원형은, 생성된 전계가 보다 균일하다는 점에서 바람직하며, 형상내에 전계 세기에 영향을 미칠 수 있는 이산적 에지(discrete edge)가 없기 때문이다.
도 9는 도 8에 도시된 집적 에미터(100)를 9-9 축에서 본, 집적 에미터(100)의 예시적인 실시예에 대한 단면도이다. 바람직하게 도전층 또는 강 도핑 반도체인 기판(10)은 절연체층(78)내에 규정된 개구내에 배치되며 부분적으로는절연체층(78)의 표면 위에 배치되는 터널링층(20)에 대한 전자 공급부를 제공한다. 바람직하게 박막 도전층인 음극층(14)은 터널링층(20)의 위와 부분적으로는 도전층(82) 아래에 배치되어 도전층과의 전기 콘택트를 형성한다. 선택사양적으로, 탄탈룸과 같은 부착층(adhesion layer)이 도전층(82) 이전에 도포되어, 절연체층(78) 및 도전층(82)에 대해 선택된 특정 재료에 따라, 도전층(82)과 절연체층(78) 사이에 본딩 인터페이스를 제공한다.
도 10은 마이크로프로세서(96)와, 마이크로프로세서(96)에 접속된 메모리(98)와, 전자 장치, 즉 저장 장치(94) 및 디스플레이 장치(92)를 포함하는 컴퓨터(90)의 예시적인 블록도이다. 전자 장치는 마이크로프로세서(96)에 접속된다. 마이크로프로세서(96)는 메모리로부터의 인스트럭션을 실행하여, 메모리와, 저장 장치(94) 및 디스플레이 장치(92)와 같은 전자 장치 사이에 데이터 전송이 가능하도록 한다. 각 전자 장치는 본 발명을 통합하는 에미터 및 바람직하게는 에미터로부터의 방사를 집속하는 집속 장치를 갖는 집적 회로를 포함한다. 에미터는 그 상부에 절연층이 배치되는 전자 공급층을 갖는다. 절연층은 터널링층이 전자 공급층상에 형성되는 규정된 개구를 갖는다. 터널링층상에는 음극층이 위치된다. 바람직하게, 그러나 선택사양적으로, 에미터를 갖는 집적 회로는 어닐링 공정을 거침으로써, 전자 공급층으로부터 음극층으로 터널링할 수 있는 전자의 공급이 증가된다.
도 11a 내지 11j는 본 발명을 통합하는 에미터를 생성하는데 이용된 공정 단계를 예시적으로 도시한다. 도 11a에서, 유전체 또는 포토레지스트의마스크(102)가, (비록 기판(10)은 도전성 박막층 또는 도전 기판일 수 있으나) 바람직하게 실리콘 반도체 기판인 기판(10)에 도포된다. 바람직하게, 기판(10)은 약 100 내지 0.0001 옴 센티미터(ohms centimeter)의 시트 저항(sheet resistance)을 갖는다.
도 11b에서, 절연체층(78)이, 바람직하게 기판(10)이 실리콘 기판일 때, 필드 산화물(FOX) 성장에 의해 생성된다. 선택사양적으로, 절연체층(78)은 종래의 반도체 공정을 이용하여 단독으로 또는 조합으로 배치 또는 성장된 다른 산화물, 질화물, 또는 다른 종래의 유전체로 형성될 수 있다. 절연체층(78)은 마스크(102)에 의해 덮인 영역을 제외한, 기판(10)상에 생성된다. 마스크(102)에 의해 규정된 영역, 그에 따라 결과적인 절연체층(78)내의 공극(void) 또는 규정된 개구는, 마스크(102)가 제거될 때, 후에 형성된 집적 에미터(100)의 위치 및 형상을 결정한다.
도 11c에서, 터널링층(20)이 기판(10) 및 절연체층(78)상에 도포된다. 바람직하게, 터널링층(20)으로서 이용된 실리콘 기반 유전체가 PECVD를 이용하여 도포된다. 다른 증착 기법이 당업자에게 알려져 있다. 바람직하게, 터널링층(20)은 SiC, SiNx, Si3N4(RI∼2.0), 또는 SixNy(x:y > 3/4, RI∼2.3)이다. 선택사양적으로, Fy-SiOx및 Cy-SiOx가 터널링층(20)을 위한 적절한 재료로서 고려된다. 터널링층(20)으로서 사용된 실리콘 기반 유전체는 바람직하게 약 250 내지 약 5000 옹스트롬의 두께를 갖는다.
선택사양적으로, 금속 클러스터 유전체, TiOx, TaOx, WSiN, TaAlOxNy또는 AlOxNy와 같이 바람직하게 높은 유전체 세기의 재료, 그러나 바람직하게는 TiOx의 터널링층(20)이 처리된 기판(10) 및 절연체층(78)의 표면 위에 도포된다. 터널링층(20)에 이용된 금속 클러스터 유전체는, 바람직하게 금속을 스퍼터링하고, 산소 및/또는 질소를 도입하여, 약 500 옹스트롬 미만, 바람직하게는 약 100 옹스트롬과 같이 약 50 내지 약 250 옹스트롬 사이의 두께를 갖는 유전체를 형성한다.
비록 두 가지 타입의 터널링 재료가 예시되었지만, 다른 터널링 재료를 사용하여 터널링층(20)을 제공할 수 있고, 여전히 본 발명의 정신 및 영역을 만족시킬 수 있다.
터널링층(20)이 증착된 후, 터널링층(20)상으로 음극층(14)이 증착, 스퍼터링 또는 도포된다. 도 11c는 처리된 기판(10)의 표면상에 음극층(14)을 도포한 결과를 도시한다. 바람직하게, 음극층(14)은 백금 또는 금과 같은 박막 금속층이며, 바람직하게 약 50 내지 약 250 옹스트롬의 두께를 갖는다. 몇 가지를 제시하자면, 몰리브덴, 이리듐, 루테늄, 탄탈룸, 크롬 또는 다른 굴절 금속 또는 그들의 합금과 같은 다른 금속을 음극층(14)을 위해 사용할 수 있다. 절연체층(78)의 개구내의 터널링층(20)상에 배치된 음극층(14)이 에미터 표면(86)을 형성한다.
도 11d는 에미터 표면(86) 위 및 부분적으로는 절연체층(78) 위에 배치되어 에미터 구조의 형상 및 위치를 규정하는 에칭 포토마스크(55)의 도포를 도시한다. 도 11e는 음극층(14) 및 터널링층(20)의 에칭 결과를 도시한다.
도 11f는 오목 프로파일(reentrant profile)을 생성하기 위해 이용된 처리 기판(10)상에, 에칭 포토마스크(55)가 제거된 후의 제 1 포토레지스트층(57) 및 제 2 포토레지스터층(59)을 도포하는 것을 도시한다. 바람직하게, 제 1 포토레지스트층(57)은 매우 높은 온도(즉, 약 130C보다 높은 온도)에서 적합한 광능동적 화합물(photoactive compound; PAC)을 갖는 레지스트의 두꺼운 코팅이다. 제 1 포토레지스트층(57)이 도포된 후, 바람직하게 소프트 베이킹(soft baking)된다. 그 다음, 제 1 포토레지스트층(57)은 요구되는 에칭 프로파일의 타입에 따른 에너지 레벨에서 투광(flood) 노출된다. 그 후, 제 1 포토레지스트층(57)은 핫 플레이트(hot plate)상에서 90 내지 180 초 동안 약 120C 내지 150C에서 하드 베이킹(hard baking)된다.
바람직하게, 제 2 포토레지스트층(59)은 제 1 포토레지스트층(57)의 상부에 스피닝(spinning) 또는 증착에 의해 얇은 코팅내에 도포된 후, 약 60 초 동안 약 90 내지 110C에서 베이킹된다. 제 2 포토레지스트층(59)의 베이킹은 PAC를 제 1 포토레지스트층으로 재분배하여, 가변적인 밀도의 PAC 포토레지스트층(61)을 생성한다.
도 11g에서, 가변 밀도 포토레지스트층(61)의 표면상에 포토마스크(63)가 도포되어 에미터 형상 및 위치를 규정한다.
도 11h에서, 가변 밀도 포토레지스트층(61)이, 적용된 두께에 따라 약 20 내지 60 초 동안 TMAH(tetramethyl ammonium hydroxide) 기반 현상제(developer) 또는 다른 것에서 현상된다. 이러한 현상 공정은 더 증착된 금속이 에칭된 개구의벽에 부착되는 것을 방지하는데 유용한 매우 오목한 프로파일을 생성한다. 종래의 공정은 증착 금속이 거의 수직의 또는 오목하지 않은 측벽을 형성하도록 한다. 이러한 측벽 증착 금속은, 측벽상의 금속이 처리된 기판상에 남아있는 조각(pieces)으로 되고, 단락 또는 오염을 초래한다는 문제점을 발생시킨다. 또한, 금속 트레이스를 에칭하고 얇은 금속상에서 정지하는 것이 어렵다.
오목 측벽 프로파일을 생성하는 다른 방법은 투광 노출 단계 동안 노출 에너지를 변경하고, 다이/언다이(dyed/undyed) 레지스트를 이용하고, 고/저 콘트라스트 레지스트를 이용하고, 또한 온도 및 시간과 같은 후 투광(post-flood) 노출 베이킹 조건을 이용하여 제 1 포토레지스트층(57)에서의 용제 및 PAC를 제어함으로써 현상제에서의 제 1 포토레지스트층(57) 및 제 2 포토레지스트층(59)의 상대적인 분해율(dissolution rate)을 제어하는 것을 포함한다. 이용된 기본 이론은 포지티브 포토레지스트에서 PAC의 적절한 그래디언트를 생성하는 것이다. 그 후, 레지스트가 방사에 노출되어 현상된다. 레지스트의 분해율은 PAC 농도에 반비례하므로, 도시된 오목 구조와 같은 비수직 측벽 프로파일을 생성할 수 있다.
도 11i에서, 바람직하게 포토마스크(63)가 제거되고, 도전층(82)이 처리 기판(10)상에 증착 또는 스퍼터링된다. 도전층(82)을 도포하기 전에, 선택사양적인 부착층이 우선 도포되어 절연체층(78)에 대한 부착성을 증가시킨다. 바람직하게, 선택사양적인 부착층은, 후에 도포되는 도전층(82)이 금일 때, 탄탈룸이다. 바람직하게, 부착층은 종래의 증착 기법을 이용하여 도포된다. 바람직하게, 부착층은 약 200 옹스트롬까지의 두께를 갖는다. 도전층(82)은, 만약 사용되는 경우 부착층과 같은, 기판(10)에 이전에 도포된 층의 위에 도포된다. 바람직하게, 도전층(82)은 종래의 증착 기법을 이용하여 형성된다. 바람직하게, 도전층은 약 500 내지 약 1000 옹스트롬의 두께를 갖는 금이다.
도 11j에서, 리프트 오프(lift-off) 공정을 이용하여 가변 밀도 포토레지스트층(61)을 제거하고, 그 위에 배치되는 도전층(82) 부분이 에미터 장치(50)를 생성한다. 바람직하게, 저온 플라즈마를 이용하여 가변 밀도 포토레지스트층(61)내의 애쉬 유기 재료(ash organic material)를 반응성 에칭한다. 바람직하게, 플래너 플라즈마 에칭 공정에서 사용되는 가스는 산소이다. 처리된 기판(10)은 챔버내에 위치되며, 산소가 유입되고, 에너지 소스에 의해 여기되어 플리즈마 필드를 생성한다. 플라즈마 필드는 산소를 높은 에너지 상태로 에너지화하며, 그것은 가변 밀도 포토레지스트층(61) 구성 요소를, 진공 범프에 의해 챔버로부터 제거되는 가스로 산화한다.
선택사양적으로, 플라즈마 리프트 오프 공정 대신에 습식 리프트 오프 공정을 이용할 수 있다. 처리된 기판(10)은 가변 밀도 포토레지스트층(61) 및 상부에 배치되는 도전층(82) 부분을 스웰링(swelling) 및 제거하는 메가소닉 또는 초음파 작용(megasonic or ultrasonic agitation)을 갖는 용제에 담궈진다.
도 12a-12d는 대안적인 에미터 장치(50')를 생성하는데 이용할 수 있는, 도 11a-11j에 도시된 공정 단계에 대한 예시적인 대안적 공정 단계를 도시한다. 도 12a에서, 음극층(14)의 도포 후에 보호층(65)이 도포된다. 바람직하게, 보호층(65)은 티탄 또는 몰리브덴의 층이며, 또다른 공정 동안 음극층(14)상의 에미터 표면(86)의 오염을 방시하는데 이용된다. 가변 밀도 포토레지스트층(61)을 처리 기판(10)의 표면상에 도포하여, 포토마스크(63)로 패터닝 및 노출시킨다.
도 12b는 가변 밀도 포토레지스트층(61)을 에칭하여 매우 오목한 프로파일을 형성하는 결과를 도시하는 도면이다.
도 12c는 탄탈룸과 같은 부착층(80)과, 금과 같은 도전층(82)을 처리 기판(10)에 도포하는 것을 도시하는 도면이다. 에칭된 가변 밀도 포토레지스트층(61)의 측벽은 매우 오목하기 때문에, 측벽에는 부착층(80)이나 도전층(82)이 증착되지 않는다.
도 12d는 리프트 오프 공정을 이용하여 가변 밀도층(61)을 제거하고, 부착층(80) 및 도전층(82) 부분이 그 위에 배치된 결과를 도시하는 도면이다. 그 후, 대안적인 에미터 장치(50')를 선택적으로 에칭함으로써, 보호층(65)을 제거하여 에미터 영역(84)을 노출시킨다.
집적 회로 박막 기법을 이용하여 에미터를 제조함으로써, 종래의 집적 회로에서 발견되는 전통적인 능동 회로와 더불어 집적될 수 있다. 전술한 바와 같이, 에미터를 갖는 집적 회로는 디스플레이 장치 또는 저장 장치에 사용될 수 있다. 바람직하게, 제조 이후에, 에미터는 어닐링 공정을 거쳐, 에미터로부터의 방사량이 증가된다.
도 13a 및 13b는 본 발명을 구현하는 에미터의 방사 전류 성능을 향상시키는데 이용되는 예시적인 어닐링 공정의 차트이다. 어닐링 공정은 에미터가 보다 오래 동안 지속되도록 함으로써, 장치 수율 및 품질을 더 향상시킨다. 어닐링 공정은, 다른 이점들 중에서, 다른 금속의 콘택트 저항 감소를 도와서, 에미터에 대한 전류 흐름을 증가시킨다.
도 13a에서, 제 1 열 프로파일(thermal profile)(120)은 본 발명을 통합하는 에미터를 포함하는 처리 기판을 도시하는 것으로서, 10 분 이내에 약 400C의 온도로 상승된 후, 이 온도에서 30 분 동안 유지된다. 그 후, 처리 기판은 약 55 분의 기간에 걸쳐 실온(약 25C)으로 서서히 다시 냉각된다. 도 13b에서, 제 2 열 프로파일(122)은 본 발명을 통합하는 에미터를 포함하는 처리 기판을 도시하는 것으로서, 10 분 이내에 약 600C의 온도로 가열된 후, 그 온도에서 약 30 분 동안 유지된다. 그 후, 처리 기판은 약 100 분의 기간에 걸쳐 실온으로 점차 냉각된다. 당업자라면 상승된 온도 및 냉각 속도는 기술된 예시적 실시예로부터 수정될 수 있으며, 그것은 본 발명의 정신 및 영역을 여전히 만족시킴을 알 수 있을 것이다. 본 발명을 통합하는 적어도 하나의 에미터를 포함하는 기판을 어닐링함으로써, 에미터의 수 개의 특징이 향상된다.
당업자라면, 본 발명을 실질적으로 벗어나지 않고서도, 전술한 실시예를 여러 가지로 변형 및 수정할 수 있음을 알아야 한다. 그러한 모든 변형 및 수정은 이하의 특허 청구 범위에 개시된 바와 같은 본 발명의 영역내에 포함되는 것으로 의도된다.
본 발명에 의하면, 낮은 진공 환경에서 신뢰성있게 동작가능한 고에너지 전류 밀도를 갖는 평면 에미터를 생성할 수 있다.

Claims (10)

  1. 에미터(100)에 있어서,
    전자 공급부(electron supply)(10)와,
    상기 전자 공급부상에 배치된 터널링층(20)과,
    상기 터널링층상에 배치된 음극층(cathode layer)과,
    상기 음극층상에 부분적으로 배치되어, 방사 영역(emission area)을 생성하도록 개구를 규정하는 도전층(82)을 포함하되,
    상기 전자 공급부, 터널링층 및 음극층은 어닐링 공정(120, 122)을 거치게 되는 에미터.
  2. 제 1 항에 있어서,
    제곱 센티미터(square centimeter)당 1 x 10-2암페어(Amp)보다 큰 방사 전류를 갖는 방사 에너지(22)를 제공하도록 동작하는 에미터.
  3. 전자 장치(electronic device)에 있어서,
    에너지(22)를 방사할 수 있는 제 1 항의 에미터(100)와,
    상기 방사 에너지를 수신하고, 상기 방사 에너지를 수신한 것에 응답하여 적어도 하나의 제 1 효과(effect)를 발생하고, 상기 방사 에너지를 수신하지 않은 것에 응답하여 제 2 효과를 발생할 수 있는 양극 구조(anode structure)(30, 40, 58, 76)를 포함하는 전자 장치.
  4. 저장 장치에 있어서,
    전자 빔을 생성하는 제 1 항의 적어도 하나의 에미터(100)와,
    상기 전자 빔을 집속하여 집속 빔(32)을 생성하는 렌즈(28)와,
    상기 적어도 하나의 에미터에 근접한 저장 매체(58)―상기 저장 매체는 복수의 상태(60) 중 하나의 상태에 있는 저장 영역을 가져, 상기 저장 영역에 저장된 정보를 나타냄―를 포함하여,
    상기 집속 빔이 상기 저장 영역에 부딪칠 때 효과가 발생되고,
    상기 효과의 크기가 상기 저장 영역의 상기 상태에 의존하고,
    상기 저장 영역에 저장된 상기 정보가 상기 효과의 크기를 측정함으로써 판독되도록 하는 저장 장치.
  5. 에미터(100)에 있어서,
    전자 공급층(10)과,
    상기 전자 공급층상에 형성되며, 내부에 규정된 개구를 갖는 절연체층(78)과,
    상기 개구내의 상기 전자 공급층상에 형성되며, 상기 절연체층상에 더 배치되는 터널링층(20)과,
    상기 터널링층상에 형성된 음극층(14)과,
    상기 음극층상에 부분적으로 배치되고, 상기 절연체층상에 부분적으로 배치되는 도전층(82)을 포함하되,
    상기 에미터는 에너지 방사를 위해 상기 전자 공급층으로부터 상기 음극층으로 터널링된 전자의 공급을 증가시키도록, 어닐링 공정(120, 122)을 거치게 되는 에미터.
  6. 전자 공급부(10)상에 에미터(100)를 생성하는 방법에 있어서,
    전자 소스상에 터널링층(20)을 도포하는 단계와,
    상기 터널링층상에 음극층(14)을 도포하는 단계와,
    상기 음극층상에 가변 밀도 포토레지스트층(61)을 도포하는 단계와,
    상기 가변 밀도 포토레지스트층을 현상하여, 상기 음극층의 일부를 노출하는 에칭된 개구의 오목 프로파일(re-entrant profile)을 생성하는 단계와,
    상기 음극층상의 상기 현상된 개구내에 도전층(82)을 도포하는 단계를 포함하는 에미터 생성 방법.
  7. 제 6 항에 있어서,
    상기 도전층(82)을 도포하는 단계는 상기 도전층을 도포하기 전에 부착층(adhesive layer)(80)을 도포하는 단계를 더 포함하는 에미터 생성 방법.
  8. 제 6 항에 있어서,
    상기 음극층(14)을 도포하는 단계는 상기 가변 밀도 포토레지스트층을 도포하는 단계 이전에 상기 음극층상에 보호층(65)을 도포하는 단계를 더 포함하는 에미터 생성 방법.
  9. 전자 공급부(10)상에 에미터(100)를 생성하는 방법에 있어서,
    상기 전자 공급부상에 배치된 절연체층(78)상에 터널링층(20)을 도포하는 단계―상기 절연체층은 상기 전자 공급부에 대한 개구를 규정함―와,
    상기 터널링층에 부착하기 위한 음극층(14)을 도포하는 단계와,
    상기 음극층 및 절연체층상에 가변 밀도 포토레지스트층(61)을 도포하는 단계와,
    상기 음극층에 대한 상기 가변 밀도 포토레지스트층에 개구를 생성하는 단계와,
    상기 가변 밀도 포토레지스트층을 리프팅 오프(lifting off)하여, 상기 음극층 및 절연체층으로부터 제거하는 단계를 포함하는 에미터 생성 방법.
  10. 전자 공급 표면(10)상에 에미터(100)를 생성하는 방법에 있어서,
    상기 전자 공급 표면상에 절연체층(78)을 생성하는 단계와,
    상기 절연체층내에 방사 영역을 규정하는 단계와,
    상기 절연체층 및 개구상에 터널링층(20)을 도포하는 단계와,
    상기 터널링층상에 음극층(14)을 도포하는 단계와,
    상기 음극층 및 터널링층을 에칭하는 단계와,
    상기 음극층 및 절연체층상에 가변 밀도 포토레지스트층(61)을 도포하는 단계와,
    상기 가변 밀도 포토레지스트층을 현상하여, 상기 음극층의 일부를 노출하는 오목 개구를 생성하는 단계와,
    상기 가변 밀도 포토레지스트층의 위 및 상기 음극층상의 상기 오목 개구내에 도전층(82)을 도포하는 단계와,
    상기 가변 밀도 포토레지스트층 및 그 상부에 배치된 상기 도전층을 리프팅 오프하는 단계를 포함하는 에미터 생성 방법.
KR1020020066317A 2001-10-31 2002-10-30 에미터, 전자 장치, 저장 장치 및 에미터 생성 방법 KR20030036013A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/002,422 2001-10-31
US10/002,422 US6558968B1 (en) 2001-10-31 2001-10-31 Method of making an emitter with variable density photoresist layer

Publications (1)

Publication Number Publication Date
KR20030036013A true KR20030036013A (ko) 2003-05-09

Family

ID=21700677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020066317A KR20030036013A (ko) 2001-10-31 2002-10-30 에미터, 전자 장치, 저장 장치 및 에미터 생성 방법

Country Status (6)

Country Link
US (2) US6558968B1 (ko)
EP (1) EP1308980A3 (ko)
JP (2) JP2003141984A (ko)
KR (1) KR20030036013A (ko)
CN (1) CN1426082A (ko)
TW (1) TW559850B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964094B1 (ko) * 2008-11-10 2010-06-16 포항공과대학교 산학협력단 펨토초 전자 빔 발생 장치 및 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781146B2 (en) * 2001-04-30 2004-08-24 Hewlett-Packard Development Company, L.P. Annealed tunneling emitter
US6911768B2 (en) * 2001-04-30 2005-06-28 Hewlett-Packard Development Company, L.P. Tunneling emitter with nanohole openings
JP2003031112A (ja) * 2001-07-16 2003-01-31 Nec Corp 冷陰極電子源
US6703252B2 (en) 2002-01-31 2004-03-09 Hewlett-Packard Development Company, L.P. Method of manufacturing an emitter
US7176106B2 (en) * 2003-06-13 2007-02-13 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Wafer bonding using reactive foils for massively parallel micro-electromechanical systems packaging
US6937698B2 (en) * 2003-12-04 2005-08-30 Hewlett-Packard Development Company, L.P. X-ray generating apparatus having an emitter formed on a semiconductor structure
US7454221B1 (en) 2005-07-12 2008-11-18 Hewlett-Packard Development Company, L.P. Electron tube amplification
US7364268B2 (en) * 2005-09-30 2008-04-29 Lexmark International, Inc. Nozzle members, compositions and methods for micro-fluid ejection heads
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
CN106111973A (zh) * 2016-06-22 2016-11-16 中国科学院宁波材料技术与工程研究所 一种石墨烯/纳米银复合粉体及其制备方法和应用

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1032768A (en) * 1961-10-17 1966-06-15 Emi Ltd Improvements in or relating to electron discharge devices
US4213192A (en) * 1979-01-15 1980-07-15 Christensen Alton O Sr Electron beam accessed read-write-erase random access memory
NL184589C (nl) 1979-07-13 1989-09-01 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
GB2109159B (en) 1981-11-06 1985-05-30 Philips Electronic Associated Semiconductor electron source for display tubes and other equipment
DE3752249T2 (de) 1986-07-04 1999-07-08 Canon K.K., Tokio/Tokyo Elektronen emittierende Vorrichtung
US4906840A (en) * 1988-01-27 1990-03-06 The Board Of Trustees Of Leland Stanford Jr., University Integrated scanning tunneling microscope
WO1989009479A1 (fr) 1988-03-25 1989-10-05 Thomson-Csf Procede de fabrication de sources d'electrons du type a emission de champ, et son application a la realisation de reseaux d'emetteurs
US4923421A (en) 1988-07-06 1990-05-08 Innovative Display Development Partners Method for providing polyimide spacers in a field emission panel display
EP0416558B1 (en) 1989-09-04 1996-07-31 Canon Kabushiki Kaisha Electron emission element and method of manufacturing the same
US5814832A (en) 1989-09-07 1998-09-29 Canon Kabushiki Kaisha Electron emitting semiconductor device
JPH0512988A (ja) 1990-10-13 1993-01-22 Canon Inc 半導体電子放出素子
US5281897A (en) * 1990-10-30 1994-01-25 Hans Fimml Method for operation of a cathode using the tunnelling effect and a cathode configuration for execution of the method
EP0532019B1 (en) 1991-09-13 1997-12-29 Canon Kabushiki Kaisha Semiconductor electron emission device
US5702870A (en) 1993-08-27 1997-12-30 Vlsi Technology, Inc. Integrated-circuit via formation using gradient photolithography
US5506402A (en) * 1994-07-29 1996-04-09 Varo Inc. Transmission mode 1.06 μM photocathode for night vision having an indium gallium arsenide active layer and an aluminum gallium azsenide window layer
JP3532275B2 (ja) 1994-12-28 2004-05-31 ソニー株式会社 平面表示パネル
US5557596A (en) 1995-03-20 1996-09-17 Gibson; Gary Ultra-high density storage device
US5688158A (en) * 1995-08-24 1997-11-18 Fed Corporation Planarizing process for field emitter displays and other electron source applications
US5722162A (en) 1995-10-12 1998-03-03 Fujitsu Limited Fabrication procedure for a stable post
US5914202A (en) 1996-06-10 1999-06-22 Sharp Microeletronics Technology, Inc. Method for forming a multi-level reticle
JP3171785B2 (ja) 1996-06-20 2001-06-04 富士通株式会社 薄型表示装置、及びそれに用いる電界放出陰極の製造方法
US5696385A (en) * 1996-12-13 1997-12-09 Motorola Field emission device having reduced row-to-column leakage
JPH10308166A (ja) 1997-03-04 1998-11-17 Pioneer Electron Corp 電子放出素子及びこれを用いた表示装置
EP0896354A1 (en) * 1997-08-08 1999-02-10 Pioneer Electronic Corporation Electron emission device and display device using the same
JP3570864B2 (ja) * 1997-08-08 2004-09-29 パイオニア株式会社 電子放出素子及びこれを用いた表示装置
EP0935274B1 (en) * 1997-08-27 2003-10-01 Matsushita Electric Industrial Co., Ltd. Electron emitting device, field emission display, and method of producing the same
TW391022B (en) * 1997-10-29 2000-05-21 Mitsubishi Rayon Co Field emission electron source, method of producing the same, and use of the same
US6010918A (en) * 1998-02-10 2000-01-04 Fed Corporation Gate electrode structure for field emission devices and method of making
US6011356A (en) 1998-04-30 2000-01-04 St. Clair Intellectual Property Consultants, Inc. Flat surface emitter for use in field emission display devices
US6137212A (en) 1998-05-26 2000-10-24 The United States Of America As Represented By The Secretary Of The Army Field emission flat panel display with improved spacer architecture
JP2000011859A (ja) 1998-06-22 2000-01-14 Yamaha Corp 電界放射型素子の製造方法
US6107732A (en) 1998-07-13 2000-08-22 Si Diamond Technology, Inc. Inhibiting edge emission for an addressable field emission thin film flat cathode display
TW436837B (en) * 1998-11-16 2001-05-28 Matsushita Electric Works Ltd Field emission-type electron source and manufacturing method thereof and display using the electron source
GB9905132D0 (en) * 1999-03-06 1999-04-28 Smiths Industries Plc Electron emitting devices
US6765342B1 (en) * 1999-10-18 2004-07-20 Matsushita Electric Work, Ltd. Field emission-type electron source and manufacturing method thereof
JP2001229808A (ja) * 1999-12-08 2001-08-24 Canon Inc 電子放出装置
US6781146B2 (en) * 2001-04-30 2004-08-24 Hewlett-Packard Development Company, L.P. Annealed tunneling emitter
US6753544B2 (en) * 2001-04-30 2004-06-22 Hewlett-Packard Development Company, L.P. Silicon-based dielectric tunneling emitter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964094B1 (ko) * 2008-11-10 2010-06-16 포항공과대학교 산학협력단 펨토초 전자 빔 발생 장치 및 방법

Also Published As

Publication number Publication date
JP2005135930A (ja) 2005-05-26
TW559850B (en) 2003-11-01
US20030168956A1 (en) 2003-09-11
US6558968B1 (en) 2003-05-06
CN1426082A (zh) 2003-06-25
JP2003141984A (ja) 2003-05-16
EP1308980A3 (en) 2004-12-01
US20030080330A1 (en) 2003-05-01
EP1308980A2 (en) 2003-05-07
US6806488B2 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
JP2005135930A (ja) トンネル放出器および形成方法
US6933517B2 (en) Tunneling emitters
US6911768B2 (en) Tunneling emitter with nanohole openings
EP1384244B1 (en) Tunneling emitter
US7170223B2 (en) Emitter with dielectric layer having implanted conducting centers
US6902458B2 (en) Silicon-based dielectric tunneling emitter
US6852554B2 (en) Emission layer formed by rapid thermal formation process
EP1159752B1 (en) Cathode structure for a field emission display
JP3079086B2 (ja) 電界放射型電子源の製造方法
EP1406283A2 (en) Emission device and method for forming
JPH06115156A (ja) 光書込みヘッド

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid