JP2003141984A - トンネル放出器および形成方法 - Google Patents

トンネル放出器および形成方法

Info

Publication number
JP2003141984A
JP2003141984A JP2002304828A JP2002304828A JP2003141984A JP 2003141984 A JP2003141984 A JP 2003141984A JP 2002304828 A JP2002304828 A JP 2002304828A JP 2002304828 A JP2002304828 A JP 2002304828A JP 2003141984 A JP2003141984 A JP 2003141984A
Authority
JP
Japan
Prior art keywords
layer
tunnel
emitter
cathode
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002304828A
Other languages
English (en)
Inventor
Sriram Ramamoorthi
スリラム・ラマモールシ
Zhizang Chen
ツィーツァン・チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2003141984A publication Critical patent/JP2003141984A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/23Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using electrostatic storage on a common layer, e.g. Forrester-Haeff tubes or William tubes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 高エネルギー電流密度を有し、低真空度の環
境において高い信頼性で動作することもできるフラット
放出器を提供すること。 【解決手段】 放出器は、電子供給層と、電子供給層上
に形成されるトンネル層とを有する。オプションでは、
電子供給層上に絶縁体層が形成され、絶縁体層は、その
中にトンネル層が形成される領域内で画定される開口部
を有する。トンネル層上には陰極層が形成される。導電
層が、一部が陰極層上に、一部が、存在するなら絶縁体
層上に配置される。導電層は、電子および/または光子
のエネルギーを放出するための表面を設けるために開口
部を画定する。オプションではあるが、放出器がアニー
リングプロセスにかけられ、それにより、電子供給層か
ら陰極層まで突き抜ける電子の供給量を増加することが
好ましい。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は電界放出素子に関す
る。詳細には、本発明はトンネル効果を利用するフラッ
ト電界放出器と、電子装置におけるその利用方法とに関
する。 【0002】 【従来の技術】表示装置、あるいは記憶素子のような他
の電子装置のために有用な電子放出を生成するために、
いくつかの異なる電界放出素子が提案され、具現されて
いる。従来においては、電子管のような熱電子放出を伴
う真空装置は、電子放出を生成するために陰極表面を加
熱する必要があった。電子は真空空間で電子を引きつけ
る所定の電位にある陽極構造に引き寄せられる。陰極線
管のような表示装置の場合、陽極構造は、電子が発光体
上に衝突する際に、光子が生成され、それにより可視画
像が形成されるように、発光体でコーティングされる。
いくつかの応用形態において熱陰極技術の代わりに、ス
ピント先端構造体(先鋭な先端構造体)のような冷陰極
素子が用いられているか、あるいは提案されている。し
かしながら、信頼性を保持しながら、スピント先端構造
体を小型化し、いくつかのスピント先端構造体を集積す
ることは困難であった。小型化されると、スピント先端
構造体は、電子がスピント先端構造体に衝突する際にイ
オン化される真空内の汚染物質から損傷をうけやすくな
る。その際、イオン化された汚染物質は、スピント先端
構造体に引き寄せられて衝突し、それにより損傷を受け
るようになる。スピント先端構造体の寿命を長くするた
めに、真空空間はさらに真空度を高めなければならな
い。大きな放出表面を有するフラット放出器は、低真空
の要件において高い信頼性で動作させることができる。
しかしながら、応用形態によっては、従来のフラット放
出器からの電流密度の量は少なすぎて役に立たない。 【0003】 【発明が解決しようとする課題】したがって、本発明の
目的は、高エネルギー電流密度を有し、低真空度の環境
において高い信頼性で動作することもできるフラット放
出器を提供することである。 【0004】 【課題を解決するための手段】放出器は、電子供給層
と、電子供給層上に形成されるトンネル層とを有する。
オプションでは、電子供給層上に絶縁体層が形成され、
絶縁体層は、その中にトンネル層が形成される領域内で
画定される開口部を有する。トンネル層上には陰極層が
形成される。導電層が、一部が陰極層上に、一部が、存
在するなら絶縁体層上に配置される。導電層は、電子お
よび/または光子のエネルギーを放出するための表面を
設けるために開口部を画定する。オプションではある
が、放出器がアニーリングプロセスにかけられ、それに
より、電子供給層から陰極層まで突き抜ける電子の供給
量を増加することが好ましい。 【0005】 【発明の実施の形態】本発明は添付の図面を参照しなが
ら、さらに理解を進めることができる。図面の素子は、
互いに対して必ずしも寸法通りに描かれていない。むし
ろ、代わりに、本発明を明瞭に示す際には強調されてい
る。さらに、いくつかの図面を通して、同様の参照番号
は対応する類似の部分を示す。 【0006】本発明は、電子源と平坦な陰極表面との間
に電界を形成するために、約5〜約500ナノメートル
の十分な薄さを有するトンネル層を用いることにより、
1平方センチメートル当たり高いレベルの放出電流を与
える電界放出器に関する。従来のフラット放出器タイプ
の素子は、1平方センチメートルの表面積当たり低い放
出電流を有し、それゆえ、応用形態によっては利用する
ことができない。本発明は、適当な欠陥を有するシリコ
ン系誘電体、直接的なトンネル現象のための高い絶縁耐
力を有する金属クラスター誘電体、または他のトンネル
材料のいずれかからなる薄い堆積物を用いて、電子が電
子源と陰極表面との間を好ましくは直接、あるいは誘電
体内の欠陥を通って突き抜けることができる障壁を形成
する。そのような材料を用いることにより、放出電流
を、従来のフラット放出器技術の電流よりそれぞれ1
桁、2桁あるいは3桁大きい、1平方センチメートル当
たり10mA、100mAあるいは1A以上にすること
ができる。実際の放出速度は、トンネル層のために用い
られる材料のタイプおよび厚みの設計上の選択に依存す
る。電子放出に加えて、本発明は、本発明を組み込む放
出器に対して、さらに別の用途を提供する光子放出を生
成することもできる。本発明のさらなる利点および特徴
は、本発明の以下に記載される説明、その形成方法およ
び種々の用途においてさらに明らかになるであろう。 【0007】この説明の図において、放出器素子の種々
の部品は寸法通りに描かれていない。本発明をより明瞭
に図示し、理解してもらうために、他の寸法に対して、
ある特定の寸法が誇張されている。例示するために、本
明細書に示される実施形態は、種々の領域が深さおよび
幅を有する2次元の図で示される。これらの領域は、あ
る素子の1つのセルの一部からなる例示にすぎず、立体
的な構造に配置される複数のそのようなセルを含む場合
があることは理解されたい。したがって、これらの領域
は、実際の素子上に形成される際には、長さ、幅および
深さを含む3次元を有することになる。 【0008】さらに、本発明の1つの態様は、それが従
来の集積回路薄膜技術を用いて製造できることである。
そのプロセスステップのいくつかを実行するためにいく
つかの異なる技術が存在し、当業者であれば相互に入れ
替えることができる。たとえば、材料の堆積は、いくつ
か例を挙げると、蒸着、スパッタリング、化学気相成
長、分子ビームエピタキシー、光化学気相成長、低温光
化学気相成長およびプラズマ堆積のようないくつかのプ
ロセスのうちの1つによって行うことができる。さら
に、いくつかの異なるエッチング技術が存在し、利用可
能なエッチング技術のいくつかの例を挙げると、ウエッ
トエッチング、ドライエッチング、イオンビームエッチ
ング、反応性イオンエッチング、ならびにバレルプラズ
マエッチングおよびプレーナプラズマエッチングのよう
なプラズマエッチングがある。実際に用いられる技術の
選択は、他の要因の中でも、用いられる材料およびコス
トの判断基準に依存するであろう。 【0009】図1は、電子源10を含む放出器素子50
の典型的な図であり、放出器50は電子および光子を放
出するためのフラット放出器であることが好ましい。電
子源10上にはトンネル層20が存在する。トンネル層
20は、金属クラスター誘電体あるいはシリコン系誘電
体から形成されることが好ましい。典型的な金属クラス
ター誘電体には、硝酸タングステンシリコン(WSi
N)あるいは酸化タンタル(Tao)、酸化チタン(T
iO、ただしx=0.5〜2.5)が含まれる。ま
た、酸窒化タンタルアルミニウム(TaAlO
)、酸化タンタルアルミニウム(TaAl
)、酸窒化アルミニウム(AlO)あるいは
他の遷移金属(TM)酸化物または酸窒化物((TM)
あるいは(TM)O )が、トンネル層20と
して用いることができるものと考えられる。金属クラス
ター誘電体トンネル層は50ナノメートル未満の厚みを
有することが好ましく、その厚みは、10ナノメートル
以下のような、約5〜約25ナノメートルの範囲内にあ
ることがさらに好ましい。典型的なシリコン系誘電体
は、SiN、Si(RI〜2.0)、Si
(x:y>3/4、RI〜2.3)およびSiCであ
る。また、F−SiOおよびC−SiOもトン
ネル層20として用いることができるものと考えられ
る。シリコン系誘電体層は、約50ナノメートルの厚み
を有することが好ましく、その厚みは、約25〜約50
0ナノメートルの範囲内にあり、たとえば50ナノメー
トル以下であることがさらに好ましい。選択される厚み
は、トンネル層20が耐えなければならない電界強度
と、所望の放出器放出電流から決められる。トンネル層
20上には陰極層14が配置され、陰極層14は、プラ
チナ、金、モリブデン、イリジウム、ルテニウム、タン
タル、クロム、あるいは他の屈折性金属あるいはそれら
の合金のような薄膜導体であることが好ましい。他の陰
極層が用いられることもでき、当業者には知られてい
る。陰極層の厚みは3〜15ナノメートルであることが
好ましい。放出器電圧V(約3〜20V)を有する電
圧源24が、コンタクト12を介して陰極層14および
電子供給源10に印加されるとき、電子が、基板10
(電子供給源)から陰極層14まで直接的にあるいは間
接的に突き抜ける。トンネル層20内に欠陥が存在する
とき、電子がその中を突き抜ける電界は種々の隙間で中
断され、陰極層14の表面からの電子放出16は従来の
設計よりも大きくなる。別法では、誘電体が十分に薄い
場合には、直接的なトンネル現象が生じる。また、放出
器50からのエネルギー放出22を作り出すために、電
子放出16とともに、ある量の光子放出18が生じる。 【0010】電界は種々の厚みの場合に以下の式により
計算される。 【数1】 ただし、tthicknessはトンネル層20の厚み
である。たとえば、V=10Vの場合に、トンネル層
20の厚みが50ナノメートルの場合には、電界は2×
10V/mに等しい。ある特定の誘電体の場合の最小
厚はその絶縁耐力に依存するであろう。 【0011】金属クラスター誘電体トンネル層20はス
パッタ堆積されることが好ましい。トンネル層として金
属クラスター誘電体を用いることにより、より高い放出
を達成するために、非常に高い電界強度を電子源10と
陰極層14との間にかけることができる。なぜなら、金
属クラスター誘電体は、絶縁破壊を生じることなく、非
常に高い電界強度に耐えるためである。金属クラスター
誘電体によって、直接的なトンネル現象を引き起こすこ
とができる。 【0012】シリコン系誘電体トンネル層20は、プラ
ズマ化学気相成長(PECVD)を用いて堆積されるこ
とが好ましい。トンネル層としてシリコン系誘電体を用
いることにより、材料全体にわたって欠陥領域が達成さ
れ、電子源10と陰極層14との間に生成される電界に
起因して、トンネル現象が種々の欠陥を通して生じる。 【0013】図2は、図1の放出器50のための利用方
法を示す典型的な図である。この応用形態では、電子放
出16は、導体内のアパーチャとして具現される静電集
束素子あるいはレンズ28によって集束され、そのアパ
ーチャは、レンズ28の集束効果を変更するために調整
されることができる所定の電圧に設定される。当業者
は、レンズ28が、所望の集束効果を生み出すために、
2つ以上の導体層から形成されることができることは理
解されよう。電子放出16は、レンズ28によって集束
され、集束されたビーム32が陽極構造30に照射され
る。陽極構造30は陽極電圧V26に設定され、陽極
電圧は、応用形態によって、意図される目的、および陽
極構造30から放出器50までの距離に応じて大きさを
変更される。たとえば、陽極構造30が記憶媒体のため
の記録可能媒体である場合、Vは500〜1000V
になるように選択される場合もある。レンズ28は、そ
のアパーチャ内に電界34を生成することにより、電子
放出16を集束する。Vからの適当な電圧に設定される
ことにより、放出器50から放出される電子はアパーチ
ャの中央に向けられ、その後、集束されたビーム32を
形成するために、陽極構造30に対してさらに引き寄せ
られる。 【0014】図3は、ピクセルグループのアレイ内に形
成される多数の集積された放出器100を含む集積回路
52を有する表示装置40の典型的な実施形態である。
集積された放出器100は、光学レンズ38を用いて、
画像として視認可能な集束されたビーム32に集束され
る光子放出18、すなわち可視光源を放射する。光学レ
ンズ38は、酸化インジウムスズのような透明な導電性
表面でコーティングされ、放出器から放出される電子を
捕捉することが好ましい。 【0015】図4は、少なくとも1つの集積された放出
器100を含むが、アレイとして配列される複数の集積
された放出器100を含むことが好ましい集積回路52
の典型的な実施形態である。集積回路52上に放出器制
御回路72が集積され、少なくとも1つの集積された放
出器100を動作させるために用いられる。 【0016】図5は、集積された放出器100およびレ
ンズアレイ48を含む集積回路52の典型的な実施形態
である。集積回路52は、電子源を設けるために薄膜導
電層のような高濃度にドープされたシリコンあるいは導
電性材料であることが好ましい導電性基板10上に形成
される。基板10上には、約5〜約500ナノメート
ル、好ましくは約10ナノメートルの厚みを有するトン
ネル層20が配置されるが、応用形態および材料によっ
ては約5〜約75ナノメートルであることがさらに好ま
しい。半導体薄膜材料からなる種々の層が基板10に被
着され、集積された放出器100を形成するためにエッ
チングされる。トンネル層20上には、プラチナ、金、
モリブデン、イリジウム、ルテニウム、タンタル、クロ
ム、または他の屈折性材料あるいはそれらの合金からな
る薄膜導電層であることが好ましい陰極層14が配置さ
れる。陰極層14は陰極表面を形成し、電子および光子
の形のエネルギーがその陰極表面から放出される。レン
ズアレイ48は、従来の薄膜処理を用いて被着され、集
積された放出器100から陽極構造76の表面上にエネ
ルギーを集束するために導電層内に画定され、集積され
た放出器100と位置合わせされるレンズ28を含む。
陽極構造76は、集積回路52からのターゲット距離7
4に配置される。 【0017】図6は、本発明の集積された放出器100
を用いる表示装置の応用形態の別の実施形態である。こ
の実施形態では、複数の放出器100が、集積回路52
内に配置され、形成される。放出器100はそれぞれ、
電子放出16あるいは光子放出18(図1を参照)の形
のエネルギー放出22を放出する。陽極構造、すなわち
表示装置40は、表示装置サブピクセル42から構成さ
れる表示装置ピクセル44において、放出されたエネル
ギーを受け取る。表示装置サブピクセル42は、エネル
ギー放出22の電子放出16が衝突する際に光子を生成
する発光体材料であることが好ましい。別法では、表示
装置サブピクセル42として半透明の開口部が用いら
れ、エネルギー放出22の光子放出18が、直接に光子
を視認するために表示装置40を通過できるようにす
る。 【0018】図7Aは、記憶素子における集積された放
出器100の別の利用方法を示す。この実施形態では、
複数の集積された放出器100を有する集積回路(I
C)52は、集積された放出器100と位置合わせされ
る集束機構からなるレンズアレイ48を有する。レンズ
アレイ48は、記録用表面、すなわち媒体58に作用す
るために用いられる集束されたビーム32を生成するた
めに用いられる。媒体58は、IC52上の集積された
放出器100に対して媒体58を位置決めする可動子5
6に被着される。可動子56は、その中に読出し回路6
2を集積されることが好ましい。 【0019】図7Bでは、読出し回路62が、媒体58
に対する第1のオームコンタクト64と、半導体あるい
は導体基板であることが好ましい可動子56への第2の
オームコンタクト66とを形成する増幅器68として示
される。集束されたビーム32が媒体58に衝突すると
き、集束されたビームの電流密度が十分に高い場合に
は、媒体が相変化を起こし、改変された媒体エリア60
が形成される。低い電流密度の集束されたビーム32が
媒体58の表面に当てられるとき、増幅器68によって
異なる量の電流が検出され、読出し回路出力70が生成
される。こうして、集積された放出器100からのエネ
ルギーを用いて媒体に影響を及ぼすことにより、媒体の
構造的に相変化を起こした特性を用いて、媒体に情報が
格納される。1つのそのような相変化材料はInSe
である。カルコゲニド合金、たとえば、GaSb、I
nSb、InSe、SbTe、GeSb
、InSbTe、GaSeTe、SnSb
、InSbGe、AgInSbTe、(GeSn)
SbTe、GeSb(SeTe)、Te81Ge15
およびGeSbTeのような他の相変化材料が
当業者には知られている。 【0020】図8は、陰極層14内に放出器エリア84
を含む本発明の集積された放出器100の典型的な実施
形態の平面図である。陰極層14は、導電層82に電気
的に接続され、かつ導電層82の下側に配置され、導電
層はさらに絶縁体層78上に部分的に配置される。好ま
しくは円形の集積された放出器100が示されている
が、他の形状を用いることもできる。円形は、電界強度
に影響を及ぼす場合がある形状内の不連続のエッジが存
在しないので、生成される電界がより一様になる点で好
ましい。 【0021】図9は、図8において9−9軸に沿って見
た、集積された放出器100の典型的な実施形態の断面
図である。基板10、好ましくは導電層あるいは高濃度
にドープされた半導体が、絶縁体78内に画定される開
口部内で、かつ部分的に絶縁体層78の表面上に配置さ
れるトンネル層20への電子供給源を提供する。陰極層
14、好ましくは薄膜導電層が、トンネル層20上で、
かつ導電層82の下側に部分的に配置され、それにより
導電層との電気的コンタクトを形成する。オプション
で、絶縁体層78および導電層82のための特定の材料
に応じて、タンタルのような接着層が導電層82の前に
被着され、導電層82と絶縁体層78との間の結合境界
面を提供することができる。 【0022】図10は、マイクロプロセッサ96と、マ
イクロプロセッサ96に接続されるメモリ98と、電子
装置、すなわち記憶装置94および表示装置92とを含
むコンピュータ90の典型的なブロック図である。電子
装置はマイクロプロセッサ96に接続される。マイクロ
プロセッサ96は、メモリからの命令を実行することが
でき、メモリと、記憶装置94および表示装置92のよ
うな電子装置との間でデータを転送できるようにする。
各電子装置は、本発明を組み込む放出器と、好ましくは
放出器からの放出を集束するための集束素子とを有する
集積回路を含む。放出器は電子供給層を有し、その上に
は絶縁層が配置される。絶縁層は開口部を画定され、そ
の開口部において、電子供給層上にトンネル層が形成さ
れる。トンネル層上には陰極層が配置される。オプショ
ンではあるが、放出器を有する集積回路はアニーリング
ステップにかけられて、それにより電子供給層から陰極
層まで突き抜けることができる電子の供給量を増加させ
ることが好ましい。 【0023】図11A〜図11Jは、本発明を組み込む
放出器を形成するために用いられる典型的なプロセスス
テップを示す。図11Aでは、誘電体あるいはフォトレ
ジスタからなるマスク102が、シリコン半導体基板で
あることが好ましい基板10に被着されるが、基板10
には導電性薄膜層あるいは導電性基板が用いられる場合
もある。基板10は、約100〜0.0001Ω・cm
のシート抵抗を有することが好ましい。 【0024】図11Bでは、絶縁体層78が、好ましく
は、基板10がシリコン基板である場合にフィールド酸
化膜(FOX)成長によって形成される。オプションで
は、絶縁体層78は、従来の半導体プロセスを用いて単
体で、あるいは組み合わせて堆積あるいは成長させた他
の酸化物、窒化物あるいは他の従来の誘電体から形成さ
れることができる。絶縁体層78は、マスク102によ
って覆われたエリア内を除く基板10上に形成される。
マスク102によって画定されるエリア、それゆえ絶縁
体層78内に結果的に形成された空隙、あるいは画定さ
れた開口部は、マスク102が除去される際に、後に形
成される集積された放出器100の位置と形状を決定す
る。 【0025】図11Cでは、トンネル層20が、基板1
0上および絶縁体層78上に被着される。トンネル層2
0として用いられるシリコン系誘電体は、プラズマ化学
気相成長(PECVD)を用いて被着されることが好ま
しい。当業者には他の堆積技術も知られている。トンネ
ル層20は、SiC、SiN、Si(RI〜
2.0)、あるいはSi(x:y>3/4、RI
−2.3)であることが好ましい。オプションでは、F
−SiOおよびC−SiOがトンネル層20の
ための適当な材料であると考えられる。トンネル層20
として用いられるシリコン系誘電体は、約25〜約50
0ナノメートルの厚みを有することが好ましい。 【0026】オプションでは、金属クラスター誘電体、
すなわちTiO、TaO、WSiN、TaAlO
、TaAlOあるいはAlOのような高い
絶縁耐力の材料からなることが好ましいが、TiO
あることがより好ましいトンネル層20が、処理された
基板10および絶縁体層78の表面上に被着される。ト
ンネル層20に用いられる金属クラスター誘電体は、金
属をスパッタリングし、酸素および/または窒素を導入
することにより堆積され、約50ナノメートル未満、好
ましくは約10ナノメートルのような、約5〜約25ナ
ノメートルの厚みまで誘電体が形成されることが好まし
い。 【0027】2つのタイプのトンネル材料が示されてい
るが、他のトンネル材料を用いて、トンネル層20を設
けることができ、それは依然として本発明の精神および
範囲を満たすことができる。 【0028】トンネル層20が堆積された後、陰極層1
4がトンネル層20上に堆積されるか、スパッタリング
されるか、あるいは他の方法で被着される。図11C
は、処理された基板10の表面上に陰極層14を被着し
た結果を示す。陰極層14は、プラチナあるいは金のよ
うな薄膜金属層であることが好ましく、約5〜約25ナ
ノメートルの厚みを有することが好ましい。陰極層14
として、いくつかの例を挙げると、モリブデン、イリジ
ウム、ルテニウム、タンタル、クロムまたは他の屈折性
金属あるいはその合金のような他の材料を用いることが
できる。絶縁体層78の開口部内のトンネル層20上に
配置される陰極層14は、放出器表面86を形成する。 【0029】図11Dは、放出器表面86上に、かつ絶
縁体層78上に部分的に配置されるエッチングフォトマ
スク55を被着し、放出器構造の形状および位置を画定
することを示す。図11Eは、陰極層14およびトンネ
ル層20のエッチングの結果を示す。 【0030】図11Fは、くぼんだ外形を形成するため
に用いられる処理された基板10上に、エッチングフォ
トマスクが剥離された後に第1のフォトレジスト層57
を、その上に第2のフォトレジスト層59を被着するこ
とを示す。第1のフォトレジスト層57は、非常に高い
温度(すなわち、約130℃以上)において安定してい
る光活性化合物(PAC)を有するレジストからなる厚
膜コーティングであることが好ましい。第1のフォトレ
ジスト層57は、被着された後にソフトベークされるこ
とが好ましい。その後、第1のフォトレジスト層57
は、必要とされるエッチングプロファイルのタイプに応
じたエネルギーレベルに大量に露光される。その後、第
1のフォトレジスト層57は約120℃〜約150℃
で、90〜180秒間、ホットプレート上でハードベー
クされる。 【0031】第2のフォトレジスト層59は、第1のフ
ォトレジスト層57の上側にスピニングあるいは堆積の
いずれかによって、好ましくは薄膜コーティングとして
被着され、その後、約90〜約110℃で、約60秒間
ベークされる。第2のフォトレジスト層59のベーキン
グはそのPACを第1のフォトレジスト層に再分配し、
可変密度のPACフォトレジスト層61を形成する。 【0032】図11Gでは、放出器の形状および位置を
画定するために、可変密度のフォトレジスト層61の表
面上にフォトマスク63が被着される。 【0033】図11Hでは、可変密度のフォトレジスト
層61が、被着される厚みに応じて、TMAH(水酸化
テトラメチルアンモニウム)系現像液等において、約2
0〜約60秒間現像される。この現像プロセスは、さら
に堆積される金属が、エッチングされた開口部の壁部に
付着するのを防ぐ際に有用な大きくくぼんだ外形を形成
する。従来のプロセスでは、堆積された金属が、概ね垂
直、あるいはくぼんでいない側壁上に形成される。側壁
上に金属が堆積される結果として、処理された基板上に
残される小片が生じるようになり、短絡あるいは汚染を
生じるようになる点で、この側壁に堆積される金属は問
題を生じる。また、薄い金属上で金属のわずかな残りを
エッチングし、停止させることは難しい。 【0034】くぼんだ側壁外形を形成するための別の方
法は、大量露光段階中の露光エネルギーを変更するこ
と、着色/非着色レジストを用いること、高/低コント
ラストレジストを用いること、ならびに温度および時間
のようなポスト大量露光(post-flood exposure)ベーク
条件を用いて、溶剤および第1のフォトレジスト層57
内のPACを制御することにより、現像液内の第1のフ
ォトレジスト層57および第2のフォトレジスト層59
の相対的な溶解速度を制御することとを含む。用いられ
る基本的な理論は、ポジティブフォトレジストにおいて
PACの適当な勾配を形成することである。その後、レ
ジストは放射線に露光され、現像される。レジストの溶
解の速度はPAC濃度に反比例し、それゆえ、図示され
たくぼんだ構造のような非垂直側壁外形を形成すること
ができる。 【0035】図11Iでは、フォトマスク63が剥離さ
れ、処理された基板10上に導電層82が堆積あるいは
スパッタリングされていることが好ましい。導電層82
を被着する前に、絶縁体層78との接着性を高めるため
に、最初にオプションの接着層が被着される。後に被着
される導電層82が金であるとき、オプションの接着層
はタンタルであることが好ましい。接着層は従来の堆積
技術を用いて被着されることが好ましい。接着層は、約
20ナノメートルまでの層厚を有することが好ましい。
導電層82は、用いられる場合には接着層のような、基
板10上に予め被着された層上に被着される。導電層8
2は、従来の堆積技術を用いて被着されることが好まし
い。導電層82は、約50〜約100ナノメートルの厚
みを有する金であることが好ましい。 【0036】図11Jでは、放出器素子50を形成する
ために、リフトオフプロセスを用いて、可変密度フォト
レジスト層61と、その上に配置される導電層82の部
分とが除去される。低温プラズマを用いて、可変密度フ
ォトレジスト層61内の有機材料を反応性エッチング
し、アッシングすることが好ましい。用いられる気体
は、プレーナプラズマエッチングプロセスでは酸素であ
ることが好ましい。処理された基板10はチャンバ内に
配置され、プラズマフィールドを形成するために、酸素
が導入され、エネルギー源によって励起される。プラズ
マフィールドは、高エネルギー状態まで酸素にエネルギ
ーを供給し、その後、酸素は可変密度フォトレジスト層
61の成分を酸化し、その気体が真空ポンプによってチ
ャンバから除去される。 【0037】オプションでは、ウエットリフトオフプロ
セスが、プラズマリフトオフプロセスの代わりに用いら
れることができる。処理された基板10は溶剤内に浸漬
され、溶剤がメガソニックあるいは超音波攪拌され、可
変密度フォトレジスト層61とその上に配置される導電
層82とが膨潤され、除去されるであろう。 【0038】図12A〜図12Dは、別の放出器素子5
0’を形成するために用いることができる、図11A〜
図11Jに示されるステップに対する典型的な代替のプ
ロセスステップを示す。図12Aでは、陰極層14を被
着した後に、保護層65が被着される。保護層65は、
チタンあるいはモリブデンからなる層であり、さらに別
のステップ中に陰極層14上の放出器表面86が汚染さ
れるのを防ぐために用いられることが好ましい。可変密
度フォトレジスト層61が処理された基板10の表面上
に被着され、フォトマスク63でパターニングされ、露
光される。 【0039】図12Bは、大きなくぼみの外形を形成す
るために、可変密度フォトレジスト層61をエッチング
した結果を示す。 【0040】図12Cは、処理された基板10に、タン
タルのような接着層80と、金のような導電層82とを
被着することを示す。エッチングされた可変密度フォト
レジスト層61の側壁は大きくくぼんでいるため、接着
層80および導電層82のいずれも側壁上には堆積され
ない。 【0041】図12Dは、リフトオフプロセスを用い
て、可変密度フォトレジスト層61と、その上に配置さ
れる接着層80および導電層82の部分とを除去した結
果を示す。その後、代替の放出器構造50’は、保護層
65を除去し、放出器エリア84を露出するために選択
的にエッチングされる。 【0042】集積回路薄膜技術を用いて放出器を製造す
ることにより、従来の集積回路において見られる従来ど
おりの能動回路とともに放出器を集積することができ
る。放出器を有する集積回路は、先に記載されたよう
に、表示装置あるいは記憶素子において用いることがで
きる。製造後に、放出器は、放出器からの放出量を増加
するために、アニーリングプロセスにかけられることが
好ましい。 【0043】図13Aおよび図13Bは、本発明を具現
する放出器の放出電流能力を高めるために用いられる典
型的なアニーリングプロセスのグラフである。アニーリ
ングプロセスは、放出器がより長く動作し続けるように
することにより、装置の歩留まりおよび品質も高める。
アニーリングプロセスは、他の利点の中でも特に、異な
る材料のコンタクトの抵抗を低減し、それにより放出器
への電流を増加できるようにする。 【0044】図13Aでは、第1の熱分布120が、本
発明を組み込む放出器を含む処理された基板が最初に、
10分以内に約400℃の温度まで高められ、その後、
30分間、その温度に保持されることを示す。その後、
処理された基板は、約55分の時間をかけて、室温(約
25℃)まで徐々に冷却される。図13Bでは、第2の
熱分布122は、本発明を組み込む放出器を含む処理さ
れた基板が、10分以内に約600℃の温度まで高めら
れ、約30分間、その温度に保持されることを示す。そ
の後、処理された基板は、約100分の時間をかけて、
室温まで徐々に冷却される。当業者は、高められた温度
および冷却速度が上記の典型的なプロセスから変更され
ることができ、それでも本発明の精神および範囲を満た
すことができることは理解されよう。本発明を組み込む
少なくとも1つの放出器を含む基板をアニールすること
により、放出器の特性のうちのいくつかが改善される。 【0045】多くの変形および変更が、本発明から実質
的に逸脱することなく、開示される実施形態に対してな
される場合があることは当業者には明らかであることに
留意されたい。そのような変形形態および変更形態の全
ては、添付の請求の範囲に記載されるような、本発明の
範囲内に含まれることが意図される。以下においては、
本発明の種々の構成要件の組み合わせからなる例示的な
実施形態を示す。 1. 放出器(100)であって、電子供給源(10)
と、該電子供給源上に配置されるトンネル層(20)
と、該トンネル層上に配置される陰極層(14)と、該
陰極層上に部分的に配置され、放出エリアを形成するた
めに開口部を画定する導電層(82)とを含み、前記電
子供給源、前記トンネル層、および前記陰極層は、アニ
ーリングプロセス(120、122)にかけられている
放出器。 2. 1平方センチメートル当たり1×10−2Aより
大きい放出電流を有する放出されたエネルギー(22)
を与えるように動作する請求項1に記載の放出器。 3. エネルギー(22)を放出することができる請求
項1に記載の放出器(100)と、前記放出されたエネ
ルギーを受け取り、該放出されたエネルギーを受け取る
のに応答して少なくとも第1の効果を生成し、前記放出
されたエネルギーを受け取らないことに応答して第2の
効果を生成することができる陽極構造(30、40、5
8、76)とを含む電子装置。 4. 電子ビームを生成するために請求項1に記載の少
なくとも1つの放出器(100)と、集束されたビーム
(32)を生成するために前記電子ビームを集束するた
めのレンズ(28)と、前記少なくとも1つの放出器に
近接して配置される記憶媒体(58)であって、該記憶
媒体は記憶エリアを有し、該記憶エリアは、該記憶エリ
アに格納される情報を表すために、複数の状態(60)
のうちの1つを有する、記憶媒体とを含む記憶素子であ
って、前記集束されたビームが前記記憶エリアに衝突す
る際に効果が生成され、該効果の大きさは前記記憶エリ
アの前記状態に依存し、前記効果の前記大きさを測定す
ることにより、前記記憶エリアに格納される情報が読み
出される記憶素子。 5. 放出器(100)であって、電子供給層(10)
と、該電子供給層上に形成され、その中に開口部を画定
する絶縁体層(78)と、該開口部内の前記電子供給層
上に形成され、さらに前記絶縁体層上に配置されるトン
ネル層(20)と、該トンネル層(20)上に形成され
る陰極層(14)と、該陰極層上に部分的に配置され、
かつ前記絶縁体層上に部分的に配置される導電層(8
2)とを含み、エネルギー放出のために、前記電子供給
層から前記陰極層に突き抜ける電子の供給量を増加する
ために、前記放出器はアニーリングプロセス(120、
122)にかけられている放出器。 6. 電子供給源(10)上に放出器(100)を形成
するための方法であって、電子源上にトンネル層(2
0)を被着するステップと、前記トンネル層上に陰極層
(14)を被着するステップと、前記陰極層にわたって
可変密度のフォトレジスト層(61)を被着するステッ
プと、前記陰極層の一部を露出するエッチングされた開
口部からなるくぼんだ外形を形成するために、前記可変
密度フォトレジスト層を現像するステップと、前記陰極
層上の前記現像された開口部内に導電層(82)を被着
するステップとを含む方法。 7. 導電層(82)を被着する前記ステップは、前記
導電層を被着する前に、接着層(80)を被着するステ
ップをさらに含む請求項6に記載の方法。 8. 前記陰極層(14)を被着する前記ステップは、
前記可変密度フォトレジスト層を被着する前記ステップ
の前に、前記陰極層にわたって保護層(65)を被着す
るステップをさらに含む請求項6に記載の方法。 9. 電子供給源(10)上の放出器(100)を形成
するための方法であって、前記電子供給源上に配置され
る絶縁体層(78)にわたってトンネル層(20)を被
着するステップであって、前記絶縁体層は前記電子供給
源への開口部を画定する、該ステップと、前記トンネル
層に接着するために、陰極層(14)を被着するステッ
プと、前記陰極層および前記絶縁体層上に可変密度のフ
ォトレジスト層(61)を被着するステップと、前記可
変密度フォトレジスト層内に前記陰極層に対する開口部
を形成するステップと、前記可変密度フォトレジスト層
をリフトオフし、前記陰極層および前記絶縁体層から除
去するステップとを含む方法。 10. 電子供給表面(10)上に放出器(100)を
形成するための方法であって、前記電子供給表面上に絶
縁体層(78)を形成するステップと、前記絶縁体層上
に放出エリアを画定するステップと、前記絶縁体層およ
び前記開口部にわたってトンネル層(20)を被着する
ステップと、前記トンネル層にわたって陰極層(14)
を被着するステップと、前記陰極層と前記トンネル層と
をエッチングするステップと、前記陰極層および前記絶
縁体層上に可変密度のフォトレジスト層(61)を被着
するステップと、前記陰極層の一部を露出するくぼんだ
開口部を形成するために、前記可変密度フォトレジスト
層を現像するステップと、前記可変密度フォトレジスト
層上と、前記陰極層上の前記くぼんだ開口部内とに導電
層(82)を被着するステップと、前記可変密度フォト
レジスト層と、その上に配置される前記導電層とをリフ
トオフするステップとを含む方法。 【0046】 【発明の効果】本発明によれば、高エネルギー電流密度
を有し、低真空度の環境において高い信頼性で動作する
ことができるフラット放出器を実現することができる。
【図面の簡単な説明】 【図1】本発明を組み込むトンネル放出器の典型的な図
である。 【図2】集束された電子ビームを生成するために、図1
のトンネル放出器を利用する典型的な図である。 【図3】表示装置を形成するために、いくつかのトンネ
ル放出器と光学レンズとを含む集積回路の典型的な図で
ある。 【図4】多数のトンネル放出器および制御回路を組み込
む集積回路の典型的なブロック図である。 【図5】トンネル放出器からのエネルギー放出を集束す
るレンズを含む集積回路上のトンネル放出器の典型的な
図である。 【図6】多数のトンネル放出器と、光子を生成するか、
あるいは通す陽極構造とを含む集積回路から形成される
典型的な表示装置を示す図である。 【図7】AおよびBよりなり、Aは書換え可能媒体に対
して情報の読出しあるいは記録を行うための多数のトン
ネル放出器を含む集積回路を組み込む典型的な記憶素子
を示す図であり、BはAの典型的な記憶素子に組み込ま
れる典型的な読出し回路を示す概略図である。 【図8】典型的なトンネル放出器の平面図である。 【図9】図8に示されるトンネル放出器の典型的な断面
図である。 【図10】本発明のトンネル放出器を組み込む、電子装
置、すなわち表示装置あるいは記憶素子のうちの少なく
とも1つを組み込むコンピュータの典型的なブロック図
である。 【図11】AないしJよりなり、それぞれ本発明のトン
ネル放出器を形成するための第1の典型的なプロセスに
おいて用いられる典型的なステップを示す図である。 【図12】AないしDよりなり、それぞれ本発明のトン
ネル放出器を形成するための第2の典型的なプロセスに
おいて用いられる典型的なステップを示す図である。 【図13】AおよびBよりなり、それぞれオプションで
本発明のトンネル放出器を改善するために用いられる典
型的なアニーリングプロセスのグラフである。 【符号の説明】 10 電子供給源 14 陰極層 20 トンネル層 22 エネルギー放出 28 レンズ 30,40,58,76 陽極構造 32 収束されたビーム 58 媒体 60 媒体エリア(複数の状態) 61 可変密度のフォトレジスト 78 絶縁体層 80 接着層 82 導電層 100 放出器 120,122 アニ-リングプロセス
─────────────────────────────────────────────────────
【手続補正書】 【提出日】平成14年10月31日(2002.10.
31) 【手続補正1】 【補正対象書類名】明細書 【補正対象項目名】特許請求の範囲 【補正方法】変更 【補正内容】 【特許請求の範囲】 【請求項1】放出器(100)であって、 電子供給源(10)と、 該電子供給源上に配置されるトンネル層(20)と、 該トンネル層上に配置される陰極層(14)と、 該陰極層上に部分的に配置され、放出エリアを形成する
ために開口部を画定する導電層(82)とを含み、 前記電子供給源、前記トンネル層、および前記陰極層
は、アニーリングプロセス(120、122)にかけら
れている放出器。 【請求項2】 1平方センチメートル当たり1×10
−2Aより大きい放出電流を有する放出されたエネルギ
ー(22)を与えるように動作する請求項1に記載の放
出器。 【請求項3】 エネルギー(22)を放出することがで
きる請求項1に記載の放出器(100)と、 前記放出されたエネルギーを受け取り、該放出されたエ
ネルギーを受け取るのに応答して少なくとも第1の効果
を生成し、前記放出されたエネルギーを受け取らないこ
とに応答して第2の効果を生成することができる陽極構
造(30、40、58、76)とを含む電子装置。 【請求項4】 電子ビームを生成するために請求項1に
記載の少なくとも1つの放出器(100)と、 集束されたビーム(32)を生成するために前記電子ビ
ームを集束するためのレンズ(28)と、 前記少なくとも1つの放出器に近接して配置される記憶
媒体(58)であって、該記憶媒体は記憶エリアを有
し、該記憶エリアは、該記憶エリアに格納される情報を
表すために、複数の状態(60)のうちの1つを有す
る、記憶媒体とを含む記憶素子であって、 前記集束されたビームが前記記憶エリアに衝突する際に
効果が生成され、 該効果の大きさは前記記憶エリアの前記状態に依存し、 前記効果の前記大きさを測定することにより、前記記憶
エリアに格納される情報が読み出される記憶素子。 【請求項5】 放出器(100)であって、 電子供給層(10)と、 該電子供給層上に形成され、その中に開口部を画定する
絶縁体層(78)と、 該開口部内の前記電子供給層上に形成され、さらに前記
絶縁体層上に配置されるトンネル層(20)と、 該トンネル層(20)上に形成される陰極層(14)
と、 該陰極層上に部分的に配置され、かつ前記絶縁体層上に
部分的に配置される導電層(82)とを含み、 エネルギー放出のために、前記電子供給層から前記陰極
層に突き抜ける電子の供給量を増加するために、前記放
出器はアニーリングプロセス(120、122)にかけ
られている放出器。 【請求項6】 電子供給源(10)上に放出器(10
0)を形成するための方法であって、 電子源上にトンネル層(20)を被着するステップと、 前記トンネル層上に陰極層(14)を被着するステップ
と、 前記陰極層にわたって可変密度のフォトレジスト層(6
1)を被着するステップと、 前記陰極層の一部を露出するエッチングされた開口部か
らなるくぼんだ外形を形成するために、前記可変密度フ
ォトレジスト層を現像するステップと、 前記陰極層上の前記現像された開口部内に導電層(8
2)を被着するステップとを含む方法。 【請求項7】 導電層(82)を被着する前記ステップ
は、前記導電層を被着する前に、接着層(80)を被着
するステップをさらに含む請求項6に記載の方法。 【請求項8】 前記陰極層(14)を被着する前記ステ
ップは、前記可変密度フォトレジスト層を被着する前記
ステップの前に、前記陰極層にわたって保護層(65)
を被着するステップをさらに含む請求項6に記載の方
法。 【請求項9】 電子供給源(10)上の放出器(10
0)を形成するための方法であって、 前記電子供給源上に配置される絶縁体層(78)にわた
ってトンネル層(20)を被着するステップであって、
前記絶縁体層は前記電子供給源への開口部を画定する、
該ステップと、 前記トンネル層に接着するために、陰極層(14)を被
着するステップと、 前記陰極層および前記絶縁体層上に可変密度のフォトレ
ジスト層(61)を被着するステップと、 前記可変密度フォトレジスト層内に前記陰極層に対する
開口部を形成するステップと、 前記可変密度フォトレジスト層をリフトオフし、前記陰
極層および前記絶縁体層から除去するステップとを含む
方法。 【請求項10】 電子供給表面(10)上に放出器(1
00)を形成するための方法であって、 前記電子供給表面上に絶縁体層(78)を形成するステ
ップと、 前記絶縁体層上に放出エリアを画定するステップと、 前記絶縁体層および前記開口部にわたってトンネル層
(20)を被着するステップと、 前記トンネル層にわたって陰極層(14)を被着するス
テップと、 前記陰極層と前記トンネル層とをエッチングするステッ
プと、 前記陰極層および前記絶縁体層上に可変密度のフォトレ
ジスト層(61)を被着するステップと、 前記陰極層の一部を露出するくぼんだ開口部を形成する
ために、前記可変密度フォトレジスト層を現像するステ
ップと、 前記可変密度フォトレジスト層上と、前記陰極層上の前
記くぼんだ開口部内とに導電層(82)を被着するステ
ップと、 前記可変密度フォトレジスト層と、その上に配置される
前記導電層とをリフトオフするステップとを含む方法。 ─────────────────────────────────────────────────────
【手続補正書】 【提出日】平成14年11月20日(2002.11.
20) 【手続補正1】 【補正対象書類名】明細書 【補正対象項目名】図面の簡単な説明 【補正方法】変更 【補正内容】 【図面の簡単な説明】 【図1】本発明を組み込むトンネル放出器の典型的な図
である。 【図2】集束された電子ビームを生成するために、図1
のトンネル放出器を利用する典型的な図である。 【図3】表示装置を形成するために、いくつかのトンネ
ル放出器と光学レンズとを含む集積回路の典型的な図で
ある。 【図4】多数のトンネル放出器および制御回路を組み込
む集積回路の典型的なブロック図である。 【図5】トンネル放出器からのエネルギー放出を集束す
るレンズを含む集積回路上のトンネル放出器の典型的な
図である。 【図6】多数のトンネル放出器と、光子を生成するか、
あるいは通す陽極構造とを含む集積回路から形成される
典型的な表示装置を示す図である。 【図7A】書換え可能媒体に対して情報の読出しあるい
は記録を行うための多数のトンネル放出器を含む集積回
路を組み込む典型的な記憶素子を示す図である。 【図7B】図7Aの典型的な記憶素子に組み込まれる典
型的な読出し回路を示す概略図である。 【図8】典型的なトンネル放出器の平面図である。 【図9】図8に示されるトンネル放出器の典型的な断面
図である。 【図10】本発明のトンネル放出器を組み込む、電子装
置、すなわち表示装置あるいは記憶素子のうちの少なく
とも1つを組み込むコンピュータの典型的なブロック図
である。 【図11A】本発明のトンネル放出器を形成するための
第1の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図11B】本発明のトンネル放出器を形成するための
第1の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図11C】本発明のトンネル放出器を形成するための
第1の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図11D】本発明のトンネル放出器を形成するための
第1の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図11E】本発明のトンネル放出器を形成するための
第1の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図11F】本発明のトンネル放出器を形成するための
第1の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図11G】本発明のトンネル放出器を形成するための
第1の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図11H】本発明のトンネル放出器を形成するための
第1の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図11I】本発明のトンネル放出器を形成するための
第1の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図11J】本発明のトンネル放出器を形成するための
第1の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図12A】本発明のトンネル放出器を形成するための
第2の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図12B】本発明のトンネル放出器を形成するための
第2の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図12C】本発明のトンネル放出器を形成するための
第2の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図12D】本発明のトンネル放出器を形成するための
第2の典型的なプロセスにおいて用いられる典型的なス
テップを示す図である。 【図13A】オプションで本発明のトンネル放出器を改
善するために用いられる典型的なアニーリングプロセス
のグラフである。 【図13B】オプションで本発明のトンネル放出器を改
善するために用いられる典型的なアニーリングプロセス
のグラフである。 【符号の説明】 10 電子供給源 14 陰極層 20 トンネル層 22 エネルギー放出 28 レンズ 30,40,58,76 陽極構造 32 収束されたビーム 58 媒体 60 媒体エリア(複数の状態) 61 可変密度のフォトレジスト 78 絶縁体層 80 接着層 82 導電層 100 放出器 120,122 アニーリングプロセス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ツィーツァン・チェン アメリカ合衆国オレゴン州97330,コーバ リス,スノーブラッシュ・ドライブ・4411 Fターム(参考) 5C135 CC01 CC05 CC08 HH02 HH17 HH20

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 放出器(100)であって、 電子供給源(10)と、 該電子供給源上に配置されるトンネル層(20)と、 該トンネル層上に配置される陰極層(14)と、 該陰極層上に部分的に配置され、放出エリアを形成する
    ために開口部を画定する導電層(82)とを含み、 前記電子供給源、前記トンネル層、および前記陰極層
    は、アニーリングプロセス(120、122)にかけら
    れている放出器。
JP2002304828A 2001-10-31 2002-10-18 トンネル放出器および形成方法 Pending JP2003141984A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/002,422 US6558968B1 (en) 2001-10-31 2001-10-31 Method of making an emitter with variable density photoresist layer
US10/002422 2001-10-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005038982A Division JP2005135930A (ja) 2001-10-31 2005-02-16 トンネル放出器および形成方法

Publications (1)

Publication Number Publication Date
JP2003141984A true JP2003141984A (ja) 2003-05-16

Family

ID=21700677

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002304828A Pending JP2003141984A (ja) 2001-10-31 2002-10-18 トンネル放出器および形成方法
JP2005038982A Withdrawn JP2005135930A (ja) 2001-10-31 2005-02-16 トンネル放出器および形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005038982A Withdrawn JP2005135930A (ja) 2001-10-31 2005-02-16 トンネル放出器および形成方法

Country Status (6)

Country Link
US (2) US6558968B1 (ja)
EP (1) EP1308980A3 (ja)
JP (2) JP2003141984A (ja)
KR (1) KR20030036013A (ja)
CN (1) CN1426082A (ja)
TW (1) TW559850B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911768B2 (en) * 2001-04-30 2005-06-28 Hewlett-Packard Development Company, L.P. Tunneling emitter with nanohole openings
US6781146B2 (en) * 2001-04-30 2004-08-24 Hewlett-Packard Development Company, L.P. Annealed tunneling emitter
JP2003031112A (ja) * 2001-07-16 2003-01-31 Nec Corp 冷陰極電子源
US6703252B2 (en) * 2002-01-31 2004-03-09 Hewlett-Packard Development Company, L.P. Method of manufacturing an emitter
US7176106B2 (en) * 2003-06-13 2007-02-13 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Wafer bonding using reactive foils for massively parallel micro-electromechanical systems packaging
US6937698B2 (en) * 2003-12-04 2005-08-30 Hewlett-Packard Development Company, L.P. X-ray generating apparatus having an emitter formed on a semiconductor structure
US7454221B1 (en) 2005-07-12 2008-11-18 Hewlett-Packard Development Company, L.P. Electron tube amplification
US7364268B2 (en) * 2005-09-30 2008-04-29 Lexmark International, Inc. Nozzle members, compositions and methods for micro-fluid ejection heads
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
KR100964094B1 (ko) * 2008-11-10 2010-06-16 포항공과대학교 산학협력단 펨토초 전자 빔 발생 장치 및 방법
CN106111973A (zh) * 2016-06-22 2016-11-16 中国科学院宁波材料技术与工程研究所 一种石墨烯/纳米银复合粉体及其制备方法和应用

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1032768A (en) * 1961-10-17 1966-06-15 Emi Ltd Improvements in or relating to electron discharge devices
US4213192A (en) * 1979-01-15 1980-07-15 Christensen Alton O Sr Electron beam accessed read-write-erase random access memory
NL184589C (nl) 1979-07-13 1989-09-01 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
GB2109159B (en) 1981-11-06 1985-05-30 Philips Electronic Associated Semiconductor electron source for display tubes and other equipment
EP0251328B1 (en) 1986-07-04 1995-01-04 Canon Kabushiki Kaisha Electron emitting device and process for producing the same
US4906840A (en) * 1988-01-27 1990-03-06 The Board Of Trustees Of Leland Stanford Jr., University Integrated scanning tunneling microscope
US5090932A (en) 1988-03-25 1992-02-25 Thomson-Csf Method for the fabrication of field emission type sources, and application thereof to the making of arrays of emitters
US4923421A (en) 1988-07-06 1990-05-08 Innovative Display Development Partners Method for providing polyimide spacers in a field emission panel display
DE69033677T2 (de) 1989-09-04 2001-05-23 Canon Kk Elektronenemissionselement- und Herstellungsverfahren desselben
US5814832A (en) 1989-09-07 1998-09-29 Canon Kabushiki Kaisha Electron emitting semiconductor device
JPH0512988A (ja) 1990-10-13 1993-01-22 Canon Inc 半導体電子放出素子
US5281897A (en) * 1990-10-30 1994-01-25 Hans Fimml Method for operation of a cathode using the tunnelling effect and a cathode configuration for execution of the method
EP0532019B1 (en) 1991-09-13 1997-12-29 Canon Kabushiki Kaisha Semiconductor electron emission device
US5702870A (en) 1993-08-27 1997-12-30 Vlsi Technology, Inc. Integrated-circuit via formation using gradient photolithography
US5506402A (en) * 1994-07-29 1996-04-09 Varo Inc. Transmission mode 1.06 μM photocathode for night vision having an indium gallium arsenide active layer and an aluminum gallium azsenide window layer
JP3532275B2 (ja) 1994-12-28 2004-05-31 ソニー株式会社 平面表示パネル
US5557596A (en) 1995-03-20 1996-09-17 Gibson; Gary Ultra-high density storage device
US5688158A (en) * 1995-08-24 1997-11-18 Fed Corporation Planarizing process for field emitter displays and other electron source applications
US5722162A (en) 1995-10-12 1998-03-03 Fujitsu Limited Fabrication procedure for a stable post
US5914202A (en) 1996-06-10 1999-06-22 Sharp Microeletronics Technology, Inc. Method for forming a multi-level reticle
JP3171785B2 (ja) 1996-06-20 2001-06-04 富士通株式会社 薄型表示装置、及びそれに用いる電界放出陰極の製造方法
US5696385A (en) * 1996-12-13 1997-12-09 Motorola Field emission device having reduced row-to-column leakage
JPH10308166A (ja) 1997-03-04 1998-11-17 Pioneer Electron Corp 電子放出素子及びこれを用いた表示装置
JP3570864B2 (ja) * 1997-08-08 2004-09-29 パイオニア株式会社 電子放出素子及びこれを用いた表示装置
EP0896354A1 (en) * 1997-08-08 1999-02-10 Pioneer Electronic Corporation Electron emission device and display device using the same
DE69818633T2 (de) * 1997-08-27 2004-07-29 Matsushita Electric Industrial Co., Ltd., Kadoma Elektronen emittierende vorrichtung, feldemissionsanzeigevorrichtung und herstellungsverfahren derselben
TW391022B (en) * 1997-10-29 2000-05-21 Mitsubishi Rayon Co Field emission electron source, method of producing the same, and use of the same
US6010918A (en) * 1998-02-10 2000-01-04 Fed Corporation Gate electrode structure for field emission devices and method of making
US6011356A (en) 1998-04-30 2000-01-04 St. Clair Intellectual Property Consultants, Inc. Flat surface emitter for use in field emission display devices
US6137212A (en) 1998-05-26 2000-10-24 The United States Of America As Represented By The Secretary Of The Army Field emission flat panel display with improved spacer architecture
JP2000011859A (ja) 1998-06-22 2000-01-14 Yamaha Corp 電界放射型素子の製造方法
US6107732A (en) 1998-07-13 2000-08-22 Si Diamond Technology, Inc. Inhibiting edge emission for an addressable field emission thin film flat cathode display
TW436837B (en) * 1998-11-16 2001-05-28 Matsushita Electric Works Ltd Field emission-type electron source and manufacturing method thereof and display using the electron source
GB9905132D0 (en) * 1999-03-06 1999-04-28 Smiths Industries Plc Electron emitting devices
US6765342B1 (en) * 1999-10-18 2004-07-20 Matsushita Electric Work, Ltd. Field emission-type electron source and manufacturing method thereof
JP2001229808A (ja) * 1999-12-08 2001-08-24 Canon Inc 電子放出装置
US6781146B2 (en) * 2001-04-30 2004-08-24 Hewlett-Packard Development Company, L.P. Annealed tunneling emitter
US6753544B2 (en) * 2001-04-30 2004-06-22 Hewlett-Packard Development Company, L.P. Silicon-based dielectric tunneling emitter

Also Published As

Publication number Publication date
EP1308980A3 (en) 2004-12-01
TW559850B (en) 2003-11-01
EP1308980A2 (en) 2003-05-07
KR20030036013A (ko) 2003-05-09
US20030168956A1 (en) 2003-09-11
US6806488B2 (en) 2004-10-19
US6558968B1 (en) 2003-05-06
CN1426082A (zh) 2003-06-25
JP2005135930A (ja) 2005-05-26
US20030080330A1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
JP2005135930A (ja) トンネル放出器および形成方法
US7049158B2 (en) Method of manufacturing an emitter
US6911768B2 (en) Tunneling emitter with nanohole openings
EP1384244B1 (en) Tunneling emitter
US7170223B2 (en) Emitter with dielectric layer having implanted conducting centers
JP2005515584A (ja) シリコンベースの誘電体トンネル放出器
US6852554B2 (en) Emission layer formed by rapid thermal formation process
EP1406283A2 (en) Emission device and method for forming
JP3079086B2 (ja) 電界放射型電子源の製造方法
KR20070001582A (ko) 전자방출소자 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041018

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051018