KR20030031652A - 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법 - Google Patents

플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법 Download PDF

Info

Publication number
KR20030031652A
KR20030031652A KR1020010063393A KR20010063393A KR20030031652A KR 20030031652 A KR20030031652 A KR 20030031652A KR 1020010063393 A KR1020010063393 A KR 1020010063393A KR 20010063393 A KR20010063393 A KR 20010063393A KR 20030031652 A KR20030031652 A KR 20030031652A
Authority
KR
South Korea
Prior art keywords
memory cell
program
threshold voltage
voltage
circuit
Prior art date
Application number
KR1020010063393A
Other languages
English (en)
Other versions
KR100443792B1 (ko
Inventor
이석규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0063393A priority Critical patent/KR100443792B1/ko
Publication of KR20030031652A publication Critical patent/KR20030031652A/ko
Application granted granted Critical
Publication of KR100443792B1 publication Critical patent/KR100443792B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 이이피롬의 프로그램 회로 및 이를 이용한 프로그램 방법에 관한 것으로, 프로그램을 실시하여 메모리 셀의 문턱 전압을 상승시키는 과정에서 서로 다른 기준 전압들과 메모리 셀의 문턱 전압을 계속적으로 비교하고 소정의 레벨까지 문턱전압이 상승하면 프로그램 동작을 완료하므로써, 과도하게 프로그램되는 것을 방지함과 동시에 프로그램 완료 후에 별도의 검증 단계를 거치지 않고 문턱 전압의 최고값과 최저값을 확인할 수 있는 플래시 메모리 셀의 프로그램 회로 및 이를 이용한 프로그램 방법이 개시된다.

Description

플래시 이이피롬의 프로그램 회로 및 이를 이용한 프로그램 방법{Circuit for programming a flash EEPROM and method of programming a flash EEPROM using the same}
본 발명은 플래시 메모리 셀의 프로그램 회로 및 이를 이용한 프로그램 방법에 관한 것으로, 특히 프로그램을 실시한 후 일반적으로 실시되는 문턱 전압의 확인 단계 없이도 플래시 메모리 셀의 문턱 전압을 확인할 수 있는 플래시 메모리 셀의 프로그램 회로 및 이를 이용한 프로그램 방법에 관한 것이다.
플래시 메모리 셀은 크게 플로팅 게이트, 콘트롤 게이트 및 소오스/드레인으로 이루어지며, 콘트롤 게이트와 드레인에 소정의 프로그램 전압을 각각 인가하여 프로그램을 실시한다.
종래의 프로그램 회로는 메모리 셀의 문턱 전압이 목표 전압 이상이 되도록 프로그램을 실시한 후 프로그램이 완료된 셀들에 대해 소정의 검증 단계를 거쳐 메모리 셀의 문턱 전압이 목표 전압까지 상승하였는지를 확인한다.
이러한 프로그램 회로는 프로그램 동작이 완료된 후 검증 단계에서는 메모리 셀의 문턱 전압이 목표 문턱 전압보다 높은지에 대해서만 확인한다. 즉, 목표 문턱 전압을 최소 전압으로 하여 메모리 셀의 문턱 전압을 확인하므로, 메모리 셀이 과도하게 프로그램 되었는지는 확인할 수 없어 문턱 전압 분포에 대한 신뢰성이 저하된다. 따라서, 멀티 레벨 메모리 셀(Multi level memory cell)을 구현하기 위해서는 ISPP(Increasement Step Pulse Program)을 사용하여야 한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 메모리 셀의 문턱 전압이 목표 전압까지 상승되도록 프로그램을 실시하되 여러 가지 레벨의 기준 전압을 발생시키고 기준 전압들과 메모리 셀의 문턱 전압을 비교하면서 프로그램을 실시하므로써 프로그램 완료와 동시에 다수의 기준 전압과 문턱 전압의 비교를 통해 문턱 전압의 최고값과 최저값을 확인할 수 있는 플래시 메모리 셀의 프로그램 회로 및 이를 이용한 프로그램 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 플래시 메모리 셀의 프로그램 회로도.
도 2는 본 발명의 다른 실시예에 따른 플래시 메모리 셀의 프로그램 회로도.
도 3은 프로그램 동작 후 메모리 셀의 문턱 전압 레벨을 나타내는 전압 분포도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21 : 메모리 셀12, 22 : 프로그램 시간 결정 회로
13, 23 : 레지스터14, 24 : 프로그램부
15 : 기준 전압 발생부16, 26 : 비교부
161 내지 163, 261 내지 263 : 비교 수단
251 내지 253 : 전류 설정 수단27 : 전압 공급 수단
본 발명의 제 1 실시예에 따른 플래시 이이피롬의 프로그램 회로는 프로그램 동작을 통해 메모리 셀의 문턱 전압을 목표 전압까지 상승시키는 플래시 메모리 셀의 프로그램 회로에 있어서, 서로 다른 레벨의 기준 전압을 발생시키는 기준 전압 발생부와, 메모리 셀의 문턱 전압과 서로 다른 레벨의 기준 전압을 각각 비교하기 위한 비교부를 더 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 제 2 실시예에 따른 플래시 이이피롬의 프로그램 회로는 목표 문턱 전압에 따라 메모리 셀을 프로그램하는데 필요한 시간을 결정하는 프로그램 시간 결정 회로와, 프로그램 시간 결정 회로에서 발생된 프로그램 소요 시간에 대한 데이터를 저장하기 위한 레지스터와, 레지스터에 저장된 데이터에 따라 일정 시간 동안 메모리 셀을 프로그램하는 프로그램부와, 여러 가지 레벨의 기준 전압을 발생시키는 기준 전압 발생부와, 메모리 셀의 문턱 전압과 서로 다른 레벨의 기준 전압을 각각 비교하기 위한 비교부로 이루어지는 것을 특징으로 한다.
본 발명의 제 3 실시예에 따른 플래시 이이피롬의 프로그램 회로는 프로그램 동작을 통해 메모리 셀의 문턱 전압을 목표 전압까지 상승시키는 플래시 메모리 셀의 프로그램 회로에 있어서, 서로 다른 량의 전류가 흐르도록 설계된 다수의 전류 설정 수단과, 각 전류 설정 수단을 통해 흐르는 전류량과 메모리 셀에 흐르는 전류량을 각각 비교하기 위한 비교부를 더 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 제 4 실시예에 따른 플래시 이이피롬의 프로그램 회로는 목표 문턱 전압에 따라 메모리 셀을 프로그램하는데 필요한 시간을 결정하는 프로그램 시간 결정 회로와, 프로그램 시간 결정 회로에서 발생된 프로그램 소요 시간에 대한 데이터를 저장하기 위한 레지스터와, 레지스터에 저장된 데이터에 따라 일정 시간 동안 메모리 셀을 프로그램하는 프로그램부와, 서로 다른 량의 전류가 흐르도록 설계된 다수의 전류 설정 수단과, 각 전류 설정 수단을 통해 흐르는 전류량과 메모리 셀에 흐르는 전류량을 각각 비교하기 위한 비교부로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 플래시 이이피롬의 프로그램 방법은 상기의 제 1 실시예 또는 제 2 실시예에 기재된 회로를 이용하여 메모리 셀을 프로그램 하면서 동시에 비교부를 이용하여 메모리 셀에 흐르는 전류량 및 서로 다른 레벨의 기준 전압을 각각 비교하고 메모리 셀의 문턱 전압이 목표 레벨의 전압까지 상승하면 프로그램을 중지하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 플래시 이이피롬의 프로그램 방법은
상기의 제 3 실시예 또는 제 4 실시예에 기재된 회로를 이용하여 메모리 셀을 프로그램 하면서 동시에 비교부를 이용하여 메모리 셀의 문턱 전압 및 서로 다른 량의 전류를 각각 비교하고 메모리 셀에 흐르는 전류량이 목표 전류량까지 감소하면 프로그램을 중지하는 것을 특징으로 한다.
상기에서, 본원 발명의 제 1 및 제 2 실시예는 메모리 셀을 프로그램하면서 동시에 메모리 셀의 문턱 전압과 기준 전압을 비교하여 메모리 셀의 문턱 전압 분포를 확인할 수 있는 플래시 메모리 셀의 프로그램 회로에 관한 것이다.
본원 발명의 제 3 및 제 4 실시예는 메모리 셀을 프로그램하면서 동시에 메모리 셀에 흐르는 전류량과 다수의 전류 설정 수단에 의해 흐르는 서로 다른 전류량을 각각 비교하여 메모리 셀의 문턱 전압 분포를 확인할 수 있는 플래시 메모리 셀의 프로그램 회로에 관한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 1은 메모리 셀의 문턱 전압과 기준 전압을 비교하는 플래시 이이피롬의 프로그램 회로도이다.
도 1을 참조하면, 플래시 이이피롬의 프로그램 회로는 목표 문턱 전압에 따라 메모리 셀(11)을 프로그램 하는데 필요한 시간을 결정하는 프로그램 시간 결정 회로(12)와, 프로그램 시간 결정 회로(12)에서 발생된 프로그램 소요 시간에 대한 데이터를 저장하는 레지스터(13)와, 레지스터(13)에 저장된 데이터에 따라 일정 시간 동안 메모리 셀(11)을 프로그램하여 메모리 셀(11)의 문턱 전압을 목표 문턱 전압까지 상승시키는 프로그램부(14)와, 여러 가지 레벨의 기준 전압을 발생시키는 기준 전압 발생부(15) 및 다수의 비교 수단으로 이루어지며 다수의 비교 수단의 제 1 입력 단자에는 메모리 셀의 문턱 전압이 공통으로 인가되고, 제 2 입력 단자에는 서로 다른 기준 전압이 각각 인가되어 메모리 셀의 문턱 전압의 레벨을 판단하는 비교부(16)로 이루어진다.
기준 전압 발생부(15)는 전원 전압 단자와 접지 전압 단자간에 직렬로 접속된 다수의 저항(R11 내지 R14)으로 구성되며, 전원 전압은 다수의 저항(R11 내지 R14)에 의해 소정의 전압만큼 강하되어 여러 가지 레벨의 기준 전압(Va, Vb 및 Vc)을 발생시킨다. 즉, 제 1 저항(R11)에 의해 강하된 전압이 제 1 및 제 2 저항(R11 및 R12) 사이의 제 1 노드(N11)에서 제 1 기준 전압(Va)으로 발생되고, 제 1 및 제 2 저항(R11 및 R12)에 의해 강하된 전압이 제 2 및 제 3 저항(R12 및 R13) 사이의 제 2 노드(N12)에서 제 2 기준 전압(Vb)으로 발생된다. 또한, 제 1 내지 제 3 저항(R11 내지 R13)에 의해 강하된 전압이 제 3 및 제 4 저항(R13 및 R14) 사이의제 3 노드(N13)에서 제 3 기준 전압(Vc)으로 발생된다.
이하, 프로그램 회로의 동작을 설명하기로 한다.
먼저, 프로그램 시간 결정 회로(12)에서 메모리 셀의 문턱 전압을 목표 문턱 전압으로 상승시키는 필요한 프로그램 시간을 결정한 후 이에 따라 발생된 신호를 레지스터(13)에 저장한다.
레지스터(13)에 저장된 신호는 프로그램부(14)로 인가되고, 레지스터(13)의 신호에 따라 프로그램부(14)는 소정의 시간만큼 메모리 셀(11)을 프로그램 한다. 프로그램부(14)는 프로그램을 실시하는데 필요한 전압, 즉 메모리 셀(11)의 콘트롤 게이트에 인가될 고전압과 드레인 전압을 발생시키며, 시간 연산 장치를 구비하여 레지스터(13)에 저장된 데이터에 따라 해당 시간만큼만 메모리 셀에 고전압과 드레인 전압을 인가하여 메모리 셀(11)의 프로그램을 실시한다.
이때, 메모리 셀의 문턱 전압(Vt)은 비교부(13)의 제 1 내지 제 3 비교 수단(161 내지 163)의 제 1 입력 단자로 공통으로 인가되고, 기준 전압 발생부(15)에서 발생된 제 1 내지 제 3 기준 전압(Va, Vb 및 Vc)은 제 1 내지 제 3 비교 수단(161 내지 163)의 제 2 입력 단자로 각각 인가되어, 프로그램을 실시하면서 메모리 셀의 문턱 전압(Vt) 변화를 계속적으로 모니터링한다.
소정의 시간이 경과한 후 메모리 셀(11)의 프로그램 동작이 완료되면, 비교부(16)의 제 1 내지 제 3 비교 수단(161 내지 163)의 출력 전압을 보고 메모리 셀의 문턱 전압이 어느 레벨에 분포하고 있는지를 판단할 수 있다.
도 3을 참조하여 보다 자세히 설명하면 다음과 같다.
예를 들어, 제 1 내지 제 3 기준 전압을 각각 3V, 2V, 1V로 가정한 상태에서, 제 1 비교 수단(161)의 출력 전압(V11)이 로우 레벨이고, 제 2 및 제 3 비교 수단(162 및 163)의 출력 전압(V12및 V13)이 하이 레벨이면, 메모리 셀의 문턱 전압은 프로그램 동작에 의해 2V보다는 높고 3V보다는 낮은 제 2 레벨에 해당하는 전압까지 상승된 것을 의미한다.
상기에서는 3가지의 기준 전압을 발생시키고 3개의 비교 수단을 통해 문턱 전압의 변화를 센싱하였으나, 기준 전압 발생부(15)의 저항 개수를 증가시켜 각각의 기준 전압에 대한 전압차를 보다 더 세분화하고, 그에 상응하게 비교부(16)의 비교 수단 개수도 증가시키므로써 문턱 전압의 레벨을 보다 더 정확하게 측정할 수 있다.
이로써, 종래에는 메모리 셀의 프로그램 동작이 실시된 후에 별도의 확인 단계를 실시하여야만 셀의 문턱 전압 분포를 확인할 수 있었지만, 본 발명에서는 다수의 비교 수단을 통해 여러 가지 레벨의 기준 전압(Va, Vb 및 Vc)을 메모리 셀의 문턱 전압과 비교하면서 프로그램을 실시하므로, 프로그램 동작이 완료된 후에 별도의 확인 단계 없이도 메모리 셀의 문턱 전압 변화량을 바로 확인할 수 있다.
또한, 종래에는 확인 단계를 통해 메모리 셀의 문턱 전압이 목표 전압보다 높아졌는지 만을 확인할 수 있고 어느 정도까지 문턱 전압이 높아졌는지를 판단할 수 없었으나, 본 발명은 문턱 전압에 대한 최소 전압과 최고 전압을 예측할 수 있어 메모리 셀에 대한 과도 프로그램의 발생 여부뿐만 아니라 문턱 전압 분포를 보다 명확하게 판단할 수 있다.
한편, 도면에는 도시되어 있지 않지만, 제 1 내지 제 3 비교 수단(161 내지 163)의 출력 신호를 논리적으로 조합한 신호를 프로그램부(14)의 인에이블 신호로 사용하여, 메모리 셀의 문턱 전압이 목표 레벨에 도달하였을 때 프로그램 동작을 중지시키므로써 과도하게 프로그램되는 것을 방지할 수도 있다.
이하, 도 2를 참조하여 메모리 셀에 흐르는 전류량과 다수의 전류 설정 수단에 의해 흐르는 서로 다른 전류량을 각각 비교하는 플래시 메모리 셀의 프로그램 회로의 동작을 설명하기로 한다.
도 2에 도시된 바와 같이, 본원 발명의 다른 실시예에 따른 플래시 메모리 셀의 프로그램 회로는 목표 문턱 전압에 따라 메모리 셀(21)을 프로그램 하는데 필요한 시간을 결정하는 프로그램 시간 결정 회로(22)와, 프로그램 시간 결정 회로(22)에서 발생된 프로그램 소요 시간에 대한 데이터를 저장하는 레지스터(13)와, 레지스터(23)에 저장된 데이터에 따라 일정 시간 동안 메모리 셀(21)을 프로그램하여 메모리 셀(21)의 문턱 전압을 목표 문턱 전압까지 상승시키는 프로그램부(24)와, 서로 다른 량의 전류가 흐르도록 설계된 다수의 전류 설정 수단(251 내지 253)과, 각 전류 설정 수단을 통해 흐르는 전류량과 메모리 셀에 흐르는 전류량을 각각 비교하기 위한 비교부(26)로 이루어진다.
각각의 전류 설정 수단(251 내지 253)은 서로 다른 저항값을 갖는 트랜지스터(N21 내지 N23)로 구성되며, 트랜지스터(N21 내지 N23)의 게이트 전극에는 전압공급 수단(27)에 의해 소정의 전압이 인가된다. 이때, 전압 공급 수단(27)은 전류원(C21)으로부터 게이트와 드레인이 연결된 트랜지스터(N24)가 직렬로 접속된 구조로 이루어져, 드레인에 전류를 공급하므로써 트랜지스터(N21 내지 N23)의 게이트에 인가될 소정의 전압을 생성한다. 소정의 전압이 트랜지스터(N21 내지 N23)의 게이트 전극에 인가되면 온-저항이 서로 다른 트랜지스터에 의해 서로 다른 량의 전류가 흐른다.
비교부(26)는 하나의 단자를 통해 메모리 셀에 흐르는 전류량을 센싱하고, 다른 하나의 단자를 통해 각 전류 설정 수단(251 내지 253)을 통해 흐르는 서로 다른 전류량을 각각 센싱하여 비교하기 위한 다수의 비교 수단(261 내지 263)으로 구성된다.
이하, 프로그램 회로의 동작을 설명하기로 한다.
먼저, 프로그램 시간 결정 회로(22)에서 메모리 셀(21)의 문턱 전압을 목표 문턱 전압으로 상승시키는 필요한 프로그램 시간을 결정한 후 이에 따라 발생된 신호를 레지스터(23)에 저장한다.
레지스터(23)에 저장된 신호는 프로그램부(24)로 인가되고, 레지스터(23)의 신호에 따라 프로그램부(24)는 소정의 시간만큼 메모리 셀(21)을 프로그램 한다. 프로그램부(24)는 프로그램을 실시하는데 필요한 전압, 즉 메모리 셀(21)의 콘트롤 게이트에 인가될 고전압과 드레인 전압을 발생시키며, 시간 연산 장치를 구비하여 레지스터(23)에 저장된 데이터에 따라 해당 시간만큼만 메모리 셀에 고전압과 드레인 전압을 인가하여 메모리 셀(21)의 프로그램을 실시한다.
메모리 셀(21)의 프로그램 동작이 완료되면, 메모리 셀(21)의 콘트롤 게이트 및 드레인에 소정의 전압을 인가한 후 제 1 내지 제 3 비교 수단(261 내지 263)의 제 1 입력단을 통해 메모리 셀(21)에 흐르는 전류를 센싱한다. 제 1 내지 제 3 비교 수단(261 내지 263)의 제 2 입력단에는 제 1 내지 제 3 전류 설정 수단(251 내지 253)에 의해 서로 다른 량의 전류가 센싱된다. 제 1 내지 제 3 비교 수단(261 내지 263)은 메모리 셀(21)에 흐르는 전류량과 전류 설정 수단(251 내지 253)을 통해 흐르는 제 1 내지 제 3 전류의 량을 각각 비교하여 결과값을 출력한다.
이로써, 도 1에서 설명한 바와 마찬가지로, 프로그램 동작이 완료된 후에 별도의 확인 단계 없이도 제 1 내지 제 3 비교 수단(261 내지 263)의 출력 신호를 통해 메모리 셀(21)의 문턱 전압문턱 전압 변화량을 바로 확인할 수 있으며, 문턱 전압에 대한 최소 전압과 최고 전압을 예측할 수 있어 메모리 셀에 대한 과도 프로그램의 발생 여부뿐만 아니라 문턱 전압 분포를 보다 명확하게 판단할 수 있다.
도 3을 참조하여 보다 자세히 설명하면 다음과 같다.
예를 들어, 제 1 비교 수단(261)의 출력 전압(V21)이 로우 레벨이고, 제 2 및 제 3 비교 수단(262 및 263)의 출력 전압(V22및 V23)이 하이 레벨이면, 메모리 셀에 흐르는 전류의 량은 프로그램 동작에 의해 제 2 전류보다는 많고 제 1 전류보다는 적은 것을 의미하며, 이로써 메모리 셀의 문턱 전압이 제 2 레벨에 해당하는 전압까지 상승된 것을 의미한다.
또한, 상기에서는 3개의 전류 설정 수단(251 내지 253) 및 3개의 비교수단(261 내지 263)을 통해 문턱 전압의 변화를 센싱하였으나, 전류 설정 수단 및 비교 수단의 개수를 증가시킬 경우 메모리 셀의 전류량의 변화를 보다 더 세밀하게 센싱할 수 있어 문턱 전압의 레벨을 보다 더 정확하게 측정할 수 있다.
상기에서는 프로그램 동작을 완료한 후 독출 동작을 통해 메모리 셀에 흐르는 전류량을 센싱하여 메모리 셀에 대한 문턱 전압의 변화량을 측정한다. 그러나, 메모리 셀(21)을 프로그램하면 메모리 셀(21)의 문턱 전압이 상승하면서 메모리 셀(21)에 흐르는 전류는 점차적으로 줄어들게 되므로, 메모리 셀을 프로그램하면서 메모리 셀에 흐르는 전류량의 변화를 동시에 센싱하여 메모리 셀의 문턱 전압 변화량을 측정할 수도 있다.
이하, 메모리 셀을 프로그램하면서 메모리 셀에 흐르는 전류량의 변화를 동시에 측정하여 메모리 셀의 문턱 전압 변화량을 측정하는 방법을 설명하기로 한다.
메모리 셀(21)을 프로그램하면서, 제 1 내지 제 3 비교 수단(261 내지 263)을 이용하여 메모리 셀(21)에 흐르는 전류의 량과 제 1 내지 제 3 전류 설정 수단(251 내지 253)을 통해 흐르는 제 1 내지 제 3 전류의 량을 각각 비교한다. 제 1 내지 제 3 비교 수단(261 내지 263)의 출력 신호(V21내지 V23)를 계속적으로 모니터링하면서 메모리 셀(21)의 문턱 전압이 목표 전압값을 만족시키는 시점에서 프로그램 동작을 중지한다. 이로써, 별도의 확인 단계 없이도 프로그램 동작을 완료함과 동시에 문턱 전압의 분포를 확인할 수 있다.
상기의 프로그램 회로는, 도 1에 도시된 프로그램 회로와 마찬가지로, 문턱전압에 대한 최소 전압과 최고 전압을 예측할 수 있으며, 제 1 내지 제 3 비교 수단(261 내지 263)의 출력 신호를 논리적으로 조합한 신호를 프로그램부(24)의 인에이블 신호로 사용하여, 메모리 셀의 문턱 전압이 목표 레벨에 도달하였을 때 프로그램 동작을 중지시키므로써 과도하게 프로그램되는 것을 방지할 수도 있다.
상술한 바와 같이, 본 발명은 문턱 전압의 변화를 센싱하면서 프로그램을 실시하고, 문턱 전압이 목표 레벨에 도달하였을 때 프로그램을 중지하므로써, 과도하게 프로그램되는 것을 방지할 수 있으며, 별도의 확인 단계 없이도 문턱 전압에 대한 최저값과 최고값을 동시에 확인할 수 있어 회로의 동작에 신뢰성을 향상시킬 수 있다.

Claims (10)

  1. 프로그램 동작을 통해 메모리 셀의 문턱 전압을 목표 전압까지 상승시키는 플래시 메모리 셀의 프로그램 회로에 있어서,
    서로 다른 레벨의 기준 전압을 발생시키는 기준 전압 발생부와,
    상기 메모리 셀의 문턱 전압과 상기 서로 다른 레벨의 기준 전압을 각각 비교하기 위한 비교부를 더 포함하여 이루어지는 것을 특징으로 하는 플래시 메모리 셀의 프로그램 회로.
  2. 목표 문턱 전압에 따라 메모리 셀을 프로그램하는데 필요한 시간을 결정하는 프로그램 시간 결정 회로와,
    상기 프로그램 시간 결정 회로에서 발생된 프로그램 소요 시간에 대한 데이터를 저장하기 위한 레지스터와,
    상기 레지스터에 저장된 데이터에 따라 일정 시간 동안 메모리 셀을 프로그램하는 프로그램부와,
    서로 다른 레벨의 기준 전압을 발생시키는 기준 전압 발생부와,
    상기 메모리 셀의 문턱 전압과 상기 서로 다른 레벨의 기준 전압을 각각 비교하기 위한 비교부로 이루어지는 것을 특징으로 하는 플래시 메모리 셀의 프로그램 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기준 전압 발생부는 전원 전압 단자와 접지 전원 단자간에 직렬로 접속된 다수의 저항으로 이루어지는 것을 특징으로 하는 플래시 메모리 셀의 프로그램 회로.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 비교부는 제 1 입력 단자에 상기 메모리 셀의 문턱 전압이 공통으로 인가되고, 제 2 입력 단자에는 상기 서로 다른 기준 전압이 각각 인가되는 다수의 비교 수단으로 구성된 것을 특징으로 하는 플래시 메모리 셀의 프로그램 회로.
  5. 프로그램 동작을 통해 메모리 셀의 문턱 전압을 목표 전압까지 상승시키는 플래시 메모리 셀의 프로그램 회로에 있어서,
    서로 다른 량의 전류가 흐르도록 설계된 다수의 전류 설정 수단과,
    상기 각 전류 설정 수단을 통해 흐르는 전류량과 상기 메모리 셀에 흐르는 전류량을 각각 비교하기 위한 비교부로 이루어지는 것을 특징으로 하는 플래시 메모리 셀의 프로그램 회로.
  6. 목표 문턱 전압에 따라 메모리 셀을 프로그램하는데 필요한 시간을 결정하는 프로그램 시간 결정 회로와,
    상기 프로그램 시간 결정 회로에서 발생된 프로그램 소요 시간에 대한 데이터를 저장하기 위한 레지스터와,
    상기 레지스터에 저장된 데이터에 따라 일정 시간 동안 메모리 셀을 프로그램하는 프로그램부와,
    서로 다른 량의 전류가 흐르도록 설계된 다수의 전류 설정 수단과,
    상기 각 전류 설정 수단을 통해 흐르는 전류량과 상기 메모리 셀에 흐르는 전류량을 각각 비교하기 위한 비교부로 이루어지는 것을 특징으로 하는 플래시 메모리 셀의 프로그램 회로.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 각 전류 설정 수단은 상기 각 비교 수단의 하나의 입력 단자와 접지간에 접속되며 소정의 저항값을 갖는 트랜지스터로 구성된 것을 특징으로 하는 플래시 메모리 셀의 프로그램 회로.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 비교부는 하나의 단자를 통해 상기 메모리 셀에 흐르는 전류량을 센싱하고, 다른 하나의 단자를 통해 상기 각 전류 설정 수단을 통해 흐르는 전류량을 각각 센싱하여 비교하기 위한 다수의 비교 수단으로 구성된 것을 특징으로 하는 플래시 메모리 셀의 프로그램 회로.
  9. 제 1 항 및 제 2 항 중 어느 한 항에 기재된 회로를 이용하여 메모리 셀을 프로그램 하면서 동시에 상기 비교부를 이용하여 상기 메모리 셀에 흐르는 전류량 및 상기 서로 다른 레벨의 기준 전압을 각각 비교하고 상기 메모리 셀의 문턱 전압이 목표 레벨의 전압까지 상승하면 프로그램을 중지하는 것을 특징으로 하는 플래시 메모리 셀의 프로그램 방법.
  10. 제 5 항 및 제 6 항 중 어느 한 항에 기재된 회로를 이용하여 메모리 셀을 프로그램 하면서 동시에 상기 비교부를 이용하여 상기 메모리 셀의 문턱 전압 및 상기 서로 다른 량의 전류를 각각 비교하고 상기 메모리 셀에 흐르는 전류량이 목표 전류량까지 감소하면 프로그램을 중지하는 것을 특징으로 하는 플래시 메모리 셀의 프로그램 방법.
KR10-2001-0063393A 2001-10-15 2001-10-15 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법 KR100443792B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0063393A KR100443792B1 (ko) 2001-10-15 2001-10-15 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0063393A KR100443792B1 (ko) 2001-10-15 2001-10-15 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법

Publications (2)

Publication Number Publication Date
KR20030031652A true KR20030031652A (ko) 2003-04-23
KR100443792B1 KR100443792B1 (ko) 2004-08-09

Family

ID=29564647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0063393A KR100443792B1 (ko) 2001-10-15 2001-10-15 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법

Country Status (1)

Country Link
KR (1) KR100443792B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085167B2 (en) 2004-09-17 2006-08-01 Samsung Electronics Co., Ltd. Methods for programming user data and confirmation information in nonvolatile memory devices
KR100824203B1 (ko) * 2007-04-03 2008-04-21 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US7420852B2 (en) 2004-11-05 2008-09-02 Samsung Electronics Co., Ltd. Non-volatile memory device providing controlled bulk voltage during programming operations
KR100891405B1 (ko) * 2007-09-27 2009-04-02 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
KR101013149B1 (ko) * 2008-07-11 2011-02-10 정원옥 접착용 스티커와 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422845A (en) * 1993-09-30 1995-06-06 Intel Corporation Method and device for improved programming threshold voltage distribution in electrically programmable read only memory array
KR0172401B1 (ko) * 1995-12-07 1999-03-30 김광호 다수상태 불휘발성 반도체 메모리 장치
US6097628A (en) * 1996-06-20 2000-08-01 Stmicroelectronics S.R.L. Multi-level memory circuit with regulated writing voltage
KR20000004719A (ko) * 1998-06-30 2000-01-25 김영환 플래쉬 메모리 셀의 재기록 제어장치
KR100282522B1 (ko) * 1998-09-17 2001-02-15 김영환 비휘발성메모리의 문턱전압을 프로그램하는 장치 및 방법
US6018477A (en) * 1998-10-08 2000-01-25 Information Storage Devices, Inc. Intelligent refreshing method and apparatus for increasing multi-level non-volatile memory charge retention reliability
KR100319636B1 (ko) * 1999-12-14 2002-01-05 박종섭 플래시 메모리 프로그램 제어 회로

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085167B2 (en) 2004-09-17 2006-08-01 Samsung Electronics Co., Ltd. Methods for programming user data and confirmation information in nonvolatile memory devices
US7420852B2 (en) 2004-11-05 2008-09-02 Samsung Electronics Co., Ltd. Non-volatile memory device providing controlled bulk voltage during programming operations
KR100824203B1 (ko) * 2007-04-03 2008-04-21 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US7602648B2 (en) 2007-04-03 2009-10-13 Hynix Semiconductor Inc. Program method of flash memory device
KR100891405B1 (ko) * 2007-09-27 2009-04-02 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
US7800952B2 (en) 2007-09-27 2010-09-21 Hynix Semiconductor Inc. Non-volatile memory device and method of operating the same
US8000149B2 (en) 2007-09-27 2011-08-16 Hynix Semiconductor Inc. Non-volatile memory device
KR101013149B1 (ko) * 2008-07-11 2011-02-10 정원옥 접착용 스티커와 그 제조 방법

Also Published As

Publication number Publication date
KR100443792B1 (ko) 2004-08-09

Similar Documents

Publication Publication Date Title
US6831872B2 (en) Semiconductor memory device and method for correcting a reference cell
US5784314A (en) Method for setting the threshold voltage of a reference memory cell
US6643193B2 (en) Semiconductor device, microcomputer and flash memory
US6078518A (en) Apparatus and method for reading state of multistate non-volatile memory cells
US5912838A (en) Apparatus for reading state of multistate non-volatile memory cells
US6438038B2 (en) Read circuit of nonvolatile semiconductor memory
US7215177B2 (en) Semiconductor integrated circuit with electrically programmable fuse
KR19990083512A (ko) 비휘발성반도체기억장치
US7751248B2 (en) Indirect measurement of negative margin voltages in endurance testing of EEPROM cells
KR20180110600A (ko) 메모리 장치 및 이의 동작 방법
KR19990078214A (ko) 비휘발성 반도체 메모리장치
KR100331847B1 (ko) 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법
US7564714B2 (en) Flash memory device and method of controlling program voltage
KR100443792B1 (ko) 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법
US20060233028A1 (en) Method and apparatus for reference cell adjusting in a storage device
KR100301817B1 (ko) 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법
US6785163B2 (en) Trim circuit and method for tuning a current level of a reference cell in a flash memory
KR100455442B1 (ko) 저전압 검출기
US20070121384A1 (en) Method and apparatus for implementing walkout of device junctions
KR100364428B1 (ko) 고전압 레귤레이션 회로
US6667908B2 (en) Reading circuit for a non-volatile memory
KR20080009029A (ko) 데이터 판독 방법 및 메모리 회로
JP2008140113A (ja) ボルテージレギュレータ
US11495312B2 (en) Memory circuit and memory programming method
KR0179857B1 (ko) 멀티저장형 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee