KR20030027700A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20030027700A
KR20030027700A KR1020020057762A KR20020057762A KR20030027700A KR 20030027700 A KR20030027700 A KR 20030027700A KR 1020020057762 A KR1020020057762 A KR 1020020057762A KR 20020057762 A KR20020057762 A KR 20020057762A KR 20030027700 A KR20030027700 A KR 20030027700A
Authority
KR
South Korea
Prior art keywords
signal
transistor
gate
pixel
supplying
Prior art date
Application number
KR1020020057762A
Other languages
English (en)
Other versions
KR100512504B1 (ko
Inventor
쯔쯔이유스께
Original Assignee
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001290643A external-priority patent/JP2003098999A/ja
Priority claimed from JP2001290642A external-priority patent/JP2003098996A/ja
Priority claimed from JP2001290641A external-priority patent/JP2003099007A/ja
Application filed by 산요 덴키 가부시키가이샤 filed Critical 산요 덴키 가부시키가이샤
Publication of KR20030027700A publication Critical patent/KR20030027700A/ko
Application granted granted Critical
Publication of KR100512504B1 publication Critical patent/KR100512504B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

화소부의 주변 회로의 구성을 간단하게 하여, 그 만큼 패널의 프레임 면적을 저감시킨다. 화소 전극(80)과 디지털 영상 신호 D0∼ D2를 공급하는 복수의 드레인 신호선(61)과, 디지털 영상 신호 D0∼ D2의 비트에 대응하여 용량값의 가중화가 이루어진 복수의 용량 소자 C0∼ C2와, 화소 전극(80)의 전극을 전압 Vsc로 초기화하기 위한 리프레시 트랜지스터 RT와, 용량 소자 C0∼ C2에 축적된 전하를 화소 전극(80)으로 공급하는 전하 전송 트랜지스터 TT0∼ TT2를 구비하고, 디지털 영상 신호 D0∼ D2에 따른 아날로그 영상 신호를 화소 전극(80)으로 공급함으로써 표시를 행한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 디지털 영상 신호를 아날로그 영상 신호로 변환하는 DA 변환 기능을 구비한 표시 장치에 관한 것이다.
최근, 휴대 가능한 표시 장치, 예를 들면 휴대 텔레비전, 휴대 전화 등이 시장 필요성으로서 요구되고 있다. 이러한 요구에 따라 표시 장치의 소형화, 경량화, 소비 전력 절약화에 대응하기 위해 연구 개발이 활발히 행해지고 있다.
도 15에 종래예에 따른 액정 표시 장치의 한 표시 화소의 회로 구성도를 도시한다. 실제의 액정 표시 장치에서는, 이 표시 화소가, 행 및 열로 매트릭스 형상으로 복수 배치되어, 표시 패널의 화소 영역을 구성하고 있다.
절연성 기판(도시되지 않음) 위에, 게이트 신호선(51), 드레인 신호선(61)이 교차하여 형성되어 있으며, 그 교차부 근방에 양 신호선(51, 61)에 접속된 화소 선택 박막 트랜지스터(72)가 형성되어 있다. 이하, 박막 트랜지스터를 TFT라 한다. 화소 선택 TFT(72)의 소스(11s)는 액정(21)의 화소 전극(80)에 접속되어 있다.
또한, 화소 전극(80)의 전압을 1 필드 기간, 유지하기 위한 보조 용량(85)이 형성되어 있으며, 이 보조 용량(85)의 한쪽 단자(86)는 화소 선택 TFT(72)의소스(11s)에 접속되며, 다른 전극(87)에는 각 표시 화소에 공통된 전위가 인가되어 있다.
여기서, 게이트 신호선(51)에 주사 신호(H 레벨)가 인가되면, 화소 선택 TFT(72)는 온 상태가 되어, 드레인 신호선(61)으로부터 아날로그 영상 신호가 화소 전극(80)으로 전달됨과 함께, 보조 용량(85)으로 유지된다. 화소 전극(80)에 인가된 영상 신호 전압이 액정(21)에 인가되어, 그 전압에 따라 액정(21)이 배향됨으로써 액정 표시를 얻을 수 있다. 따라서, 동화상, 정지 화상에 관계없이 액정 표시를 행할 수 있다.
그런데, 드레인 신호선(61)에 입력되는 아날로그 영상 신호는, 입력 디지털 영상 신호를 DA 변환기에 의해 디지털/아날로그로 변환하여 얻어진다. 종래, 표시 패널 내부에 DA 변환기를 내장하는 액정 표시 장치에서는 화소 주변부의 드라이버 회로에 DA 변환기를 배치하고 있었다.
그러나, 종래의 액정 표시 장치에서는, 표시 패널 주변에 배치되는 드라이버 회로 내에 DA 변환기가 배치되어 있기 때문에, 화소부의 주변 회로가 복잡해짐과 함께, 표시 패널의 주변 면적이 증가하는 문제가 있었다. 특히, 계조 전압을 외부로부터 입력하는 경우, 계조 전압 신호의 배선 수가 계조 수의 2승에 비례하여 증가한다.
또한, 화소의 각 열에 대응하여 DA 변환기를 배치하는 형편 상, DA 변환기의 배치 가능한 폭에는 제한이 있다. 그 폭에 배치할 수 있는 DA 변환기는 4 비트가한계이다. 따라서, 종래의 액정 표시 장치에서는 계조의 수에도 한계를 발생시켰다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치를 도시한 회로도.
도 2는 본 발명의 제1 실시예에 따른 점 순차형의 액정 표시 장치를 도시한 회로도.
도 3은 본 발명의 제1 실시예에 따른 선 순차형의 액정 표시 장치를 도시한 회로도.
도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치의 동작을 도시한 타이밍도.
도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 회로도.
도 6은 본 발명의 제2 실시예에 따른 아날로그 모드의 동작을 도시한 타이밍도.
도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치의 회로도.
도 8은 본 발명의 제3 실시예에 따른 액정 표시 장치의 동작을 도시한 타이밍도.
도 9는 본 발명의 제3 실시예에 따른 액정 표시 장치의 다른 회로도.
도 10은 본 발명의 제4 실시예에 따른 액정 표시 장치의 회로도.
도 11은 본 발명의 제4 실시예에 따른 액정 표시 장치의 동작을 도시한 타이밍도.
도 12는 본 발명의 제4 실시예에 따른 액정 표시 장치의 다른 회로도.
도 13은 본 발명의 제4 실시예에 따른 액정 표시 장치의 동작을 도시한 다른 타이밍도.
도 14는 본 발명의 제5 실시예에 따른 일렉트로 루미네센스 표시 장치의 회로도.
도 15는 종래예에 따른 액정 표시 장치의 회로도.
<도면의 주요 부분에 대한 부호의 설명>
GT0∼ GT2: 화소 선택 트랜지스터
TT0∼ TT2: 전하 전송 트랜지스터
RT : 리프레시 트랜지스터
C0∼ C2: 용량 소자
10 : 리프레시 신호선
11 : 스트로브 신호선
12 : 초기화 전압선
20 : 시프트 레지스터
21 : 액정
25 : 제1 래치 회로
26 : 제2 래치 회로
30 : 대향 전극
51 : 게이트 신호선
61 : 드레인 신호선
본 발명의 표시 장치는 상술한 과제에 감안하여 이루어진 것으로, 복수의 화소를 갖는 표시 장치에 있어서, 상기 화소마다, 화소 전극과, 디지털 영상 신호의 각 비트에 따른 전하를 축적하는 복수의 용량 소자와, 해당 복수의 용량 소자에 의해 축적된 전하를 타이밍 신호에 따라 상기 화소 전극으로 공급하는 전하 전송 트랜지스터를 구비하는 것을 특징으로 하는 것이다.
이러한 구성에 따르면, 화소부에서 디지털 영상 신호를 디지털/아날로그로 변환하여, 표시를 행하는 것이 가능해지므로, 화소부의 주변 회로가 간단해짐과 함께, 표시 패널의 주변 면적을 작게 하는 것이 가능해진다.
<발명의 실시예>
이어서, 본 발명의 제1 실시예에 따른 표시 장치에 대하여 도면을 참조하면서 설명한다. 도 1은, 제1 실시예에 따른 표시 장치의 회로도이다. 도 1에서, 간단하게 하기 위해 하나의 화소부만을 도시하고 있지만, 실제의 표시 장치에서는 이 화소부가 행 및 열로, 매트릭스 형상으로 복수개 배치되어 있다.
절연성 기판(도시되지 않음) 위의 한 방향으로 게이트 신호선(51)이 배치되어 있다. 게이트 신호선(51)에는 게이트 드라이버(도시되지 않음)로부터 주사 신호 G1이 공급된다. 게이트 신호선(51)과 교차하는 방향으로 3개의 드레인신호선(61)이 배치되어 있다. 드레인 신호선(61)에는 디지털 영상 신호의 각 비트에 대응하는 데이터가 외부로부터 입력된다. 드레인 신호선 D0에 최하위 비트, 드레인 신호선 D2에 최상위 비트가 입력된다. 본 실시예에서는 디지털 영상 신호의 비트 수는 3 비트이지만, 이 디지털 영상 신호의 비트 수를 증가시킴에 따라, 더욱 다계조의 표시가 가능하다. 반대로, 디지털 영상 신호의 비트 수를 감소시킴에 따라, 저계조의 표시로서, 화소 내에 배치되는 회로를 간략화하는 것이 가능하다.
화소 선택 트랜지스터 GT0∼ GT2는 각 드레인 신호선(61)에 대응하여 접속되어 있다. 화소 선택 트랜지스터 GT0∼ GT2는 모두 N 채널형의 TFT(Thin Film Transistor)로 구성되어 있다. 화소 선택 트랜지스터 GT0∼ GT2의 각 게이트에는 게이트 주사 신호 G1이 공통으로 공급되어 있고, 그 각 소스에는 화소 선택 트랜지스터 GT0∼ GT2를 통해 기입된 디지털 영상 신호의 각 비트에 따른 전하를 축적하기 위한 용량 소자 C0∼ C2가 접속되어 있다.
용량 소자 C0∼ C2의 용량값은 디지털 영상 신호의 각 비트에 따라 가중화가 이루어져 있다. 즉, 최하위 비트에 대응하는 용량 소자 C0이 갖는 용량값을 C로 하면, 다음의 비트에 대응하는 용량 소자 C1은 2C, 최상위 비트에 대한 용량 소자 C2는 용량(4C)의 용량값을 각각 갖는다. 이러한 용량값의 가중화를 하기 위해서는, 각 용량 소자마다, 용량 전극의 대향 면적을 바꾸거나, 용량 전극 사이의 거리를바꾸면 된다.
전하 전송 트랜지스터 TT0∼ TT2는, 액정(21)의 화소 전극(80)과 화소 선택 트랜지스터 GT0∼ GT2사이에 접속되어 있다. 즉, 전하 전송 트랜지스터 TT0∼ TT2의 소스는 화소 전극(80)에 공통 접속되어 있다. 대향 전극(30)(공통 전극이라고도 함)에는 대극 구동 신호 COM이 인가된다.
전하 전송 트랜지스터 TT0∼ TT2는, 모두 N 채널형의 TFT로 구성되어 있다. 이들 전하 전송 트랜지스터 TT0∼ TT2의 게이트에는 스트로브 신호선(11)이 공통으로 접속되어 있고, 스트로브 신호 STB가 공통으로 공급되어 있다. 전하 전송 트랜지스터 TT0∼ TT2는 스트로브 신호 STB가 하이 레벨로 상승함에 따라, 상술한 용량 소자 C0∼ C2에 축적된 전하를 화소 전극(80)으로 공급한다. 이에 따라, 화소 전극(80)에는 디지털 영상 신호 D0∼ D2에 따른 전압, 즉 디지털/아날로그 변환이 이루어진 전압이 인가된다.
리프레시 트랜지스터 RT는 화소 전극(80)의 전압을 소정의 전압 Vsc로 초기화하기 위한 트랜지스터로서, 그 드레인은 화소 전극(80)에, 그 소스는 전압 Vsc이 공급된 초기화 전압선(12)에, 그 게이트는 리프레시 신호 RFH를 공급하고 있는 리프레시 신호선(10)에, 각각 접속되어 있다. 즉, 리프레시 트랜지스터 RT는 리프레시 신호 RFH가 하이 레벨로 상승함에 따라 온 상태가 되어, 화소 전극(80)의 전압을전압 Vsc로 초기 설정한다.
여기서, 리프레시 트랜지스터 RT에 의해, 화소 전극(80)의 전압이 초기화된 후에, 전하 전송 트랜지스터 TT0∼ TT2가 온하고, 화소 전극(80)에 용량 소자 C0∼ C2에 축적된 전하가 공급된다. 이에 따라, 화소 전극(80)에는 디지털 영상 신호 D0∼ D2에 따른 전압이 항상 정확하게 공급된다.
이 때의 화소 전극(80)의 전압 Vpix를 구한다. 디지털 영상 신호 D0∼ D2의 진폭 전압을 VD, 액정(21)의 용량을 CLC로 하면, 이하의 식이 성립한다.
C ·VD(D0+ 2D1+ 4D2) + CLC·VSC=(C + 2C + 4C + CLC)·Vpix
이 식을 기초하여, Vpix는 다음식으로 표현한다.
Vpix= [C ·VD(D0+ 2D1+ 4D2) + CLC·VSC] / (7C + CLC)
이어서, 상술한 액정 표시 장치의 전체 구성을 도 2 및 도 3을 참조하면서 설명한다.
일반적으로, 액정 표시 장치는 점 순차형과 선 순차형이 있다. 점 순차형의 액정 표시 장치는 샘플링 펄스에 따라 각 화소에 순서대로 영상 신호를 기입하는 것이다. 한편, 선 순차형의 액정 표시 장치는, 샘플링 펄스에 따라 1 수평 기간의 영상 신호를 유지하고, 그 유지된 영상 신호를 전송 펄스에 따라 각 드레인 신호선에 출력하는 것이다.
도 2는 본 발명을 점 순차형의 액정 표시 장치에 적용한 경우의 일례를 도시한 회로도이다. 도 1에 도시한 화소 GS11과 마찬가지의 화소 GS12, GS21, GS22, …가 행 및 열로 배치되어 있다. 그리고, 1행째의 화소 GS11, GS12, …에는 리프레시 신호 RFH1, 스트로브 신호 STB1, 주사 신호 G1, 초기화용의 전압 Vsc이 공급되어 있다. 또한, 2행째의 화소 GS21, GS22, …에는 리프레시 신호 RFH2, 스트로브 신호 STB2, 주사 신호 G2, 초기화용 전압 Vsc가 공급되고 있다.
디지털 영상 신호 D0∼ D2는 3개의 신호선(60)으로 공급된다. 그리고 각 열마다, 신호선(60) 상의 디지털 영상 신호 D0∼ D2를 샘플링하고, 드레인 신호선(61)으로 공급하는 샘플링 트랜지스터 SPT1, SPT2, …가 설치되어 있다. 샘플링 트랜지스터 SPT1, SPT2, …의 게이트에는 시프트 레지스터(20)로부터의 샘플링 펄스가 공급되고 있다.
시프트 레지스터(20)는 수평 클럭 CKH에 따라 수평 스타트 신호 STH를 순차 시프트시킨 샘플링 펄스를 작성한다. 이 샘플링 펄스의 상승에 따라 샘플링 트랜지스터 SPT1, SPT2, …가 순차적으로 온 상태가 되고, 디지털 영상 신호 D0∼ D2를 샘플링하여, 드레인 신호선(61)으로 공급하고 있다.
도 3은, 본 발명을 선 순차형의 액정 표시 장치에 적용한 경우의 일례를 도시한 회로도이다. 화소 영역의 구성에 대해서는 점 순차형과 완전히 동일하므로 설명을 생략한다. 디지털 영상 신호 D0∼ D2는 3개의 신호선(60)으로 순차 공급된다. 그리고 각 열마다 디지털 영상 신호 D0∼ D2를 래치하는 제1 래치 회로(25)가 설치되어 있다.
이 래치 회로(25)는 신호선(60) 상의 디지털 영상 신호 D0∼ D2를 샘플링 펄스에 따라 샘플링하고, 일 수평 기간만큼 유지한다. 샘플링 펄스는 시프트 레지스터(20)에 의해 작성된다. 즉, 시프트 레지스터(20)는 수평 클럭 CKH에 따라 수평 스타트 신호를 순차 시프트한 샘플링 펄스를 작성한다.
제1 래치 회로(25)로 유지된 디지털 영상 신호 D0∼ D2는 1 수평 기간 종료 후에 발생하는 전송 펄스 TP에 기초하여, 제2 래치 회로(26)에 래치되고, 드레인 신호선(61)에 동시에 출력된다.
이어서, 상술한 구성의 액정 표시 장치의 동작 타이밍에 대해 설명한다. 도 4에, 액정 표시 장치의 타이밍도를 도시한다. 도 1에 도시한 화소 GS11에 대하여 표시를 행하는 경우를 생각한다. 우선, 주사 신호 G1, 리프레시 신호 RFH1 및 스트로브 신호 STB1은 로우이고, 화소 선택 트랜지스터 GT0∼ GT2, 리프레시 트랜지스터 RT 및 전하 전송 트랜지스터 TT0∼ TT2는 전부 오프 상태로 하고 있다. 이 상태로부터 주사 신호 G1이 1 수평 기간, 하이로 상승한다.
그러면, 화소 선택 트랜지스터 GT0∼ GT2가 온 상태가 되고, 디지털 영상 신호 D0∼ D2의 각 비트에 따른 전하가 용량 소자 C0∼ C2에 축적된다. 또, 디지털영상 신호 D0∼ D2가 변화하는 타이밍은 상술한 바와 같이, 점 순차형이나 선 순차형에 따라 다르다. 그 타이밍은 점 순차형에서는, 샘플링 펄스가 발생하는 타이밍에 동기 하에서 행 방향으로 배열된 화소마다 순차적으로 어긋난다. 한편, 선 순차형에서는 전송 펄스에 동기하기 때문에, 각 화소에서 일정하다.
이어서, 리프레시 신호 RFH1이 하이로 상승하면, 리프레시 트랜지스터 RT가 온하며, 이전에 화소 전극(80)에 축적된 전하가 방전되어, 그 전압 Vsc로 초기화된다.
이어서, 주사 신호 G1이 하강하고, 화소 선택 트랜지스터 GT0∼ GT2가 오프상태가 된다. 이에 따라, 화소 선택 트랜지스터 GT0∼ GT2와 전하 전송 트랜지스터 TT0∼ TT2의 양방이 오프 상태가 되므로, 용량 소자 C0∼ C2는 일시적으로 전기적으로 고립된다. 이어서, 리프레시 신호 RFH가 로우로 하강하면, 리프레시 트랜지스터 RT가 오프한다. 이에 따라, 화소 전극(80)이 전기적으로 고립된다.
그 후, 스트로브 신호 STB1이 하이로 상승하고, 전하 전송 트랜지스터 TT0∼ TT2가 온한다. 그러면, 용량 소자 C0∼ C2에 축적된 전하는 전하 전송 트랜지스터 TT0∼ TT2를 통하여 화소 전극(80)으로 공급된다. 이에 따라, 액정(21)의 화소 전극(80)에는 디지털 영상 신호 D0∼ D2에 따른 전압, 즉 디지털/아날로그 변환이 이루어진 전압 Vpix가 인가되어, 디지털 영상 신호 D0∼ D2에 따른 계조 표시를 행할 수 있다.
또, 상술한 제1 실시예는, 전압 제어의 표시 장치인, 액정 표시 장치에 관한것이지만, 후술하는 제5 실시예와 같이 일렉트로 루미네센스 표시 장치와 같은 전류 제어의 표시 장치로 변경할 수 있다. 이 경우, 액정(21)을, EL 소자 및 EL 구동 트랜지스터로 치환함으로써, 그대로 일렉트로 루미네센스 장치를 구성할 수 있다. 이 점은, 이하에 설명하는 제2, 제3 및 제4 실시예에 대해서도 마찬가지다.
이어서, 본 발명의 제2 실시예에 따른 표시 장치에 대하여 도면을 참조하면서 설명한다. 도 5는, 제2 실시예에 따른 액정 표시 장치의 회로도이다. 도 5에서, 간단하게 하기 위해 하나의 화소부만을 도시하고 있지만, 실제의 표시 장치로는 이 화소부가 행 및 열로, 매트릭스 형상으로 복수개 배치되어 있다. 본 실시예에서는, 3개의 드레인 신호선(61)에 디지털 영상 신호 D0∼ D2또는 아날로그 영상 신호 A0 중 어느 하나를 전환하여 공급하는 신호 전환 스위치 SW를 설치한 것이다. 이하, 신호 선택 스위치 SW가 아날로그 영상 신호 A0을 선택하고 있는 상태를 아날로그 모드, 신호 선택 스위치 SW가 디지털 영상 신호 D0∼ D2를 선택하고 있는 상태를 디지털 모드로 한다. 그 밖의 회로 구성은, 도 1의 표시 장치와 마찬가지이다.
이어서, 상술한 구성의 액정 표시 장치의 동작 타이밍에 대해 설명한다. 디지털 모드에서는, 제1 실시예와 마찬가지로, 디지털 영상 신호 D0∼ D2가 드레인 신호선(61)으로 출력된다. 그 동작은 제1 실시예의 것과 완전히 동일하다. 그 타이밍도도 도 4와 동일하다.
한편, 아날로그 모드에서는 신호 전환 스위치 SW의 전환에 의해, 아날로그 영상 신호 A0이 3개의 드레인 신호선(61)에 공통으로 출력된다. 이어서, 아날로그 모드의 동작에 대하여 도 6의 타이밍도를 참조하면서 설명한다.
이 경우, 리프레시 신호 RFH는 항상 로우, 스트로브 신호는 항상 하이이고, 리프레시 트랜지스터 RT는 항상 오프 상태가 되고, 전하 전송 트랜지스터 TT0∼ TT2는 항상 온 상태가 된다. 주사 신호 G1이 1 수평 기간, 하이로 상승하면, 화소 선택 트랜지스터 GT0∼ GT2가 온 상태가 되고, 아날로그 영상 신호 A0에 따른 전압이 액정(21)의 화소 전극(80)으로 공급된다. 즉, 아날로그 모드에서는 표시 화소는 도 15에 도시한 종래예의 표시 화소와 마찬가지로 기능하도록 변경된다. 여기서, 용량 소자 C0∼ C2는 보조 용량(85)으로서 기능하며, 화소 선택 트랜지스터 GT0∼ GT2는 트랜지스터(72)로서 기능한다.
이어서, 본 발명의 제3 실시예에 따른 표시 장치에 대하여 도면을 참조하면서 설명한다. 도 7은, 제3 실시예에 따른 액정 표시 장치의 회로도이다. 도 7에서, 간단하게 하기 위해 두개의 화소부만을 도시하고 있지만, 실제의 표시 장치로는 이 화소부가 행 및 열로, 매트릭스 형상으로 복수개 배치되어 있다.
본 실시예에 따른 표시 장치는, 제1 실시예에 따른 표시 장치의 레이아웃을 간소화한 것이다. 전술의 설명과 같이, 전하 전송 트랜지스터 TT0∼ TT2는 화소선택 트랜지스터 GT0∼ GT2가 오프 상태로 된 후에, 일정 기간 온 상태로 하면 된다. 그리고, 전하 전송 트랜지스터 TT0∼ TT2의 게이트를 다음 행의 게이트 신호선(52)에 접속하여, 주사 신호 G2를 공급하도록 하였다.
이에 따라, 전하 전송 트랜지스터 TT0∼ TT2를 제어하기 위한 스트로브 신호(11)를 삭제할 수 있으므로, 그 만큼 화소를 미세화할 수 있다. 본 실시예에서는, 전하 전송 트랜지스터 TT0∼ TT2는 1 수평 기간(주사 신호 G2가 하이인 기간)만 온 상태가 되고, 그 후에는 오프 상태가 되므로, 용량 소자 C0∼ C2는 보조 용량으로서는 충분히 기능하지 않는다. 그래서, 화소 전극(80)의 전압을 1 필드 기간, 안정적으로 유지하기 위해, 또한 보조 용량(85)을 설치하는 것이 필요하다.
이어서, 상술한 구성의 액정 표시 장치의 동작 타이밍에 대해 설명한다. 도 8에, 액정 표시 장치의 동작 타이밍도를 도시한다. 우선, 주사 신호 G1, 리프레시 신호 RFH 및 스트로브 신호는 로우이고, 화소 선택 트랜지스터 GT0∼ GT2, 리프레시 트랜지스터 RT 및 전하 전송 트랜지스터 TT0∼ TT2는 전부 오프 상태로 되어 있다. 이 상태에서 주사 신호 G1이 1 수평 기간, 하이로 상승한다.
그러면, 화소 선택 트랜지스터 GT0∼ GT2가 온 상태가 되고, 디지털 영상 신호 D0∼ D2의 각 비트에 따른 전하가 용량 소자 C0∼ C2에 축적된다. 계속해서,리프레시 신호 RFH가 하이로 상승하면, 리프레시 트랜지스터 RT가 온 상태로 하고, 이전에 화소 전극(80)에 축적된 전하가 방전되어, 그 전압 Vsc로 초기화된다. 이어서, 리프레시 신호 RFH가 로우로 하강하면, 리프레시 트랜지스터 RT가 오프 상태가 된다. 그리고, 1 수평 기간의 종료 후, 수평 귀선 기간을 거쳐, 주사 신호 G2는 다음 1 수평 기간, 하이로 상승한다. 그렇게 하면, 전하 전송 트랜지스터 TT0∼ TT2가 온 상태로 되어 용량 소자 C0∼ C2에 축적된 전하는 전하 전송 트랜지스터 TT0∼ TT2를 통해 화소 전극(80)으로 공급된다. 이에 따라, 액정(21)의 화소 전극(80)에는 디지털 영상 신호 D0∼ D2에 따른 전압, 즉 디지털/아날로그 변환이 이루어진 전압 Vpix가 인가되어, 디지털 영상 신호 D0∼ D2에 따른 계조 표시를 행할 수 있다.
상기한 구성 외에, 3개의 드레인 신호선(61)에 디지털 영상 신호 D0∼ D2또는 아날로그 영상 신호 A0중 어느 하나를 전환하여 공급하는 신호 전환 스위치 SW를 설치할 수도 있다. 이 경우, 도 9에 도시한 바와 같이, 아날로그 모드의 경우에는, 전하 전송 트랜지스터 TT0∼ TT2의 게이트를 게이트 신호선(52)으로부터 분리하기 위한 트랜지스터(40), 전하 전송 트랜지스터 TT0∼ TT2가 분리된 게이트를 게이트 신호선(51)에 접속하는 트랜지스터(41)를 설치해도 무방하다.
이에 따라, 전하 전송 트랜지스터 TT0∼ TT2의 게이트에는 디지털 모드 시에는 다음 행의 주사 신호 G2가 공급되고, 아날로그 모드시에는 그 행의 주사 신호 G1이 공급된다. 따라서, 디지털 모드시에는 상기한 바와 같이 하여 디지털 영상 신호 D0∼ D2에 따른 계조 표시를 행할 수 있음과 함께, 아날로그 모드시에는 아날로그 영상 신호 A0에 따른 계조 표시가 가능해진다.
또, 신호 전환 스위치 SW를 설치하여, 디지털 모드와 아날로그 모드의 전환을 행하는 경우에도, 상기한 트랜지스터(40, 41)는 반드시 필요하지는 않다. 예를 들면, 아날로그 모드 시에 2행이 동시에 선택되도록 한 경우, 즉 주사 신호 G1, G2가 2 행씩 동시에 하이가 되도록 게이트 드라이버를 구성한 경우이다.
이어서, 본 발명의 제4 실시예에 따른 표시 장치에 대하여 도면을 참조하면서 설명한다. 도 10은, 제4 실시예에 따른 액정 표시 장치의 회로도이다. 도 10에서, 간단하게 하기 위해 하나의 화소부만을 도시하고 있지만, 실제의 표시 장치에서는 이 화소부가 행 및 열로, 매트릭스 형상으로 복수개 배치되어 있다.
본 실시예에 따른 표시 장치는, 제1 실시예에 따른 표시 장치의 레이아웃을 간소화한 것이다. 리프레시 트랜지스터 RT는 액정의 화소 전극(80)을 전압 Vsc로 초기화하지만, 이 초기화는 전하 전송 트랜지스터 TT0∼ TT2를 통하여, 용량 소자 C0∼ C2에 축적된 전하가 화소 전극(80)에 공급되기 전에 행해진다. 따라서, 리프레시 트랜지스터 RT는 전하 전송 트랜지스터 TT0∼ TT2가 온 상태가 되기 전에 온 상태로 하면 된다. 그래서, 본 실시예에서는 리프레시 트랜지스터 RT의 게이트를, 그 화소 GS11의 게이트 신호선(51)에 접속하였다. 그 밖의 구성은, 제1 실시예와 마찬가지이다. 이에 따라, 리프레시 신호 RFH를 공급하기 위한 리프레시 신호선(10)을 삭제할 수 있으므로, 그 만큼 화소 면적을 축소화할 수 있다.
이어서, 상술한 구성의 액정 표시 장치의 동작 타이밍에 대해 설명한다. 도 11에, 액정 표시 장치의 타이밍도를 도시한다. 우선, 주사 신호 G1및 스트로브 신호는 로우이고, 화소 선택 트랜지스터 GT0∼ GT2, 리프레시 트랜지스터 RT 및 전하 전송 트랜지스터 TT0∼ TT2는 모두 오프 상태로 하고 있다. 이 상태에서 주사 신호 G1이 1 수평 기간, 하이로 상승한다.
그러면, 화소 선택 트랜지스터 GT0∼ GT2가 온 상태가 되고, 디지털 영상 신호 D0∼ D2의 각 비트에 따른 전하가 용량 소자 C0∼ C2에 축적된다. 동시에, 리프레시 트랜지스터 RT가 온 상태가 되고, 이전에 화소 전극(80)에 축적된 전하가 방전되어, 전압 Vsc로 초기화된다.
1 수평 기간이 종료하면, 주사 신호 G1은 로우로 하강하고, 화소 선택 트랜지스터 GT0∼ GT2및 리플레시 트랜지스터 RT는 오프 상태가 된다. 그 후, 스트로브 신호 STB가 상승하면, 전하 전송 트랜지스터 TT0∼ TT2가 온 상태가 되어 용량소자 C0∼ C2에 축적된 전하는, 전하 전송 트랜지스터 TT0∼ TT2를 통하여 화소 전극(80)으로 공급된다. 이에 따라, 액정(21)의 화소 전극(80)에는 디지털 영상 신호 D0∼ D2에 따른 전압, 즉 디지털/아날로그 변환이 이루어진 전압 Vpix가 인가되어, 디지털 영상 신호 D0∼ D2에 따른 계조 표시를 행할 수 있다.
상기 제4 실시예에서, 제3 실시예와 마찬가지로, 전하 전송 트랜지스터 TT0∼ TT2의 게이트를 다음 행의 게이트 신호선(52)에 접속하고, 주사 신호 G2를 공급하도록 해도 무방하다. 이러한 액정 표시 장치의 구성을 도 12에 도시하였다. 이에 따라, 리프레시 신호선(10) 외에 스트로브 신호선(11)도 삭제할 수 있으므로, 또한 화소 면적을 미세화할 수 있다.
이어서, 상술한 구성의 액정 표시 장치의 동작 타이밍에 대해 설명한다. 도 13에, 액정 표시 장치의 타이밍도를 도시한다. 우선, 주사 신호 G1및 스트로브 신호는 로우이고, 화소 선택 트랜지스터 GT0∼ GT2, 리프레시 트랜지스터 RT 및 전하 전송 트랜지스터 TT0∼ TT2는 모두 오프 상태로 하고 있다. 이 상태에서 주사 신호 G1이 1 수평 기간, 하이로 상승한다.
그러면, 화소 선택 트랜지스터 GT0∼ GT2가 온 상태가 되고, 디지털 영상 신호 D0∼ D2의 각 비트에 따른 전하가 용량 소자 C0∼ C2에 축적된다. 동시에, 리프레시 트랜지스터 RT가 온하고, 이전에 화소 전극(80)에 축적된 전하가 방전되어,전압 Vsc로 초기화된다.
이어서, 주사 신호 G1이 로우로 하강하면, 화소 선택 트랜지스터 GT0∼ GT2및 리프레시 트랜지스터 RT가 오프 상태가 된다. 그리고, 1 수평 기간의 종료 후, 수평 귀선 기간을 거쳐, 주사 신호 G2는 다음 1 수평 기간, 하이로 상승한다. 그렇게 하면, 전하 전송 트랜지스터 TT0∼ TT2가 온 상태가 되어 용량 소자 C0∼ C2에 축적된 전하는, 전하 전송 트랜지스터 TT0∼ TT2를 통하여 화소 전극(80)으로 공급된다. 이에 따라, 액정(21)의 화소 전극(80)에는 디지털 영상 신호 D0∼ D2에 따른 전압, 즉 디지털/아날로그 변환이 이루어진 전압 Vpix가 인가되어, 디지털 영상 신호 D0∼ D2에 따른 계조 표시를 행할 수 있다.
이어서, 본 발명의 제5 실시예에 따른 표시 장치에 대하여 도면을 참조하면서 설명한다. 도 14는, 제5 실시예에 따른 표시 장치의 회로도이다. 도 14에서, 간단하게 하기 위해 하나의 화소부만을 도시하고 있지만, 실제의 표시 장치에서는 이 화소부가 행렬 상에 복수개 배치되어 있다. 또한, 제1 실시예를 설명한 도 1과 동일한 구성 부분에 대해서는 동일 부호를 붙여, 그 설명을 생략한다.
본 실시예는, 본 발명을 일렉트로 루미네센스 표시 장치에 적용한 예이다. 전하 전송 트랜지스터 TT0∼ TT2의 공통 접속된 소스(44)를 EL 구동 트랜지스터(45)의 게이트에 접속되어 있다. EL 구동 트랜지스터(45)는 N 채널형TFT이다. EL 구동 트랜지스터(45)의 소스에는 전원 전압 VDD가 공급되고, 그 드레인은 EL 소자(46)에 접속되어 있다. EL 소자(46)는 소자에 흐르는 전류의 크기에 따른 휘도로 발광하는 발광 소자이다.
EL 구동 트랜지스터(45)의 게이트에는, EL 구동 트랜지스터(46)의 게이트 전압을 전압 Vsc로 초기화하기 위한 리프레시 트랜지스터(47)이 접속되어 있다. 그 밖의 구성에 대해서는 제1 실시예와 마찬가지이다.
상술한 구성의 액정 표시 장치의 동작 타이밍에 대해, 도 4를 참조하면서 설명한다. 주사 신호 G1, 리프레시 신호 RFH1 및 스트로브 신호 STB1은 로우이고, 화소 선택 트랜지스터 GT0∼ GT2, 리프레시 트랜지스터 RT 및 전하 전송 트랜지스터 TT0∼ TT2는 모두 오프 상태로 한다. 이 상태에서 주사 신호 G1이 1 수평 기간, 하이로 상승한다.
그러면, 화소 선택 트랜지스터 GT0∼ GT2가 온 상태가 되어, 디지털 영상 신호 D0∼ D2의 각 비트에 따른 전하가 용량 소자 C0∼ C2에 축적된다. 계속해서, 리프레시 신호 RFH가 하이로 상승하면, 리프레시 트랜지스터 RT가 온 상태가 되고, 이전에 EL 구동 트랜지스터(45)의 게이트에 축적된 전하가 방전되어, 그 전압 Vsc로 초기화된다.
이어서, 리프레시 신호 RFH가 로우로 하강하면, 리프레시 트랜지스터 RT가 오프 상태가 된다. 그 후, 스트로브 신호 STB가 하이로 상승하여, 전하 전송 트랜지스터 TT0∼ TT2가 온 상태가 된다. 그러면, 용량 소자 C0∼ C2에 축적된 전하는, 전하 전송 트랜지스터 TT0∼ TT2를 통해 EL 구동 트랜지스터(45)의 게이트로 공급된다.
이에 따라, EL 구동 트랜지스터(45)의 게이트에는, 디지털 영상 신호 D0∼ D2에 따른 전압, 즉 디지털/아날로그 변환이 이루어진 전압 Vpix가 인가된다. EL 구동 트랜지스터(45)의 도전율은 전압 Vpix에 따라 변화하므로, EL 구동 트랜지스터(45)에 흐르는 전류는 전압 Vpix에 따라 변화하고, EL 소자(46)에 흐르는 전류도 마찬가지로 변화한다. 따라서, EL 소자(46)는 디지털 영상 신호 D0∼ D2에 따른 휘도로 발광한다. 즉, 계조 표시를 행할 수 있다.
또한, 일렉트로 루미네센스 표시 장치에 대해서는, 상술한 제2, 제3, 제4 실시예의 구성을 적용할 수 있다. 즉, 제2 실시예와 같이, 3개의 드레인 신호선(61)에 디지털 영상 신호 D0∼ D2또는 아날로그 영상 신호 A0 중 어느 하나를 전환하여 공급하는 신호 전환 스위치 SW를 설치해도 무방하다.
또한, 제3 실시예와 같이, 레이아웃을 간소화하여 화소 면적을 축소하기 위해, 전하 전송 트랜지스터 TT0∼ TT2의 게이트를 다음 행의 게이트 신호선(52)에 접속하여, 주사 신호 G2를 공급해도 무방하다. 또한, 제4 실시예와 같이 레이아웃을 간소화하여 화소 면적을 축소하기 때문에, 리프레시 트랜지스터 RT의 게이트를그 화소 GS11의 게이트 신호선(51)에 접속해도 무방하다.
또, 상술한 실시예의 개시는, 본원의 특허 청구의 범위와 그 균등한 범위에 한정할 만한 것이 아니며, 본 발명의 취지를 일탈하지 않은 범위에서, 다양한 변경이 가능하고, 특허 청구의 범위에 기재된 발명은 이러한 변경의 모두를 포함한다.
예를 들면, 제1 실시예 ∼ 제5 실시예에서는, 3 비트의 디지털 영상 신호 D0∼ D2를 디지털·아날로그 변환하고 있지만, 3 비트에 한하지 않고, 2 비트나 3 비트 이상의 디지털 영상 신호 D0∼ D2를 디지털/아날로그로 변환하는 구성으로 변경하는 것도 본 발명의 범위이다. 이 경우에는, 비트 수에 따라, 드레인 신호선(61)의 개수, 화소 선택 트랜지스터, 전하 전송 트랜지스터, 용량 소자의 개수를 변경하면 된다.
본 발명의 표시 장치에 따르면, 화소부에서 디지털 영상 신호를 아날로그 영상 신호로 변환하고 있으므로, 화소부의 주변 회로의 구성이 간단해져, 그 만큼 주변의 면적을 저감시킬 수 있다.
또한, 드라이버 회로 내에 DA 변환기를 배치하는 경우와 달리, DA 변환기의 배치의 영역에 제한이 없으므로, 디지털 영상 신호의 비트 수의 증가와 다계조 표시에 대응할 수 있다.

Claims (28)

  1. 복수의 화소를 갖는 표시 장치에 있어서,
    상기 화소마다, 화소 전극과, 디지털 영상 신호의 각 비트에 따른 전하를 축적하는 복수의 용량 소자와, 상기 복수의 용량 소자에 의해 축적된 전하를 타이밍 신호에 따라 상기 화소 전극으로 공급하는 전하 전송 트랜지스터를 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 전하 전송 트랜지스터에 의해 상기 전하를 상기 화소 전극으로 공급하기 전에, 상기 화소 전극의 전압을 초기화하는 리프레시 트랜지스터를 포함하는 표시 장치.
  3. 제1항 또는 제2항에 있어서,
    주사 신호에 따라, 디지털 영상 신호의 각 비트 신호를 상기 각 용량 소자로 공급하는 복수의 화소 선택 트랜지스터를 포함하는 표시 장치.
  4. 제3항에 있어서,
    디지털 영상 신호를 공급하는 복수의 드레인 신호선을 포함하고, 상기 화소 선택 트랜지스터는, 주사 신호에 따라 상기 드레인 신호선으로부터의 각 비트의 디지털 영상 신호를 상기 각 용량 소자로 공급하는 표시 장치.
  5. 제4항에 있어서,
    상기 드레인 신호선에 디지털 영상 신호 또는 아날로그 영상 신호 중 어느 하나를 전환하여 공급하는 신호 전환 스위치를 포함하는 표시 장치.
  6. 복수의 화소를 갖는 표시 장치에 있어서,
    화소 전극과, 디지털 영상 신호를 공급하는 복수의 드레인 신호선과, 상기 디지털 영상 신호의 비트에 대응하여 용량값의 가중화가 이루어진 복수의 용량 소자와, 제1 타이밍 신호에 따라 상기 화소 전극의 전압을 소정의 레벨로 초기화하기 위한 리프레시 트랜지스터와, 제2 타이밍 신호에 따라 상기 복수의 용량 소자에 축적된 전하를 화소 전극으로 공급하는 전하 전송 트랜지스터를 포함하고, 상기 디지털 영상 신호에 따른 아날로그 영상 신호를 상기 화소 전극으로 공급함으로써 표시를 행하는 표시 장치.
  7. 제6항에 있어서,
    상기 리프레시 트랜지스터는, 상기 전하 전송 트랜지스터가 제2 타이밍 신호에 따라 상기 복수의 용량 소자에 축적된 전하를 상기 표시 소자에 공급하기 전에, 제1 타이밍 신호에 따라 상기 화소 전극의 전압을 소정의 레벨로 초기화하는 표시 장치.
  8. 제6항 또는 제7항에 있어서,
    상기 드레인 신호선에 디지털 영상 신호 또는 아날로그 영상 신호의 어느 하나를 전환하여 공급하는 신호 전환 스위치를 포함하는 표시 장치.
  9. 복수의 화소를 갖는 표시 장치에 있어서,
    상기 화소마다, EL 소자와, EL 소자에 흐르는 전류를 제어하는 EL 구동 트랜지스터와, 디지털 영상 신호의 각 비트에 따른 전하를 축적하는 복수의 용량 소자와, 상기 복수의 용량 소자에 의해 축적된 전하를 타이밍 신호에 따라 상기 EL 구동 트랜지스터의 제어 게이트로 공급하는 전하 전송 트랜지스터를 포함하는 표시 장치.
  10. 제9항에 있어서,
    상기 전하 전송 트랜지스터에 의해 상기 전하를 상기 EL 구동 트랜지스터의 게이트로 공급하기 전에, 상기 게이트의 전압을 초기화하는 리프레시 트랜지스터를 포함하는 표시 장치.
  11. 제10항에 있어서,
    주사 신호에 따라, 디지털 영상 신호의 각 비트 신호를 상기 각 용량 소자로 공급하는 복수의 화소 선택 트랜지스터를 포함하는 표시 장치.
  12. 제11항에 있어서,
    디지털 영상 신호를 공급하는 복수의 드레인 신호선을 포함하고, 상기 화소 선택 트랜지스터는, 주사 신호에 따라 상기 드레인 신호선으로부터의 각 비트 신호를 상기 각 용량 소자로 공급하는 표시 장치.
  13. 제12항에 있어서,
    상기 드레인 신호선에 디지털 영상 신호 또는 아날로그 영상 신호 중 어느 하나를 전환하여 공급하는 신호 전환 스위치를 포함하는 표시 장치.
  14. 복수의 화소가 행 및 열로 배치된 표시 장치에 있어서,
    상기 화소마다, 화소 전극과, 디지털 영상 신호를 공급하는 복수의 드레인 신호선과, 게이트 신호선으로부터 공급되는 게이트 주사 신호에 따라 화소를 선택하는 화소 선택 트랜지스터와, 상기 화소 선택 트랜지스터를 통하여 상기 드레인선으로부터 디지털 영상 신호를 축적함과 함께, 상기 디지털 영상 신호의 비트에 대응하여 용량값의 가중화가 이루어진 복수의 용량 소자와, 상기 복수의 용량 소자에 축적된 전하를 화소 전극으로 공급하는 전하 전송 트랜지스터를 포함하고, 상기 디지털 영상 신호에 따른 아날로그 영상 신호를 상기 화소 전극으로 공급함으로써 표시를 행하는 표시 장치로서, 상기 전하 전송 트랜지스터의 게이트를 다음 행의 게이트 신호선에 접속시킨 표시 장치.
  15. 제14항에 있어서,
    상기 전하 전송 트랜지스터에 의해 상기 전하를 상기 화소 전극으로 공급하기 전에, 상기 화소 전극의 전압을 초기화하는 리프레시 트랜지스터를 포함하는 표시 장치.
  16. 제14항 또는 제15항에 있어서,
    상기 전하 전송 트랜지스터를 통해 상기 화소 전극으로 공급된 전하를 유지하기 위한 보조 용량을 설치한 표시 장치.
  17. 복수의 화소가 행 및 열로 배치된 표시 장치에 있어서,
    상기 화소마다, 화소 전극과, 복수의 드레인 신호선과, 게이트 신호선으로부터 공급되는 게이트 주사 신호에 따라 화소를 선택하는 화소 선택 트랜지스터와, 상기 화소 선택 트랜지스터를 통하여 상기 드레인선으로부터 영상 신호를 축적함과 함께, 상기 디지털 영상 신호의 비트에 대응하여 용량값의 가중화가 이루어진 복수의 용량 소자와, 상기 복수의 용량 소자에 축적된 전하를 화소 전극으로 공급하는 전하 전송 트랜지스터와, 상기 드레인 신호선에 디지털 영상 신호 또는 아날로그 영상 신호 중 어느 하나를 전환하여 공급하기 위한 신호 전환 스위치와, 상기 신호 전환 스위치에 의해 상기 드레인 신호선에 디지털 영상 신호가 공급된 경우에는 상기 전하 전송 트랜지스터의 게이트를 다음 행의 게이트 신호선에 접속시키고, 상기신호 전환 스위치에 의해 상기 드레인 신호선에 아날로그 영상 신호가 공급된 경우에는 상기 전하 전송 트랜지스터의 게이트를 상기 전하 전송 트랜지스터가 속하는 화소에 따른 게이트 신호선에 접속시키는 게이트 전환 스위치를 포함하는 표시 장치.
  18. 제17항에 있어서,
    상기 전하 전송 트랜지스터에 의해 상기 전하를 상기 화소 전극으로 공급하기 전에, 상기 화소 전극의 전압을 초기화하는 리프레시 트랜지스터를 포함하는 표시 장치.
  19. 제17항 또는 제18항에 있어서,
    상기 전하 전송 트랜지스터를 통해서 상기 화소 전극으로 공급된 전하를 유지하기 위한 보조 용량을 설치한 표시 장치.
  20. 복수의 화소가 행 및 열로 배치된 표시 장치에 있어서,
    상기 화소마다, EL 소자와, EL 소자에 흐르는 전류를 제어하는 EL 구동 트랜지스터와, 디지털 영상 신호를 공급하는 복수의 드레인 신호선과, 게이트 신호선으로부터 공급되는 게이트 주사 신호에 따라 화소를 선택하는 화소 선택 트랜지스터와, 상기 화소 선택 트랜지스터를 통하여 상기 드레인선으로부터 디지털 영상 신호를 축적함과 함께, 상기 디지털 영상 신호의 비트에 대응하여 용량값의 가중화가이루어진 복수의 용량 소자와, 상기 복수의 용량 소자에 축적된 전하를 상기 EL 구동 트랜지스터의 게이트로 공급하는 전하 전송 트랜지스터를 포함하는 표시 장치로서, 상기 전하 전송 트랜지스터의 게이트를 다음 행의 게이트 신호선에 접속시킨 표시 장치.
  21. 제20항에 있어서,
    상기 전하 전송 트랜지스터에 의해 상기 전하를 상기 EL 구동 트랜지스터의 게이트로 공급하기 전에, 상기 게이트의 전압을 초기화하는 리프레시 트랜지스터를 포함하는 표시 장치.
  22. 제20항에 있어서,
    상기 드레인 신호선에 디지털 영상 신호 또는 아날로그 영상 신호 중 어느 하나를 전환하여 공급하는 신호 전환 스위치를 포함하는 표시 장치.
  23. 복수의 화소가 행 및 열로 배치된 표시 장치에 있어서,
    상기 화소마다, 화소 전극과, 디지털 영상 신호를 공급하는 복수의 드레인 신호선과, 게이트 신호선으로부터 공급되는 게이트 주사 신호에 따라 화소를 선택하는 화소 선택 트랜지스터와, 상기 화소 선택 트랜지스터를 통해 상기 드레인선으로부터 디지털 영상 신호를 축적함과 함께, 상기 디지털 영상 신호의 비트에 대응하여 용량값의 가중화가 이루어진 복수의 용량 소자와, 상기 복수의 용량 소자에축적된 전하를 화소 전극으로 공급하는 전하 전송 트랜지스터와, 상기 전하 전송 트랜지스터에 의해 상기 전하를 상기 화소 전극으로 공급하기 전에, 상기 화소 전극의 전압을 초기화하는 리프레시 트랜지스터를 포함하고, 상기 리프레시 트랜지스터의 게이트를 상기 리프레시 트랜지스터가 속하는 화소로 주사 신호를 공급하는 게이트 신호선에 접속시킨 표시 장치.
  24. 제23항에 있어서,
    상기 전하 전송 트랜지스터의 게이트를 다음 행의 게이트 신호선에 접속시킨 표시 장치.
  25. 제23항 또는 제24항에 있어서,
    상기 전하 전송 트랜지스터를 통하여 상기 화소 전극으로 공급된 전하를 유지하기 위한 보조 용량을 설치한 표시 장치.
  26. 복수의 화소가 행 및 열로 배치된 표시 장치에 있어서,
    상기 화소마다, EL 소자와, EL 소자에 흐르는 전류를 제어하는 EL 구동 트랜지스터와, 디지털 영상 신호를 공급하는 복수의 드레인 신호선과, 게이트 신호선으로부터 공급되는 게이트 주사 신호에 따라 화소를 선택하는 화소 선택 트랜지스터와, 상기 화소 선택 트랜지스터를 통하여 상기 드레인선으로부터 디지털 영상 신호를 축적함과 함께, 상기 디지털 영상 신호의 비트에 대응하여 용량값의 가중화가이루어진 복수의 용량 소자와, 상기 복수의 용량 소자에 축적된 전하를 상기 EL 구동 트랜지스터의 게이트로 공급하는 전하 전송 트랜지스터와, 상기 전하 전송 트랜지스터에 의해 상기 전하를 상기 EL 구동 트랜지스터의 게이트로 공급하기 전에, 상기 EL 구동 트랜지스터의 게이트의 전압을 초기화하는 리프레시 트랜지스터를 포함하고, 상기 리프레시 트랜지스터의 게이트를 상기 리프레시 트랜지스터가 속하는 화소에 주사 신호를 공급하는 게이트 신호선에 접속시킨 표시 장치.
  27. 제23항에 있어서,
    상기 전하 전송 트랜지스터의 게이트를 다음 행의 게이트 신호선에 접속시킨 표시 장치.
  28. 제26항 또는 제27항에 있어서,
    상기 전하 전송 트랜지스터를 통하여 상기 EL 구동 트랜지스터의 게이트로 공급된 전하를 유지하기 위한 보조 용량을 설치한 표시 장치.
KR10-2002-0057762A 2001-09-25 2002-09-24 표시 장치 KR100512504B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00290642 2001-09-25
JPJP-P-2001-00290643 2001-09-25
JP2001290643A JP2003098999A (ja) 2001-09-25 2001-09-25 表示装置
JP2001290642A JP2003098996A (ja) 2001-09-25 2001-09-25 表示装置
JP2001290641A JP2003099007A (ja) 2001-09-25 2001-09-25 表示装置
JPJP-P-2001-00290641 2001-09-25

Publications (2)

Publication Number Publication Date
KR20030027700A true KR20030027700A (ko) 2003-04-07
KR100512504B1 KR100512504B1 (ko) 2005-09-07

Family

ID=27347565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0057762A KR100512504B1 (ko) 2001-09-25 2002-09-24 표시 장치

Country Status (5)

Country Link
US (2) US7053873B2 (ko)
EP (1) EP1298636A3 (ko)
KR (1) KR100512504B1 (ko)
CN (1) CN1287193C (ko)
TW (1) TW594150B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043673B1 (ko) * 2004-03-31 2011-06-22 엘지디스플레이 주식회사 스토리지 인버젼을 위한 스토리지 드라이버
KR101330405B1 (ko) * 2006-12-04 2013-11-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 구동 방법
KR101335318B1 (ko) * 2005-05-20 2013-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911964B2 (en) * 2002-11-07 2005-06-28 Duke University Frame buffer pixel circuit for liquid crystal display
US7737925B2 (en) * 2002-12-04 2010-06-15 Koninklijke Philips Electronics N.V. Active matrix pixel cell with multiple drive transistors and method for driving such a pixel
JP4890737B2 (ja) * 2003-12-01 2012-03-07 日本電気株式会社 電流駆動型デバイスの駆動回路、電流駆動型装置及びその駆動方法
US7385581B2 (en) * 2004-03-11 2008-06-10 Matsushita Electric Industrial Co., Ltd. Driving voltage control device, display device and driving voltage control method
FR2873227B1 (fr) 2004-07-13 2006-09-15 Thales Sa Afficheur matriciel
JP4794157B2 (ja) * 2004-11-22 2011-10-19 三洋電機株式会社 表示装置
CN102394049B (zh) * 2005-05-02 2015-04-15 株式会社半导体能源研究所 显示装置的驱动方法
US8059109B2 (en) * 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
JP2007298818A (ja) * 2006-05-01 2007-11-15 Fuji Xerox Co Ltd 液晶デバイスの駆動方法、および液晶デバイス駆動装置
JP2010256420A (ja) * 2009-04-21 2010-11-11 Sony Corp 液晶表示装置および液晶表示装置の駆動方法
JP5915031B2 (ja) * 2011-08-31 2016-05-11 ソニー株式会社 撮像装置および撮像方法、並びに電子機器
US10483293B2 (en) 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
WO2019162808A1 (ja) * 2018-02-23 2019-08-29 株式会社半導体エネルギー研究所 表示装置及びその動作方法
US11004398B2 (en) * 2018-11-20 2021-05-11 Innolux Corporation Electronic device
CN111292676B (zh) * 2018-11-20 2021-09-07 群创光电股份有限公司 电子装置
DE102020100335A1 (de) * 2020-01-09 2021-07-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bildelement für eine anzeigevorrichtung und anzeigevorrichtung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353218A (ja) * 1989-07-21 1991-03-07 Nippon Telegr & Teleph Corp <Ntt> 画像表示パネル
US5332997A (en) * 1992-11-04 1994-07-26 Rca Thomson Licensing Corporation Switched capacitor D/A converter
GB9223697D0 (en) * 1992-11-12 1992-12-23 Philips Electronics Uk Ltd Active matrix display devices
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
GB9525638D0 (en) * 1995-12-15 1996-02-14 Philips Electronics Nv Matrix display devices
JPH09258168A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 液晶表示装置
JPH10253941A (ja) * 1997-03-13 1998-09-25 Hitachi Ltd マトリクス型画像表示装置
JP3767877B2 (ja) * 1997-09-29 2006-04-19 三菱化学株式会社 アクティブマトリックス発光ダイオード画素構造およびその方法
JPH11326874A (ja) * 1998-05-15 1999-11-26 Seiko Epson Corp 反射型液晶装置及び反射型プロジェクタ
EP1026658A4 (en) * 1998-08-03 2005-02-09 Seiko Epson Corp ELECTRO-OPTICAL DEVICE, SUBSTRATE THEREFOR, ELECTRONIC DEVICE, AND PROJECTION DISPLAY
JP2000242234A (ja) * 1999-02-19 2000-09-08 Toshiba Corp 平面表示装置
TW573165B (en) * 1999-12-24 2004-01-21 Sanyo Electric Co Display device
JP2001281635A (ja) * 2000-03-30 2001-10-10 Mitsubishi Electric Corp 液晶表示装置
TW502854U (en) * 2000-07-20 2002-09-11 Koninkl Philips Electronics Nv Display device
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
US7180496B2 (en) * 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TW514854B (en) * 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
TW507192B (en) * 2000-09-18 2002-10-21 Sanyo Electric Co Display device
US6781567B2 (en) * 2000-09-29 2004-08-24 Seiko Epson Corporation Driving method for electro-optical device, electro-optical device, and electronic apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043673B1 (ko) * 2004-03-31 2011-06-22 엘지디스플레이 주식회사 스토리지 인버젼을 위한 스토리지 드라이버
KR101335318B1 (ko) * 2005-05-20 2013-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
US9159291B2 (en) 2005-05-20 2015-10-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, method for driving thereof and electronic apparatus
KR101330405B1 (ko) * 2006-12-04 2013-11-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 구동 방법

Also Published As

Publication number Publication date
TW594150B (en) 2004-06-21
CN1287193C (zh) 2006-11-29
EP1298636A2 (en) 2003-04-02
EP1298636A3 (en) 2006-12-27
US20060125739A1 (en) 2006-06-15
US20030085862A1 (en) 2003-05-08
CN1410803A (zh) 2003-04-16
KR100512504B1 (ko) 2005-09-07
US7053873B2 (en) 2006-05-30

Similar Documents

Publication Publication Date Title
KR100512504B1 (ko) 표시 장치
US6897843B2 (en) Active matrix display devices
CN100468500C (zh) 有源矩阵发光二极管像素结构及其驱动方法
US7907137B2 (en) Display drive apparatus, display apparatus and drive control method thereof
KR100417572B1 (ko) 표시장치
US7629950B2 (en) Gamma reference voltage generating circuit and flat panel display having the same
JP2006003752A (ja) 表示装置及びその駆動制御方法
CN112331113A (zh) Oled驱动特性检测电路及包括其的oled显示装置
KR20200074734A (ko) 발광표시장치 및 이의 구동방법
KR20050009977A (ko) 아날로그 버퍼 회로, 표시 장치 및 휴대 단말기
CN112951165B (zh) 显示装置
JP5007490B2 (ja) 画素回路、及びその駆動方法、発光装置、並びに電子機器
KR20020061471A (ko) 화상 표시 장치 및 그 구동 방법
KR20040111187A (ko) 표시 장치
CN114648957B (zh) 发光显示装置及其驱动方法
KR100496573B1 (ko) 표시 장치
KR20110003589A (ko) 전류원 회로, 신호선 구동회로 및 발광 장치
KR100888461B1 (ko) 능동 매트릭스 디스플레이 디바이스
CN116416920A (zh) 发光显示装置及其驱动方法
JP2003099007A (ja) 表示装置
US20070040781A1 (en) Amplifier circuit and display device
JP2003098999A (ja) 表示装置
JP2003098996A (ja) 表示装置
US20240185804A1 (en) Display Device and Method of Driving the Same
CN118280306A (zh) 显示装置和驱动方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080825

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee