KR20030020494A - 디스플레이장치 및 그 제어방법 - Google Patents

디스플레이장치 및 그 제어방법 Download PDF

Info

Publication number
KR20030020494A
KR20030020494A KR1020010052455A KR20010052455A KR20030020494A KR 20030020494 A KR20030020494 A KR 20030020494A KR 1020010052455 A KR1020010052455 A KR 1020010052455A KR 20010052455 A KR20010052455 A KR 20010052455A KR 20030020494 A KR20030020494 A KR 20030020494A
Authority
KR
South Korea
Prior art keywords
saving mode
power saving
scaler chip
horizontal
signal
Prior art date
Application number
KR1020010052455A
Other languages
English (en)
Other versions
KR100418703B1 (ko
Inventor
고경필
김현준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0052455A priority Critical patent/KR100418703B1/ko
Priority to EP01309763A priority patent/EP1288892B1/en
Priority to US10/162,085 priority patent/US7116322B2/en
Priority to TW091112763A priority patent/TWI221969B/zh
Publication of KR20030020494A publication Critical patent/KR20030020494A/ko
Application granted granted Critical
Publication of KR100418703B1 publication Critical patent/KR100418703B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/63Generation or supply of power specially adapted for television receivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005Adapting incoming signals to the display format of the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/022Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은, 비디오카드로부터 출력되는 아날로그 및 디지털영상신호의 입력부와 복수의 구동부를 갖는 디스플레이장치 및 그 제어방법에 관한 것으로서, 전원을 공급하는 전원공급부와, 상기 아날로그영상신호 및 디지털영상신호를 각각 처리하는 AD컨버터와 TMDS처리부를 갖는 스케일러칩과, 상기 스케일러칩의 TMDS처리부에서 디코딩된 디지털영상신호의 수평/수직동기신호를 감지하고, 적어도 어느 하나의 동기신호가 출력되지 아니한 경우 절전모드로 판단하여 상기 구동부로 공급되는 전원을 차단하고 상기 스케일러칩의 구동클럭수가 감소되도록 제어하는 제어부를 포함하는 것을 특징으로 한다. 이에 의하여, 통합형 스케일러칩을 갖는 디스플레이장치의 절전모드시 소비전력을 효과적으로 감소시킬 수 있다.

Description

디스플레이장치 및 그 제어방법{display apparatus and controlling method thereof}
본 발명은 디스플레이장치에 관한 것으로서 보다 상세하게는 통합형 스케일러칩을 제어하여 절전모드시 전원을 효과적으로 감소시킬 수 있는 디스플레이장치와 그 제어방법에 관한 것이다.
컴퓨터시스템은 하드디스크 및 메모리 등의 하드웨어장치와 마이컴(micro processor)이 설치되는 메인보드 및 메인보드에 전원을 공급하는 전원공급부를 갖는 컴퓨터본체와, 컴퓨터본체와 커넥터로 연결되어 컴퓨터본체에 설치된 비디오카드로부터 영상신호를 인가받아 비디오영상을 표시하는 디스플레이장치로 구성된다.
컴퓨터시스템의 전원소비를 감소시키기 위한 방법으로, 디스플레이장치에는 일정시간 동안 비디오카드로부터 데이터의 입력이 없는 경우에는 디스플레이장치내의 영상처리관련 블록들의 동작을 정지시키는 DPMS(Display Power Management System)라는 절전기능방법이 사용되고 있다.
디스플레이장치의 DPMS기능은 비디오카드로부터의 수평/수직 동기신호에 입력이 입력여부에 따라 3가지의 절전모드로 나뉜다. 즉, 수평동기신호 입력이 오프되는 스탠바이모드, 수직동기신호 입력이 오프되는 서스펜드모드, 수직 및 수평동기신호입력이 모두 오프되는 최대절전모드이다.
도 4의 종래의 디스플레이장치의 블럭도이다. 도면에 도시된 바와 같이, 디스플레이장치는 컴퓨터본체의 비디오카드로부터 아날로그 RGB영상신호와 수평/수직동기(H/V Sync)신호를 수령하기 위한 D-Sub커넥터 접속포트(41)와, D-SUb커넥터 접속포트(41)를 통해 인가된 아날로그 RGB영상신호를 디지털신호로 변환하는 A/D컨버터(45)와, LCD패널(50)을 동작시키는 패널구동부를 갖는다. 그리고, 디지털영상신호를 공급하기 위한 DVI(Digital Video Interface)커넥터 접속포트(43)와, DVI커넥터 접속포트(43)를 통해 인가되는 압축된 디지털영상신호를 RGB영상신호 및 수평/수직 동기(H/V Sync)신호로 디코딩하는 TMDS(Transition Minimized Differential Signaling)처리부(47)와, A/D컨버터(45) 및 TMDS처리부(47)에서 처리된 동기신호와 디지털RGB영상신호를 패널(50)크기에 맞게 조정하여 패널구동부에 제공하는 스케일러칩(49)을 포함한다.
최근에는 A/D컨버터(45)와 TMDS처리부(47) 및 스케일러칩(49)의 기능이 통합된 통합형 스케일러칩이 개발되어 디스플레이장치에 적용되고 있다.
그런데, 종래의 디스플레이장치에서는 비디오카드에서 출력되는 동기신호 또는 TMDS처리부에서 출력되는 동기신호를 통해 절전모드를 용이하게 판단하여 각 구동블록의 동작을 오프시킴으로써 전원소비를 감소시킬 수 있었다. 그러나, 통합형 스케일러칩을 사용한 디스플레이장치에서는 절전모드의 판단시, 아날로그영상신호입력일 때는 수평/수직 동기신호를 비디오카드의 D-Sub커넥터를 통해 직접 판단가능하나 디지털영상신호입력일 때는 통합형 스케일러칩을 통해 판단해야 하므로 통합형 스케일러칩에 항상 전원이 공급되어 DPMS절전규격을 만족시킬 수 없다.
따라서, 본 발명의 목적은, 통합형 스케일러칩을 갖는 디스플레이장치의 절전모드시 소비전력을 효과적으로 감소시킬 수 있는 디스플레이장치 및 그 제어방법을 제공하는 것이다.
도 1은 본 발명에 따른 디스플레이장치의 제어블록도,
도 2는 본 발명에 따른 디스플레이장치의 디지털영상신호입력시 제어방법의 순서도,
도 3은 본 발명에 따른 디스플레이장치의 아날로그영상신호입력시 제어방법의 순서도,
도 4는 종래의 디스플레이장치의 제어블록도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : D-Sub커넥터 2 : 전원공급부
3 : DVI커넥터 5 : AD컨버터
7 : TMDS처리부 9 : 스케일러칩
10 : 패널 11 : 제어부(절전모드제어프로그램)
상기 목적은, 본 발명에 따라, 비디오카드로부터 출력되는 아날로그 및 디지털영상신호의 입력부와 복수의 구동부를 갖는 디스플레이장치에 관한 것으로서, 전원을 공급하는 전원공급부와, 상기 아날로그영상신호 및 디지털영상신호를 각각 처리하는 AD컨버터와 TMDS처리부를 갖는 스케일러칩과, 상기 스케일러칩의 TMDS처리부에서 디코딩된 디지털영상신호의 수평/수직동기신호를 감지하고, 적어도 어느 하나의 동기신호가 출력되지 아니한 경우 절전모드로 판단하여 상기 구동부로 공급되는 전원을 차단하고 상기 스케일러칩의 구동클럭수가 감소되도록 제어하는 제어부를 포함하는 것에 의해 달성된다.
여기서, 상기 제어부는 소정의 메모리를 포함하며, 상기 수평/수직동기신호 중 적어도 어느 하나의 동기신호가 감지되지 아니한 경우 상기 메모리에 절전모드플래그를 설정하는 것이 바람직하다.
그리고, 상기 스케일러칩은 복수의 레지스터를 포함하며, 상기 제어부는 상기 절전모드플래그가 설정된 경우 상기 스케일러칩의 구동클럭수가 낮아지도록 상기 레지스터 중 클럭설정 레지스터를 설정함으로써 상기 스케일러칩에서 소비되는 전원을 감소시킬 수 있다.
또한, 상기 제어부는 상기 수평 및 수직 동기신호가 모두 감지될 때 상기 절전모드플래그를 해제하고 상기 스케일러칩의 클럭설정 레지스터를 정상클럭수로 복귀시킴으로써 상기 스케일러칩이 정상모드로 동작되도록 설정할 수 있다.
한편, 상기 제어부는 상기 아날로그영상신호 입력부를 감지하여 상기 수평/수직 동기신호 중 적어도 어느 하나의 동기신호가 감지되지 않는 경우 절전모드로 판단하고 상기 스케일러칩 및 각 구동부로 공급되는 전원을 모두 차단함으로써 절전모드시 상기 스케일러칩에 전원이 공급되지 않도록 할 수 있다.
한편, 본 발명의 다른 분야에 따르면, 상기 목적은, 비디오카드로부터 인가된 아날로그 영상신호와 디지털 영상신호를 처리하는 스케일러칩 및 복수의 구동부를 갖는 디스플레이장치의 제어방법에 있어서, 상기 비디오카드로부터 입력되는 영상신호가 아날로그인지 디지털인지 감지하는 단계와, 상기 영상신호가 디지털인 경우 영상신호의 수평/수직 동기신호의 입력여부를 감지하는 단계와, 상기 수평/수직 동기신호 중 적어도 어느 하나가 입력되지 아니할 때 절전모드로 판단하여 상기 스케일러칩의 구동클럭수를 감소시키는 단계 및 상기 다른 구동부의 전원을 차단하는 단계를 포함하는 디스플레이장치의 제어방법에 의해서도 달성된다.
그리고, 상기 수평/수직 동기신호 중 적어도 어느 하나가 입력되지 아니할 때 절전모드식별플래그를 설정하는 단계를 더 포함하여 상기 디스플레이장치가 절전모드상태를 표시할 수 있다.
또한, 상기 스케일러칩을 주기적으로 체크하여 상기 수평/수직 동기신호가 모두 입력될 때 상기 절전모드식별플래그를 해제하는 단계와, 상기 스케일러칩의 구동클럭수를 정상클럭수로 복귀시키는 단계를 더 포함하여 상기 스케일러칩이 정상상태로 동작되도록 설정할 수 있다.
한편, 상기 영상신호가 아날로그신호인 경우 상기 수평/수직 동기신호 중 적어도 어느 하나가 입력되지 아니할 때 절전모드로 판단하여 상기 스케일러칩 및 각 구동부로의 전원공급을 모두 차단하는 단계를 더 포함하여 상기 디스플레이장치가 절전모드상태일 때 상기 스케일러칩에 전원이 공급되지 않게 된다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 1은 본 발명에 적용된 디스플레이장치의 블럭도이다. 도면에 도시된 바와 같이, 디스플레이장치는 도시 않은 컴퓨터본체의 비디오카드로부터 아날로그 RGB영상신호와 수평수직동기(H/V Sync)신호를 수령하기 위한 I/O커넥터접속포트(1)와, 비디오카드로부터 제공되는 디지털영상신호를 입력하기 위한 디지털영상신호 입력부인 DVI(Digital Video Interface)커넥터 접속포트(3)와, 액정에 의해 화소를 표시하는 LCD패널(10)을 동작시키는 패널구동부를 갖는다. 그리고, D-Sub커넥터 접속포트(1)를 통해 인가된 아날로그 RGB영상신호를 디지털신호로 변환하는 A/D컨버터(5)와 DVI커넥터 접속포트(3)를 통해 입력되는 압축된 디지털영상신호를 RGB영상신호 및 수평/수직동기(H/V Sync)신호로 디코딩하는 TMDS(Transition Minimized Differential Signaling)처리부(7)와 A/D컨버터(5) 및 TMDS처리부(7)에서 처리된 동기신호와 디지털화된 RGB신호를 수령하여 디지털RGB영상신호를 패널크기에 맞게 데이터의 크기를 변환시키거나 데이터를 가공하여 패널구동부에 제공하는 스케일러의 기능이 일체화된 통합형 스케일러칩(9)과, D-Sub커넥터접속포트(1)에서 인가된 H/V동기신호의 주파수를 읽어들여 해상도와 타임모드 및 입력신호의 도트클럭(dot clock)을 인식하여 클럭발생부(4)에서 기준클럭신호가 발생되도록 제어하는 제어부(11)를 포함한다.
여기서, 제조사에 따라 스케일러칩(9)내에는 A/D컨버터(5)와 TMDS처리부(7) 및 스케일러가 블록별로 구분되어 마련되거나 하나의 회로로 마련될 수 있다. 이에 의해, 스케일러칩(9)은 A/D컨버터(5)에서 디지털화된 RGB영상신호와 TMDS처리부(7)에서 출력되는 디지털 RGB영상신호와 수평/수직동기신호를 수령하여 처리한다. 여기서, 제어부(11)는 스케일러칩(9)에 마련된 소정의 출력핀을 통해 A/D컨버터(5)와 TMDS처리부(7) 중 어느 블록에서 수평/수직동기신호가 출력되는지 감지한다.
본 발명에 따라, 제어부(11)에는 스케일러칩(9)내의 TMDS처리부(7)에서 디코딩된 수평수직동기신호 중 적어도 어느 하나가 입력되지 아니할 경우 절전모드로 판단하여 제어부(11)내에 마련된 도시 않은 메모리에 절전플래그를 설정저장하고, 절전플래그의 설정상태를 감지하여 스케일러칩(9)의 구동클럭수를 낮추도록 설정하도록 프로그램화된 절전모드제어프로그램이 저장되어 있다.
제어부(11)의 절전모드제어프로그램은 스케일러칩(9)에 제어신호를 인가하여 스케일러칩(9)내에 마련된 A/D컨버터(5)와 TMDS처리부(7)의 동작을 온오프시킬 수 있다. 따라서, 제어부(11)의 절전모드제어프로그램은 스케일러칩(9)내의 TMDS처리부(7)에서 수평/수직 동기신호가 발생되는지 주기적으로 체크하는 폴링(polling)감지방식으로 수평/수직 동기신호 중 적어도 어느 하나가 감지되지 아니할 경우 스케일러칩(9)의 구동클럭이 낮게 동작하도록 스케일러칩(9)내의 구동클럭관련 레지스터를 설정한다.
또한, 제어부(11)의 절전모드제어프로그램은 D-Sub커넥터 접속포트(1)를 통해 아날로그 영상신호의 수평/수직 동기신호가 입력되는지 감지하여 적어도 어느 하나의 신호가 입력되지 아니하면 절전모드로 판단하여 내부 메모리에 절전플래그를 설정하고, 절전모드제어프로그램은 절전플래그의 설정에 기초하여 스케일러칩(9) 및 각 구동부의 전원을 차단하고 절전모드로 진입한다.
도 2는 본 발명에 따른 디스플레이장치의 디지털영상신호입력시 제어방법의 순서도이고, 도 3은 도 2의 디스플레이장치의 아날로그영상신호입력시 제어방법의 순서도이다. 비디오카드로부터 디지털영상신호가 입력되는 경우, 도 2에 도시된 바와 같이, 제어부(11)의 절전모드제어프로그램은 통신라인을 통해 스케일러칩(9)과 통신하여 TMDS처리부(7)를 주기적으로 폴링(polling)하여 수평/수직동기신호가 출력되는지 감지한다(S1,S3). 수평동기신호가 입력되고 수직동기신호가 입력되지 아니할 때 제어부(11)는 내부 메모리에 절전모드플래그를 설정한다(S4). 이때, 절전모드제어프로그램은 절전모드플래그에 기초하여 스케일러칩(9)내의 내부클럭이 낮아지도록 구동클럭관련 레지스터를 설정하고(S5), 스케일러칩(9)내의 A/D컨버터의 동작이 오프되도록 A/D컨버터관련 레지스터를 오프로 설정 및 패널구동부 등의 각 구동부의 동작을 차단한다(S6). 이후에 제어부의 절전모드제어프로그램은 절전플래그를 주기적으로 감지하여(S7) 절전플래그가 해제된 경우(S8) 즉, 수평/수직동기신호가 모두 입력되는 정상모드로 전환될 때 스케일러칩(9)의 구동클럭수를 정상클럭수로 복귀시키고 각 구동부에 정상전압을 공급한다(S9).
한편, 도 3은 비디오카드로부터 공급되는 영상신호가 아날로그인 경우, 절전모드제어방법이다. 도면에 도시된 바와 같이, 제어부(11)의 절전모드제어프로그램은 D-Sub커넥터접속포트(3)로부터 스케일러칩(9)으로 수평/수직 동기신호가 공급되는지 감지한다(P1,P3). 비디오카드로부터 수평동기신호가 입력되고 수직동기신호가 입력되지 아니할 때 또는 수평/수직 동기신호가 모두 입력되지 아니할 때 내부메모리에 절전플래그를 설정한다(P4). 절전모드제어프로그램은 절전플래그에 기초하여 스케일러칩(9)의 통신라인을 통해 스케일러칩(9) 전체의 동작이 차단되도록 스케일러칩(9)의 레지스터를 설정 및 다른 각 구동부의 전원 또한 차단한다(P5). 이후에, 절전모드플래그의 설정상태를 주기적으로 체크하여(P6) 수평/수직 동기신호가 모두 입력됨에 따라 절전모드플래그가 해제된 경우(P7) 절전모드제어프로그램은 스케일러칩(9) 및 각 구동부에 정상전압을 공급하여 동작하게 한다(P8).
여기서, 전술한 실시예에서는 수직동기신호가 출력되지 아니할 경우에는 항상 절전모드로 판단하는 것으로 서술하였으나, 수직동기신호만 출력되고 수평동기신호만 출력되지 아니할 경우에도 절전모드로 판단하여 본 발명이 적용되도록 구성할 수 있음은 물론이다.
이러한 구성에 의하여, 압축된 디지털영상신호를 디코딩하여 수평/수직동기신호를 출력하는 TMDS처리부와 아날로그영상신호를 디지털화하는 A/D컨버터가 일체로 형성된 스케일러칩을 가진 디스플레이장치가 디지털영상신호를 처리하는 상태에서 절전모드로 진입시 스케일러칩의 내부클럭수를 낮게 설정함으로써 전원소비량을 감소시킬 수 있으므로 절전효과가 향상되며, 스케일러칩에서 발생되는 열이 감소된다.
이상 설명한 바와 같이, 본 발명에 따르면, 통합형 스케일러칩을 갖는 디스플레이장치의 절전모드시 소비전력을 효과적으로 감소시킬 수 있는 디스플레이장치 및 그 제어방법이 제공된다.

Claims (9)

  1. 비디오카드로부터 출력되는 아날로그 및 디지털영상신호의 입력부와 복수의 구동부를 갖는 디스플레이장치에 있어서,
    전원을 공급하는 전원공급부와,
    상기 아날로그영상신호 및 디지털영상신호를 각각 처리하는 AD컨버터와 TMDS처리부를 갖는 스케일러칩과,
    상기 스케일러칩의 TMDS처리부에서 디코딩된 디지털영상신호의 수평/수직동기신호를 감지하고, 적어도 어느 하나의 동기신호가 출력되지 아니한 경우 절전모드로 판단하여 상기 구동부로 공급되는 전원을 차단하고 상기 스케일러칩의 구동클럭수가 감소되도록 제어하는 제어부를 포함하는 것을 특징으로 하는 디스플레이장치.
  2. 제1항에 있어서,
    상기 제어부는 소정의 메모리를 포함하며, 상기 수평/수직동기신호 중 적어도 어느 하나의 동기신호가 감지되지 아니한 경우 상기 메모리에 절전모드플래그를 설정하는 것을 특징으로 하는 디스플레이장치.
  3. 제2항에 있어서,
    상기 스케일러칩은 복수의 레지스터를 포함하며, 상기 제어부는 상기 절전모드플래그가 설정된 경우 상기 스케일러칩의 구동클럭수가 낮아지도록 상기 레지스터 중 클럭설정 레지스터를 재설정하는 것을 특징으로 하는 디스플레이장치.
  4. 제3항에 있어서,
    상기 제어부는 상기 수평 및 수직 동기신호가 모두 감지될 때 상기 절전모드플래그를 해제하고 상기 스케일러칩의 클럭설정 레지스터를 정상클럭수로 복귀시키는 것을 특징으로 하는 디스플레이장치.
  5. 제4항에 있어서,
    상기 제어부는 상기 아날로그영상신호 입력부를 감지하여 상기 수평/수직 동기신호 중 적어도 어느 하나의 동기신호가 감지되지 않는 경우 절전모드로 판단하고 상기 스케일러칩 및 각 구동부로 공급되는 전원을 모두 차단하는 것을 특징으로 하는 디스플레이장치.
  6. 비디오카드로부터 인가된 아날로그 영상신호와 디지털 영상신호를 처리하는 스케일러칩 및 복수의 구동부를 갖는 디스플레이장치의 제어방법에 있어서,
    상기 비디오카드로부터 입력되는 영상신호가 아날로그인지 디지털인지 감지하는 단계와,
    상기 영상신호가 디지털인 경우 영상신호의 수평/수직 동기신호의 입력여부를 감지하는 단계와,
    상기 수평/수직 동기신호 중 적어도 어느 하나가 입력되지 아니할 때 절전모드로 판단하여 상기 스케일러칩의 구동클럭수를 감소시키는 단계와,
    상기 다른 구동부의 전원을 차단하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법.
  7. 제6항에 있어서,
    상기 수평/수직 동기신호 중 적어도 어느 하나가 입력되지 아니할 때 절전모드식별플래그를 설정하는 단계를 더 포함하는 디스플레이장치의 제어방법.
  8. 제7항에 있어서,
    상기 스케일러칩을 주기적으로 체크하여 상기 수평/수직 동기신호가 모두 입력될 때 상기 절전모드식별플래그를 해제하고 상기 스케일러칩의 구동클럭수를 정상클럭수로 복귀시키는 단계를 더 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법.
  9. 제8항에 있어서,
    상기 영상신호가 아날로그신호인 경우 상기 수평/수직 동기신호 중 적어도 어느 하나가 입력되지 아니할 때 절전모드로 판단하여 상기 스케일러칩 및 각 구동부로의 전원공급을 모두 차단하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법.
KR10-2001-0052455A 2001-08-29 2001-08-29 디스플레이장치 및 그 제어방법 KR100418703B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0052455A KR100418703B1 (ko) 2001-08-29 2001-08-29 디스플레이장치 및 그 제어방법
EP01309763A EP1288892B1 (en) 2001-08-29 2001-11-20 Scaler chip and display apparatus
US10/162,085 US7116322B2 (en) 2001-08-29 2002-06-05 Display apparatus and controlling method thereof
TW091112763A TWI221969B (en) 2001-08-29 2002-06-12 Display apparatus and controlling method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0052455A KR100418703B1 (ko) 2001-08-29 2001-08-29 디스플레이장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20030020494A true KR20030020494A (ko) 2003-03-10
KR100418703B1 KR100418703B1 (ko) 2004-02-11

Family

ID=19713690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0052455A KR100418703B1 (ko) 2001-08-29 2001-08-29 디스플레이장치 및 그 제어방법

Country Status (4)

Country Link
US (1) US7116322B2 (ko)
EP (1) EP1288892B1 (ko)
KR (1) KR100418703B1 (ko)
TW (1) TWI221969B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696840B1 (ko) * 2004-12-17 2007-03-19 주식회사 대우일렉트로닉스 디스플레이 장치의 단위소자 제어 시스템 및 그 제어 방법
KR100968454B1 (ko) * 2004-03-23 2010-07-07 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 제어방법
US7812836B2 (en) 2006-01-05 2010-10-12 Samsung Electronics Co., Ltd. Display apparatus and power control method thereof

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366309B1 (ko) * 2000-09-29 2002-12-31 삼성전자 주식회사 디지탈 영상표시기기의 절전회로
US7327355B2 (en) * 2001-12-08 2008-02-05 Samsung Electronics Co., Ltd. LCD monitor with dual interface and control method thereof
JP3831290B2 (ja) * 2002-05-07 2006-10-11 株式会社日立製作所 Cadデータの評価方法及び評価装置
US7522126B2 (en) * 2002-11-13 2009-04-21 Lg Electronics Inc. Video display appliance and signal processing apparatus detachably connected thereto
KR100948375B1 (ko) * 2003-02-17 2010-03-22 삼성전자주식회사 액정 패널 구동회로 및 이를 이용한 액정표시장치
JP2005283702A (ja) * 2004-03-29 2005-10-13 Sony Corp 表示パネル、表示装置、半導体集積回路及び電子機器
WO2005117451A1 (ja) * 2004-05-26 2005-12-08 Matsushita Electric Industrial Co., Ltd. デジタル信号受信装置及びその制御方法
US20060190632A1 (en) * 2005-02-11 2006-08-24 Mstar Semiconductor, Inc. Method for detecting DVI off-line mode and associated DVI receiver
KR100688977B1 (ko) 2004-09-13 2007-03-08 삼성전자주식회사 디스플레이 장치
US20100003927A1 (en) * 2004-10-29 2010-01-07 Realtek Semiconductor Corp. Apparatus and method for power-saving and wake-up
KR20060111202A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 디스플레이장치 및 그 제어방법과, 통신시스템
JP5057417B2 (ja) 2005-05-30 2012-10-24 ルネサスエレクトロニクス株式会社 液晶表示駆動用半導体集積回路
KR100702241B1 (ko) * 2005-08-19 2007-04-03 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR20070077262A (ko) * 2006-01-23 2007-07-26 삼성전자주식회사 쌍방향 통신이 가능한 영상처리장치 및 그의 영상처리방법
TW200740198A (en) * 2006-04-07 2007-10-16 Innolux Display Corp Display device and method of transmitting signals thereof
KR100774209B1 (ko) 2006-07-28 2007-11-08 엘지전자 주식회사 절전 모드의 소비 전력을 최소화 하는 장치 및 방법
US7916131B2 (en) * 2006-11-02 2011-03-29 Mitac Technology Corp. Process for monitor to operate in DPMS mode
JP2009047940A (ja) * 2007-08-20 2009-03-05 Fujitsu Ltd 表示装置における表示制御方法および表示装置
DE202007018449U1 (de) * 2007-11-02 2008-10-02 Fujitsu Siemens Computers Gmbh Elektronisches Gerät, Computer und Anordnung
TWI402669B (zh) * 2009-01-15 2013-07-21 Via Tech Inc 省電控制模組以及相關之電腦系統與省電控制方法
CN102810294A (zh) * 2012-08-01 2012-12-05 京东方科技集团股份有限公司 一种显示方法、装置及系统
CN102946556B (zh) * 2012-10-31 2015-11-25 京东方科技集团股份有限公司 一种显示设备以及包括该显示设备的家庭网络系统
CN106157917B (zh) * 2016-08-31 2019-02-12 深圳市华星光电技术有限公司 一种能够降低功耗的显示器驱动装置及其驱动方法
FR3065116B1 (fr) * 2017-04-05 2021-08-27 Commissariat Energie Atomique Dispositif d'affichage d'images emissif a led

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052792A (en) * 1993-08-24 2000-04-18 Mensch, Jr.; William D. Power management and program execution location management system for CMOS microcomputer
US5524249A (en) 1994-01-27 1996-06-04 Compaq Computer Corporation Video subsystem power management apparatus and method
US5675364A (en) * 1995-04-28 1997-10-07 Dell Usa, L.P. Display wakeup control
US5805923A (en) 1995-05-26 1998-09-08 Sony Corporation Configurable power management system having a clock stabilization filter that can be enabled or bypassed depending upon whether a crystal or can oscillator is used
AU5435898A (en) 1996-11-18 1998-06-10 Sage, Inc. Adapter circuit for a flat panel display monitor
US5949437A (en) * 1997-02-19 1999-09-07 Appian Graphics Corp. Dual video output board with a shared memory interface
US6115032A (en) 1997-08-11 2000-09-05 Cirrus Logic, Inc. CRT to FPD conversion/protection apparatus and method
JP3586369B2 (ja) * 1998-03-20 2004-11-10 インターナショナル・ビジネス・マシーンズ・コーポレーション ビデオ・クロックの周波数を下げる方法及びコンピュータ
KR100430097B1 (ko) 1999-04-06 2004-05-03 엘지.필립스 엘시디 주식회사 액정표시장치용 모니터 구동회로
JP2000298536A (ja) * 1999-04-15 2000-10-24 Toshiba Corp 情報処理装置
JP2000347640A (ja) * 1999-06-02 2000-12-15 Nec Viewtechnology Ltd 電子機器、表示システム及び方法
KR100323666B1 (ko) * 1999-08-12 2002-02-07 구자홍 모니터의 클럭위상 보상장치 및 방법
KR100320461B1 (ko) * 1999-08-13 2002-01-12 구자홍 모니터의 동기신호 처리장치 및 방법
US6313813B1 (en) 1999-10-21 2001-11-06 Sony Corporation Single horizontal scan range CRT monitor
US6545688B1 (en) * 2000-06-12 2003-04-08 Genesis Microchip (Delaware) Inc. Scanning an image within a narrow horizontal line frequency range irrespective of the frequency at which the image is received
TW501086B (en) * 2000-07-15 2002-09-01 Mosel Vitelic Inc Liquid crystal display panel signal processor
KR100366309B1 (ko) * 2000-09-29 2002-12-31 삼성전자 주식회사 디지탈 영상표시기기의 절전회로
KR100349205B1 (ko) * 2000-11-17 2002-08-21 삼성전자 주식회사 디지탈 영상표시기기의 디브이아이 커넥터 검출 장치 및방법
KR100502801B1 (ko) * 2000-12-15 2005-07-25 삼성전자주식회사 평판 디스플레이 장치
KR100725500B1 (ko) * 2001-06-13 2007-06-08 삼성전자주식회사 디스플레이 장치 및 그 제어방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968454B1 (ko) * 2004-03-23 2010-07-07 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 제어방법
KR100696840B1 (ko) * 2004-12-17 2007-03-19 주식회사 대우일렉트로닉스 디스플레이 장치의 단위소자 제어 시스템 및 그 제어 방법
US7812836B2 (en) 2006-01-05 2010-10-12 Samsung Electronics Co., Ltd. Display apparatus and power control method thereof
KR101111913B1 (ko) * 2006-01-05 2012-02-15 삼성전자주식회사 디스플레이장치 및 그 전원제어방법

Also Published As

Publication number Publication date
US7116322B2 (en) 2006-10-03
TWI221969B (en) 2004-10-11
EP1288892A2 (en) 2003-03-05
EP1288892B1 (en) 2011-09-21
EP1288892A3 (en) 2008-03-05
KR100418703B1 (ko) 2004-02-11
US20030043140A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
KR100418703B1 (ko) 디스플레이장치 및 그 제어방법
US20030107566A1 (en) Display apparatus and method of supplying power to USB device thereof
EP3779642B1 (en) Display device, computer system and method for managing the operating states of a computer system
KR950010897B1 (ko) 컴퓨터 시스템에서 컴퓨터 주변장치의 전원관리신호 발생방법 및 제어장치
JPH10105132A (ja) Lcd省電力制御回路
KR100413686B1 (ko) 모니터의 절전 장치 및 그 제어 방법
KR20100035428A (ko) 디스플레이 장치 및 방법
JP4163732B2 (ja) 表示システムおよびディスプレイ装置
US20110109608A1 (en) Multi display system, display device, and driving method thereof
KR100452721B1 (ko) 디스플레이장치 및 그 제어방법
JP4291663B2 (ja) 液晶表示装置
US7269750B1 (en) Method and apparatus for reducing power consumption in a graphics controller
KR101419490B1 (ko) 모니터 초기 전력 절감 장치를 이용한 컴퓨터 시스템, 그리고 그에 관한 모니터 초기 전력 절감 방법
JP2005049651A (ja) 表示装置
KR20030047663A (ko) 디스플레이장치 및 디스플레이장치의 usb디바이스전원공급방법
KR100505100B1 (ko) 절전모드상태표시기능을구비한액정표시장치
KR100303484B1 (ko) 전원 절전회로
KR100303480B1 (ko) 유에스비보드를갖는디스플레이장치의전원절약회로및절약방법
KR100845865B1 (ko) 모니터 및 이를 이용한 해상도 조절 방법
KR101402083B1 (ko) 디스플레이 장치 및 방법
KR100651285B1 (ko) 절전 기능을 갖는 다중 모니터 시스템 및 그 제어 방법
JP2001337309A (ja) 液晶ディスプレイ装置
KR100560884B1 (ko) 듀얼 입력 모니터 및 그 전원제어방법
JP4601186B2 (ja) 表示装置
KR20040009339A (ko) 디스플레이장치 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170125

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee