KR20030019696A - 고분자 전해 커패시터의 제조방법 - Google Patents

고분자 전해 커패시터의 제조방법 Download PDF

Info

Publication number
KR20030019696A
KR20030019696A KR1020010052963A KR20010052963A KR20030019696A KR 20030019696 A KR20030019696 A KR 20030019696A KR 1020010052963 A KR1020010052963 A KR 1020010052963A KR 20010052963 A KR20010052963 A KR 20010052963A KR 20030019696 A KR20030019696 A KR 20030019696A
Authority
KR
South Korea
Prior art keywords
conductive polymer
layer
forming
solution
electrode
Prior art date
Application number
KR1020010052963A
Other languages
English (en)
Other versions
KR100753609B1 (ko
Inventor
조상필
김성균
Original Assignee
에스케이케미칼주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이케미칼주식회사 filed Critical 에스케이케미칼주식회사
Priority to KR1020010052963A priority Critical patent/KR100753609B1/ko
Publication of KR20030019696A publication Critical patent/KR20030019696A/ko
Application granted granted Critical
Publication of KR100753609B1 publication Critical patent/KR100753609B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/022Electrolytes; Absorbents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029Processes of manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15Solid electrolytic capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 고분자 전해 커패시터의 제조방법에 관한 것으로서, 요철이 형성된 제1 전극의 표면에 유전체 산화물층을 형성하는 공정, 상기 유전체 산화물층 상부에 화학 중합법에 의하여 제1 전도성 고분자 전해질층을 형성하는 공정, 상기 제1 전도성 고분자 전해질층이 형성된 소자를 제1 재화성 용액에 함침시키고, 전압을 인가하여 손상된 화성피막을 수복하는 제1 재화성 공정, 상기 재화성된 제1 전도성 고분자 전해질층 상부에 전해 중합에 의하여 제2 전도성 고분자 전해질층을 형성하는 공정, 상기 제2 전도성 고분자 전해질층이 형성된 소자를 제2 재화성 용액에 함침시키고, 전압을 인가하여 손상된 화성피막을 수복하는 제2 재화성 공정, 및 상기 제2 전도성 고분자 전해질층의 상부에 제2 전극을 형성하는 단계를 포함하는 고분자 전해 커패시터의 제조방법을 제공한다. 이와 같은 고분자 전해 커패시터의 제조방법은 고분자 중합공정에서 손상된 화성피막을 수복하여, 커패시터의 등가직렬저항(Equivalent series resistance: ESR)특성 및 LC 특성을 크게 개선한다.

Description

고분자 전해 커패시터의 제조방법 {Method of Manufacturing a Polymer Electrolytic Capacitor}
본 발명은 고분자 전해 커패시터의 제조방법에 관한 것으로서, 더욱 상세하게는 전도성 고분자 화합물을 사용하여 전해질층을 형성하고, 재화성 공정을 실시하여 커패시터의 전기적 특성을 향상시키는 고분자 전해 커패시터의 제조방법에 관한 것이다.
일반적으로 고체 전해 커패시터는 알루미늄 포일(foil)을 에칭하여 표면적을 넓히거나, 탄탈륨 금속 파우더를 적절한 바인더와 혼합하고, 성형 및 소결한 양극체, 상기 양극체 상부에 형성되며 유전체층으로서 작용하는 산화 피막층, 상기 산화 피막층 상부에 형성되어 상기 산화 피막층과 음극체와의 전기적 접촉을 증대시키기 위한 고체 전해질층, 및 상기 고체 전해질층 상부에 형성된 음극체로 구성되어 있다.
상기 고체 전해질층으로서 이산화망간을 사용하는 고체 전해 커패시터는 익히 공지되어 있다. 이산화망간 전해질층은 먼저 묽은 농도의 질산망간 수용액을표면에 요철이 형성된 유전체층 상부에 함침한 후, 열분해하고, 점차적으로 질산 망간 수용액의 농도를 증가시키면서 함침, 열분해 공정을 반복하여 형성한다. 그러나 이와 같이 형성한 이산화망간 전해질층은 전도도가 10-2내지 10-1S/cm 정도로서, 커패시터 소자의 임피던스가 높아지고 전류 손실량이 많을 뿐만 아니라, 이산화망간 전해질층을 형성하기 위하여 약 10 내지 15회 정도의 열분해 공정을 거치므로, 전극상에 형성한 유전체층이 손상되기 쉽다.
고체 전해질로서 전도성 고분자를 사용하는 커패시터는, 전도성 고분자의 전도율이 이산화망간의 수 10배 내지 수 100배이기 때문에, 이산화망간을 사용하는 커패시터에 비해 고주파수 범위에서의 특성이 우수하다. 따라서 전도성 중합체 화합물을 사용하는 커패시터는 최근 들어 증가된 전자기기의 작동주파수 문제를 원활하게 처리하는 커패시터로서 많은 관심이 집중되고 있다. 전해질층으로서 전도성 고분자를 사용하는 방법으로는, 유전체 산화물 피막을 전극으로 하여 상기 유전체 산화물 피막 상부에 전기화학적 산화법으로 도전성 헤테로시클릭폴리머층을 형성하는 방법이 사용된 바 있으나(일본 특허공개 1985-244017호), 유전체 산화물 피막이 절연체이므로, 이를 전극으로 사용하는 전기화학적 산화법의 효율이 매우 낮은 단점이 있다.
이와 같은 단점을 극복하기 위하여, 유전체층 상부에 질산망간 수용액을 함침, 열분해하여 이산화망간으로 이루어진 엷은 제1 전도층을 형성한 후, 모노머와 도판트가 용해되어져 있는 전해액 중에서 상기 제1 전극에 전류를 인가하여 상기제1 전도층 상부에 전기 화학적으로 전도성 고분자층을 형성하는 방법이 알려져 있다. 상기 전도성 고분자층을 형성하는 다른 방법으로는 먼저, 페릭클로라이드(ferric chloride) 또는 암모늄 퍼설페이트(ammonium persulfate) 등의 산화제를 유전체층에 함침하고 건조한 다음, 제1 모노머를 함침, 건조하고, 세척하여 유전체층 상부에 엷은 제1 도전성 고분자층을 화학적으로 형성한다. 다음으로 상기 제1 도전성 고분자층이 형성된 소자를 제2 모노머와 도판트가 용해되어 있는 전해액 중에 침지하고, 상기 제1 도전성 고분자층을 전극으로 하여 전기화학적으로 상기 제1 도전성 고분자층 상부에 제2 도전성 고분자층을 형성시키는 방법이 제안된 바 있다(대한민국 특허 공개 제1988-9402호 참조). 그러나 유전체층 상부에 형성된 이산화망간층 및 화학적 방법에 의하여 형성된 제1 전도성 고분자층은 유전체층과의 접촉성이 나쁘고, 전도도가 낮아, 커패시터의 저항 증가 요인이 되고, 어떤 경우에는 커패시터의 기본 용량 특성을 저하시키기도 한다. 또한 이산화망간층의 형성과정 및 제1 및 제2 전도성 고분자층의 형성과정에서 산화막이 손상되어 커패시터의 LC 특성이 훼손되는 문제점이 있다.
따라서, 본 발명의 목적은 전해질층의 형성과정 중 손상된 화성피막을 수복하여 전도성을 향상시키고, 전극, 전해질층 및 유전체층의 접촉성을 개선할 수 있는 고분자 전해 커패시터 제조방법을 제공하는 것이다. 본 발명의 다른 목적은 고주파 대역에서의 정전용량(capacitance)을 증가시킬 뿐만 아니라,등가직렬저항(ESR)값 및 누설전류(Leakage Current, LC)를 감소시키는 등 주요 커패시터 특성을 개선하는 고분자 전해 커패시터의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 요철이 형성된 제1 전극의 표면에 유전체 산화물층을 형성하는 공정, 상기 유전체 산화물층 상부에 화학 중합법에 의하여 제1 전도성 고분자 전해질층을 형성하는 공정, 상기 제1 전도성 고분자 전해질층이 형성된 소자를 제1 재화성 용액에 함침시키고, 전압을 인가하여 손상된 화성피막을 수복하는 제1 재화성 공정, 상기 재화성된 제1 전도성 고분자 전해질층 상부에 전해 중합에 의하여 제2 전도성 고분자 전해질층을 형성하는 공정, 상기 제2 전도성 고분자 전해질층이 형성된 소자를 제2 재화성 용액에 함침시키고, 전압을 인가하여 손상된 화성피막을 수복하는 제2 재화성 공정, 및 상기 제2 전도성 고분자 전해질층의 상부에 제2 전극을 형성하는 단계를 포함하는 고분자 전해 커패시터의 제조방법을 제공한다.
여기서, 상기 제1 및 제2 재화성 용액은 각각 독립적으로 0.01 내지 5M의 톨루엔설폰산, 황산수소암모늄, 인산, 붕산, 소듐파라톨루엔설포네이트 용액 및 이들의 혼합 용액으로 이루어진 군으로부터 선택되는 용액인 것이 바람직하고, 상기 제1 재화성 공정의 전류 밀도는 0.01 내지 1mA이고, 상기 제2 재화성 공정의 전류밀도는 0.05 내지 5mA인 것이 바람직하다.
이하, 본 발명을 보다 상세하게 설명하면 다음과 같다.
본 발명에 따른 고체 전해 커패시터를 제조하기 위해서는, 먼저 요철이 형성된 제1 전극의 표면에 전기화학적 방법으로 유전체 산화물층을 형성한다. 상기 제1 전극은 탄탈 또는 알루미늄과 같은 막형성 밸브 작용금속으로 이루어져 있으며, 탄탈 미세 분말을 바인더와 함께 1400 내지 1800℃에서 진공, 소결하여 다공성의 소결체를 형성하거나, 알루미늄 포일을 에칭하여 요철을 형성함으로서 표면적을 증가시킨 것이다. 상기 유전체 산화물층은 상기 제1 금속의 산화물층으로서, 인산 수용액 내에서 상기 제1 전극을 전기 화학적으로 산화시키는 등의 통상의 방법으로 형성할 수 있다.
이와 같이 형성된 유전체 산화물층이 형성된 소자를 페릭클로라이드(ferric chloride) 또는 암모늄 퍼설페이트(ammonium persulfate) 등의 산화제 용액에 함침시키고, 피롤(pyrrole), 아닐린(aniline), 티오펜(thiophene)등의 모노머 용액에 함침시키고, 건조, 세척하는 과정을 5 내지 10회 정도 반복하여, 상기 유전체 산화물층 상부에 엷은 전도성 고분자층을 화학 중합법으로 형성한다.
산화제를 이용한 화학 중합 공정이 끝난 뒤에는 0.01 내지 5M의 톨루엔설폰산, 황산수소암모늄, 인산, 붕산, 소듐파라톨루엔설포네이트 용액 또는 이들의 혼합 용액에 소자를 함침한 후, 상기 소자를 양극(+)으로 하고, 금속 전극을 음극(-)으로 연결한 다음, 전압을 단계적으로 높이거나 직선적으로 증가시켜서 정전류 모드에 의한 재화성을 실시한다. 여기서 상기 재화성 용액의 농도가 0.01M 미만일 경우에는 재화성 용액이 너무 묽어져 화성 피막의 수복 등, 원하는 효과를 얻을 수없으며, 5M을 초과하면 오히려 제품의 특성(LC, tanδ, ESR)이 저하되는 단점이 있다. 상기 재화성을 위한 전압을 단계적으로 인가할 경우, 약 0.5 내지 2V 씩 전압을 점차적으로 상승시키고, 각 전압을 인가한 후 1 내지 3분 동안 인가된 전압을 유지하는 것이 바람직하며, 상기 재화성을 위한 전류밀도는 0.01 내지 1mA인 것이 바람직하다. 이때 상기 전류밀도가 0.01mA 미만인 경우에는 재화성 시간이 너무 많이 소요되는 문제점이 있고, 1mA를 초과하는 경우에는 전압이 급상승하여 조밀한 산화막이 형성되지 못하는 문제점이 있다.
이와 같이 화학 중합에 의하여 전도성 고분자층을 형성하고, 재화성을 수행한 다음, 생성된 전도성 고분자층 상부에 다시 전도성 고분자층을 전해 중합에 의하여 형성한다. 전해 중합 공정은 도판트와 전도성 고분자 모노머가 용해되어진 용액에 소자를 함침시키고, 상기 화학 중합에 의하여 형성된 전도성 고분자층에 전극을 연결하고, 전류를 인가함으로서, 상기 화학 중합에 의하여 형성된 전도성 고분자층 상부에 다른 전도성 고분자층을 형성하는 것이다. 여기서 상기 도판트로는 소듐파라톨루엔설포네이트, 톨루엔설폰산, 나프탈렌설폰산, 벤젠설폰산, 소듐벤젠설포네이트 등을 사용할 수 있으며, 상기 전해중합을 위한 전도성 고분자의 모노머로는 피롤(pyrrole), 아닐린(aniline), 티오펜(thiophene)등을 사용할 수 있다.
이와 같이 전해중합에 의하여 전도성 고분자층을 형성한 다음에는, 0.01 내지 5M의 톨루엔설폰산, 황산수소암모늄, 인산, 붕산, 소듐파라톨루엔설포네이트 용액 또는 이들의 혼합 용액에 소자를 함침한 후, 전압을 단계적으로 높이거나 직선적으로 증가시켜서 정전류 모드에 의한 재화성을 다시 실시한다. 여기서 상기 재화성 용액의 도판트 농도가 0.01M 미만일 경우에는 화성 피막의 수복 등, 원하는 효과를 얻을 수 없으며, 5M을 초과하면 오히려 제품의 특성(LC, tanδ, ESR)을 저하시킬 우려가 있다. 상기 재화성을 위한 전류밀도는 0.05 내지 5mA인 것이 바람직하며, 만일 상기 전류밀도가 0.05mA 미만인 경우에는 재화성 시간이 너무 많이 소요되는 문제점이 있고, 5mA를 초과하는 경우에는 전압이 급상승하여 조밀한 산화막이 형성되지 못하는 문제점이 있다. 이러한 재화성 공정은 화학 중합 및 전해 중합공정으로 손상되어진 화성피막을 수복하여 소자의 내전압과 LC 특성을 향상시키는 역할을 한다.
이와 같이 형성된 전도성 고분자층 상부에 커패시터의 제2 전극을 형성한다. 상기 제2 전극은 상기 전도성 고분자층의 상부에 그래파이트 페이스트를 코팅, 건조하여, 전기 접촉성을 개선하기 위한 그래파이트층을 형성하고, 다음으로 은 또는 니켈 등의 전도성 금속 페이스트를 코팅, 건조하여 전도성 금속층을 형성하는 것이 바람직하다. 상기 제2 전극을 형성하기에 적합한 그래파이트 페이스트는 전해 커패시터에서 통상적으로 적용되는 커패시터 등급의 페이스트를 구입하여 적용하고, 그래파이트 용액에 소자를 함침한 후, 건조하여 그래파이트층을 형성할 수 있다. 전도성 금속층은 유기 용매에 용해시킨 금속 페이스트에 소자를 함침한 다음, 건조하여 전도성 금속층을 형성할 수 있다. 이와 같은 공정을 통하여 본 발명에 따른 고체 전해 커패시터가 완성되면 제1 및 2 전극으로부터 양극 및 음극 도선을 인출하고 에폭시 수지 등의 성형수지로 성형한다.
다음으로 본 발명의 이해를 돕기 위하여 바람직한 실시예 및 비교예를 제시한다. 그러나 하기의 실시예들은 본 발명을 보다 쉽게 이해하기 위하여 제공되는 것이며, 본 발명을 한정하는 것은 아니다.
[실시예 1]
요철이 형성된 탄탈 전극의 표면에 전기화학적 방법으로 유전체 산화물층을 형성한 다음, 상기 유전체 산화물층이 형성된 소자를 산화제에 함침시키고, 다시 모노머 용액에 함침, 건조 및 세척하는 과정을 7회 반복하여 엷은 전도성 고분자층을 화학 중합법으로 형성하였다. 화학 중합이 끝난 후, 1M 황산수소암모늄 용액에 소자를 진공 함침한 후, 1mA/pellet의 전류를 흘려 보내주어 25V까지 전압을 상승시킨 다음, 25V에서 10분간 유지시킨 뒤 세척, 건조하였다.
다음으로 얻어진 소자를 전해액에 함침시키고 전극을 연결하고 전류를 인가하여, 화학 중합에 의하여 형성된 전도성 고분자층 상부에 전도성 고분자층을 전해중합 공정에 의하여 형성하였다. 전해중합이 끝난 후 1M 황산수소암모늄 용액에 소자를 함침한 후 3mA/소자(pellet)의 전류를 흘려 보내주어 25V까지 전압을 상승시킨 다음, 25V에서 10분간 유지시킨 뒤 세척, 건조하였다.
재화성된 소자를 그래파이트 용액에 함침한 후, 건조하여, 그래파이트층을 형성하였으며, 여기에 은(Ag) 페이스트를 도포한 다음, 건조하여 음극 전극을 형성하였다. 상기 전극으로부터 양극 및 음극 도선을 인출하고 에폭시 수지 등의 성형수지로 성형하여 커패시터를 완성한 다음, 손실률(임피던스 어낼라이저 HP 4294A 계측기를 이용하여 1KHz 조건에서 측정), 100kHz의 교류를 인가하는 조건에서 등가직렬저항 및 LC(누설전류) 특성을 측정하여 그 결과를 표 1에 나타내었다.
[실시예 2]
산화 중합 및 전해 중합에 의하여 전도성 고분자층을 각각 형성한 다음, 소자를 재화성 용액에 함침시킨 후, 3mA/소자(pellet)의 전류를 흘려 보내주어 1V까지 전압을 상승시킨 다음, 2분간 전압을 유지시키고, 다시 2V까지 전압을 상승시킨 다음, 2분간 전압을 유지시키는 방법으로 25V까지 전압을 상승시킨 다음, 10분간 유지 후 세척, 건조하여 재화성을 실시한 것을 제외하고는 실시예 1과 동일한 방법으로 커패시터를 제조하였다. 제조된 커패시터의 손실률, 100kHz의 교류를 인가하는 조건에서 등가직렬저항 및 LC(누설전류) 특성을 측정하여 그 결과를 표 1에 나타내었다.
[비교예]
산화 중합 및 전해 중합에 의하여 전도성 고분자층을 각각 형성한 다음, 재화성 공정을 수행하지 않은 것을 제외하고는 실시예 1과 동일한 방법으로 커패시터를 제조하였다. 제조된 커패시터의 손실률, 100kHz의 교류를 인가하는 조건에서 등가직렬저항 및 L.C.(누설전류) 특성을 측정하여 그 결과를 표 1에 나타내었다.
구 분 특성 평가 결과
손실(%) ESR(mΩ, 100KHz) L.C.(㎂)
비교예 100 10000 1000
실시예 1 12 155 115
실시예 2 15 120 70
상기 표 1에서 ESR은 등가직렬저항, L.C.는 누설전류(Leakage Current)를 나타낸다. 상기 표 1로부터 알 수 있는 바와 같이, 본 발명의 방법의 따라 제조한 커패시터는 전도성 고분자층의 전도도가 높으므로 등가직렬저항(Equivalent series resistance: ESR)이 현저하게 낮아지고, 전도성 고분자층의 함침성 및 피막성이 우수하므로 L.C.값 또한 현저히 낮아지며, 손실율이 월등이 작은 우수한 특성을 나타낸다. 따라서, 본 발명에 따라 제조된 고체 전해 커패시터는 전도성 고분자층을 형성한 후 재화성을 실시하지 않는 종래의 커패시터와 비교하여 전기적 특성이 월등히 우수함을 알 수 있다.
이상 상술한 바와 같이, 본 발명은 각각 화학중합 및 전해중합에 의하여 전도성 고분자층을 형성한 후, 재화성을 실시함으로서, 등가직렬저항(Equivalent series resistance: ESR), L.C. 특성이 우수하고, 손실률이 적은 커패시터를 제공한다.

Claims (4)

  1. 요철이 형성된 제1 전극의 표면에 유전체 산화물층을 형성하는 공정;
    상기 유전체 산화물층 상부에 화학 중합법에 의하여 제1 전도성 고분자 전해질층을 형성하는 공정;
    상기 제1 전도성 고분자 전해질층이 형성된 소자를 제1 재화성 용액에 함침시키고, 전압을 인가하여 손상된 화성피막을 수복하는 제1 재화성 공정;
    상기 재화성된 제1 전도성 고분자 전해질층 상부에 전해 중합에 의하여 제2 전도성 고분자 전해질층을 형성하는 공정;
    상기 제2 전도성 고분자 전해질층이 형성된 소자를 제2 재화성 용액에 함침시키고, 전압을 인가하여 손상된 화성피막을 수복하는 제2 재화성 공정; 및
    상기 제2 전도성 고분자 전해질층의 상부에 제2 전극을 형성하는 단계를 포함하는 고분자 전해 커패시터의 제조방법.
  2. 제1항에 있어서, 상기 제1 및 제2 재화성 용액은 각각 독립적으로 0.01 내지 5M의 톨루엔설폰산, 황산수소암모늄, 인산, 붕산, 소듐파라톨루엔설포네이트 용액 및 이들의 혼합 용액으로 이루어진 군으로부터 선택되는 용액인 것인 고분자 전해 커패시터의 제조방법.
  3. 제1항에 있어서, 상기 제1 재화성 공정의 전류 밀도는 0.01 내지 1mA이고, 상기 제2 재화성 공정의 전류밀도는 0.05 내지 5mA인 고분자 전해 커패시터의 제조방법.
  4. 제1항에 있어서, 상기 재화성 공정의 전압은 단계적으로 또는 직선적으로 증가하는 것을 특징으로 하는 고분자 전해 커패시터의 제조방법.
KR1020010052963A 2001-08-30 2001-08-30 고분자 전해 커패시터의 제조방법 KR100753609B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010052963A KR100753609B1 (ko) 2001-08-30 2001-08-30 고분자 전해 커패시터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010052963A KR100753609B1 (ko) 2001-08-30 2001-08-30 고분자 전해 커패시터의 제조방법

Publications (2)

Publication Number Publication Date
KR20030019696A true KR20030019696A (ko) 2003-03-07
KR100753609B1 KR100753609B1 (ko) 2007-08-29

Family

ID=27721660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010052963A KR100753609B1 (ko) 2001-08-30 2001-08-30 고분자 전해 커패시터의 제조방법

Country Status (1)

Country Link
KR (1) KR100753609B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986696B1 (ko) * 2010-02-05 2010-10-08 (주)신성엔지니어링 교량의 교축방향으로 2단의 변위제어기능을 갖는 교좌장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638386B2 (ja) * 1989-09-27 1994-05-18 日本ケミコン株式会社 電解コンデンサのエージング方法
KR100251762B1 (ko) * 1997-11-14 2000-04-15 권호택 탄탈륨 고체 전해 콘덴서의 제조방법
JP2000340466A (ja) * 1999-05-28 2000-12-08 Hitachi Aic Inc 固体電解コンデンサの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986696B1 (ko) * 2010-02-05 2010-10-08 (주)신성엔지니어링 교량의 교축방향으로 2단의 변위제어기능을 갖는 교좌장치

Also Published As

Publication number Publication date
KR100753609B1 (ko) 2007-08-29

Similar Documents

Publication Publication Date Title
EP0895259A2 (en) Solid electrolytic capacitor using a conducting polymer and method of making same
KR102289686B1 (ko) 고체 전해질 알루미늄 전해 콘덴서의 제조방법
JP2765453B2 (ja) 固体電解コンデンサの製造方法
WO2011121984A1 (en) Solid electrolytic capacitor
KR100365370B1 (ko) 고체 전해 콘덴서의 제조방법
KR100753609B1 (ko) 고분자 전해 커패시터의 제조방법
JP2001148330A (ja) 金属酸化物電極上に伝導性高分子被膜を形成する方法およびこれを利用した固体電解コンデンサーの製造方法
KR100753615B1 (ko) 전도성 고분자를 이용한 고체 전해 커패시터의 제조방법
JP3255091B2 (ja) 固体電解コンデンサの製造方法
KR100809080B1 (ko) 고체 전해 커패시터의 제조방법
KR100834858B1 (ko) 고체 전해 커패시터의 제조방법
KR20090114513A (ko) 저저항 탄탈 고분자 캐패시터의 제조방법
JP2006147900A (ja) 固体電解コンデンサの製造方法
JPH09213575A (ja) 固体電解コンデンサの製造方法
JPH11307396A (ja) 固体電解コンデンサの製造方法
KR20020085539A (ko) 고체 전해 커패시터 및 그 제조방법
KR100753618B1 (ko) 고체 전해 커패시터의 제조방법
JPH09246104A (ja) 固体電解コンデンサの製造方法
KR20040049705A (ko) 알루미늄 권취형 고체콘덴서의 제조방법
KR20060038042A (ko) 알루미늄 권취형 고체 전해콘덴서의 제조방법
JPH09213574A (ja) 固体電解コンデンサの製造方法
KR20030000642A (ko) 탄탈 캐패시터의 전해질층 형성방법
JPH10303075A (ja) 固体電解コンデンサの製造方法
JPH09213576A (ja) 固体電解コンデンサの製造方法
KR20030032263A (ko) 복합 산화중합을 이용한 전도성 고분자 콘덴서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170725

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 13