KR20030014968A - 금속 배선을 갖는 반도체 소자의 애싱 방법 - Google Patents

금속 배선을 갖는 반도체 소자의 애싱 방법 Download PDF

Info

Publication number
KR20030014968A
KR20030014968A KR1020010048971A KR20010048971A KR20030014968A KR 20030014968 A KR20030014968 A KR 20030014968A KR 1020010048971 A KR1020010048971 A KR 1020010048971A KR 20010048971 A KR20010048971 A KR 20010048971A KR 20030014968 A KR20030014968 A KR 20030014968A
Authority
KR
South Korea
Prior art keywords
gas
injecting
ashing
semiconductor device
chamber
Prior art date
Application number
KR1020010048971A
Other languages
English (en)
Other versions
KR100399354B1 (ko
Inventor
조성동
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0048971A priority Critical patent/KR100399354B1/ko
Priority to US10/218,014 priority patent/US6719917B2/en
Publication of KR20030014968A publication Critical patent/KR20030014968A/ko
Application granted granted Critical
Publication of KR100399354B1 publication Critical patent/KR100399354B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 애싱 방법을 제공한다. 이 방법은 금속 배선 및 포토레지스트 패턴이 형성된 반도체기판에 대해, 수증기로 처리한 후, 산소 가스, 질소 가스 및 수증기로 처리하는 과정을 적어도 2회 반복적으로 실시하는 것을 포함한다. 이에 따라, 금속 배선의 부식을 방지하고 도전성 폴리머에 의한 브리지를 예방한다.

Description

금속 배선을 갖는 반도체 소자의 애싱 방법{Ashing Method of Semiconductor Device Having Metal Interconnections}
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 특히 금속 배선을 갖는 반도체 소자의 애싱 방법에 관한 것이다.
고속의 반도체 장치를 제조하기 위해선, 금속 배선 형성 기술이 필요하다. 상기 금속 배선은 Cl2또는 BCl3과 같은 염소 계열(Cl-based)의 화학물질을 식각 가스로 사용한 이방성 식각의 방법에 의해 형성된다. 그런데 상기 식각 공정 후에도, 상기 염소는 상기 금속 배선의 측면에 형성되는 폴리머 속에 잔존한다. 그 결과, 상기 식각 공정을 마친 반도체기판을 반응챔버에서 언로딩할 때, 상기 염소는 공기 중의 수소와 결합하여 상기 금속 배선의 부식을 유발하는 염산을 형성한다. 또한상기 금속 배선 형성 공정 후, 잔존하는 포토레지스트 패턴 및 폴리머 등은 상기 금속 배선 사이의 브리지를 유발하기 때문에, 이를 완전히 제거할 필요가 있다.
일반적으로, 상기한 문제점들을 해결하기 위해, 상기 염소를 제거하는 제 1 단계와 상기 포토레지스트 및 폴리머 제거하는 제 2 단계로 구성된 애싱(ashing) 공정이 필요하다. 한국공개특허공보(Korean laid-open patent No.) 96-009976는 사불화메탄(CF4) 가스 및 산소(O2) 가스를 상기 제 1 단계에서, 산소 가스 및 질소(N2) 가스를 상기 제 2 단계에서 사용하는 애싱 방법을 제안한다. 그러나 상기 한국공개특허공보 96-009976는 금속 배선의 표면이 손상되는 문제점을 갖는다. 또한 미국특허 제 5,200,031호는 상기 제 1 단계에서 암모니아(NH3) 가스를, 상기 제 2 단계에서 산소 가스 및 암모니아 가스를 사용하여 애싱 공정을 실시하는 방법을개시한다. 하지만, 상기 미국특허 제 5,200,031호 역시 상기 염소, 포토레지스트 패턴 또는 폴리머를 완전히 제거하지 못하는 문제점을 갖는다.
본 발명이 이루고자 하는 기술적 과제는 금속 배선의 부식을 방지하고, 포토레지스트 및 폴리머를 효과적으로 제거할 수 있는 반도체 소자의 애싱 방법을 제공하는 데 있다.
도 1 는 본 발명의 바람직한 실시예에 따른 반도체 소자의 애싱 방법을 설명하기 위한 공정순서도(process flowchart)이다.
도 2는 본 발명에서 사용되는 애싱 장비를 나타내는 개략도이다.
상기한 기술적 과제를 달성하기 위하여, 본 발명은 금속배선을 갖는 반도체소자의 애싱방법을 제공한다. 이 방법은 패시베이팅 가스를 사용하는 단계 및 스트리핑 가스를 사용하는 단계로 이루어진 하나의 주기를 적어도 2회 교대로 그리고 반복적으로 실시하는 것을 포함한다. 상기 패시베이팅 가스는 수증기인 것이 바람직하고, 상기 스트리핑 가스는 산소 가스, 질소 가스 및 수증기의 혼합 가스인 것이 바람직하다. 상기 스트리핑 가스는 산소 가스 및 질소 가스의 혼합 가스로 이루어질 수도 있다. 상기 패시베이팅 가스를 사용하는 단계 및 상기 스트리핑 가스를 사용하는 단계는 0.5 내지 3 Torr의 압력 및 200 내지 270℃의 온도에서 실시하는 것이 바람직하다. 또한 상기 패시베이팅 가스를 사용하는 단계 및 상기 스트리핑 가스를 사용하는 단계는 동일한 반응 챔버 내에서 연속적으로 실시하는 것이 바람직하다.
상기 금속 배선을 형성하는 방법은 상기 반도체기판 상에 금속막을 형성하는 공정과, 상기 금속막 상에 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 금속막을 식각하는 공정을 포함한다. 상기 금속막을 식각하는 공정은 염소 가스 및 BCl3가스를 식각 가스로 사용하여 실시한다.
이하 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1 는 본 발명의 바람직한 실시예에 따른 반도체 소자의 애싱 방법을 설명하기 위한 공정순서도(process flowchart)이다.
도 1을 참조하면, 반도체기판 상에 차례로 적층된 금속막 및 포토레지스트패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 금속막을 식각함으로써, 금속 배선을 형성한다(10).
상기 금속막은 통상 알루미늄으로 형성되고, 구리막, 티타늄막 또는 텅스텐막으로 형성할 수도 있다. 상기 금속 배선 형성을 위한 식각 공정은 이방성 식각의 방법으로, Cl2가스 및 BCl3가스 중의 하나 또는 그들의 혼합가스를 식각 가스로 사용하여 실시하는 것이 바람직하다. 하지만 상기 금속막 식각 공정 후에, 상기 금속 배선 및 상기 포토레지스트 패턴의 측벽에는 염소를 포함하는 폴리머가 남는다.
종래 기술에서 언급한 바와 같이, 상기 폴리머 내의 염소는 상기 반도체기판이 식각 공정 후 챔버 밖으로 언로딩되었을때, 공기 중에 포함된 수소 원자와 결합하여 염산을 형성한다. 상기 염산은 강산성의 화학 물질로 상기 금속 배선의 표면을 부식시킨다. 따라서 상기 금속막 식각 공정 후, 상기 포토레지스트 패턴의 제거는 물론이고 상기 염산 형성을 억제시키는 공정이 필요하다.
이를 위해, 상기 금속 배선이 형성된 반도체기판을 플라즈마 전원이 구비된 애싱 장비의 챔버 내부로 로딩시킨다(12). 바람직하게는, 상기 금속 배선 형성을 위한 식각 공정과 상기 반도체기판의 로딩 공정 사이의 시간 간격을 줄인다.
도 2는 상기 플라즈마 전원이 구비된 애싱 장비를 나타내는 개략도이다.
도 2를 참조하면, 애싱 장비(50)는 반응 챔버(56) 내에 플라즈마 발생용 전극으로 사용되는 상부 전극(51)과 반도체기판(60)이 얹혀지는 하부 전극(52)을 구비한다. 상기 상부 전극(51)은 플라즈마 전원(55)에 연결된다. 또한 상기 반응 챔버(56)는 소스 가스를 주입하는 주입관(injection line)(53)과 반응 가스를 배출하기 위한 배출관(exhaust line)(54)을 구비한다.
도 1 및 도 2를 다시 참조하면, 상기 애싱 장비(50)의 제어부(controller)의 제 1 레지스터에 할당된(allocated) N 값을 "0"으로 초기화시킴과 동시에 제 2 레지스터에 할당된 K값을 원하는 사이클 수로 설정한다(14). 여기서 상기 N은 반복적으로 진행되는 공정의 회수를 나타내는 사이클 수에 해당하고, 상기 K는 작업자가 원하는 전체 사이클 수를 나타내는 값이다.
상기 애싱 챔버(56) 내부의 공기를 진공 펌프로 배출시키어 챔버 내부를 대기압보다 낮은 저압, 예컨대 0.5 내지 3 Torr의 압력으로 조절한다(16). 다음에, 금속 배선 및 포토레지시트 패턴을 갖는 상기 반도체기판(60)을 소정의 온도, 예컨대 200 내지 270℃로 가열한다(18). 그 후, 상기 플라즈마 전원(55)의 전력 및 주파수를 각각 2000 내지 3000 W 및 2.45 ㎓로 조절한다.
상기 애싱 챔버 내부로 패시베이팅 가스를 제 1 시간 동안(first duration; T1), 예컨대 5 내지 40 초 동안 주입시키는 제 1 단계를 실시한다(20). 상기 패시베이팅 가스는 수증기인 것이 바람직하며, 상기 수증기는 2000 내지 4000 sccm의 유량으로 상기 애싱 챔버에 주입되는 것이 바람직하다.
상기와 같은 압력, 온도 및 플라즈마 조건에서, 상기 수증기는 상기 폴리머 내의 잔류 염소 및 상기 금속막을 구성하는 알루미늄 등과 반응하여, AlClxOy와 같은 패시베이션 물질을 형성한다. 상기 AlClxOy는 휘발성 물질이 아니기 때문에 챔버밖으로 배출되지는 못하지만, 염소 원자가 염산을 형성하는 반응에 참여하지 못하게 하는 화합물이다. 따라서, 상기 금속 배선의 부식을 방지하는 역할을 하게 된다.
상기 제 1 단계(20)를 거친 후, 동일한 챔버 내부에 스트리핑 가스를 제 2 시간 동안(second duration; T2), 예컨대 5 내지 60 초 동안 주입시키는 제 2 단계를 실시한다(22). 상기 제 2 단계에서, 반도체 기판 상에 잔존하는 포토레지스트 패턴 및 상기 폴리머가 제거된다. 상기 제 2 단계에서, 상기 챔버 내부의 압력, 온도 및 플라즈마 전력은 상기 제 1 단계(20)에서와 동일하다. 또한 상기 스트리핑 가스는 산소 가스, 질소 가스 및 수증기로 구성된 혼합 가스를 사용하고, 그 각각은 5000 내지 10000sccm, 300 내지 800sccm 및 1 내지 1000sccm의 유량으로 상기 반응 챔버 내에 주입되는 것이 바람직하다. 또는 상기 산소 가스 및 질소 가스로만 상기 스트리핑 가스를 구성할 수도 있다.
상기한 바와 같이, 상기 제 1 단계(20)와 상기 제 2 단계(22)를 동일한 챔버에서 수행하고 그 챔버의 압력, 온도 및 플라즈마 전력을 동일하게 유지함으로써, 챔버를 바꿀 때 발생하는 공정 시간을 줄일 수 있다. 하지만, 상기 폴리머의 경화를 방지하기 위해, 상기 제 1 단계(20)의 온도를 상기 제 2 단계(22)보다 낮출 수도 있다.
상기 스트리핑 가스의 주입을 차단한 후, 상기 N 값을 1 만큼 증가시킨다(24). 이어서, 상기 N 값과 상기 K 값을 비교한다(26). 상기 N 값이 상기 K 값과 같을때까지 상기 제 1 단계(20) 및 상기 제 2 단계(22)를 반복적으로 실시한다.
반도체 제조 공정의 효율성 및 안정성등을 고려할 때, 상기 K 값은 3 인 것이 바람직하다. 즉, 상기 제 1 단계(20) 및 제 2 단계(22)로 이루어진 한 주기의 공정을 3번 반복하여 실시하는 것이 바람직하다. 이 경우에 있어, 바람직한 공정 조건들은 아래 표 1 및 표 2와 같다.
공통 공정 조건
온 도 250 ℃
압 력 1.3 Torr
플라즈마 출 력 2600 W
플라즈마 주파수 2.45 ㎓
표 1은 상기 제 1 단계(20) 및 제 2 단계(22) 모두에 있어 공통된 공정 조건을 나타낸다. 다만, 폴리머의 경화를 방지하기 위해, 상기한 바와 같이 상기 제 1 단계에서 상기 온도 조건을 좀더 낮게 조절할 수도 있다.
각 단계별 공정 조건
사용 가스 공정 시간(초)
유량(sccm) 1차 2차 3차
제 1 단계 H20 가스 20 20 20
3000
제 2 단계 O2가스 N2가스 H20 가스 20 20 60
7500 400 350
표 2는 상기 제 1 단계(20) 및 제 2 단계(22)에서 사용되는 공정 가스 및 각 공정 가스의 유량을 나타낸다. 또한 상기 제 1 단계(20) 및 제 2 단계(22)를 세번 반복하는 동안 각 단계의 공정 시간을 나타낸다.
상술한 바와 같이 본 발명에 따르면, 제 1 단계 및 제 2 단계에서 수증기를 사용하는 애싱 공정을 적어도 2회 반복적으로 실시한다. 이에 따라, 금속 배선의 손상을 방지함은 물론 포토레지스트 및 폴리머의 잔존에 따른 문제를 현저히 개선할 수 있다.

Claims (15)

  1. 반도체기판 상에 차례로 적층된 금속 배선 및 포토레지스트 패턴을 형성하는 단계;
    상기 금속 배선 및 상기 포토레지스트 패턴을 포함하는 반도체기판을 플라즈마 전원을 구비한 애싱 장비의 챔버 내로 로딩하는 단계;
    상기 플라즈마 전원이 켜진 챔버 내로 패시베이팅 가스를 주입하는 단계; 및
    상기 플라즈마 전원이 켜진 챔버 내로 스트리핑 가스를 주입하는 단계를 포함하되, 상기 패시베이팅 가스를 주입하는 단계 및 상기 스트리핑 가스를 주입하는 단계를 적어도 2 회 반복적으로 실시하는 것을 특징으로 하는 반도체 소자의 애싱 방법.
  2. 제 1 항에 있어서,
    상기 금속 배선 및 포토레지스트 패턴을 형성하는 단계는
    상기 반도체기판 상에 금속막을 형성하는 단계;
    상기 금속막 상에 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각마스크로, Cl2가스 및 BCl3가스를 식각 가스로 사용하여, 상기 금속막을 식각하는 단계를 포함하는 반도체 소자의 애싱 방법.
  3. 제 1 항에 있어서,
    상기 패시베이팅 가스는 수증기(H2O)인 것을 특징으로 하는 반도체 소자의 애싱 방법.
  4. 제 1 항에 있어서,
    상기 스트리핑 가스는 산소(O2) 가스, 질소(N2) 가스 및 수증기(H2O)의 혼합 가스인 것을 특징으로 하는 반도체 소자의 애싱 방법.
  5. 제 1 항에 있어서,
    상기 스트리핑 가스는 산소 가스 및 질소 가스의 혼합 가스인 것을 특징으로 하는 반도체 소자의 애싱 방법.
  6. 제 1 항에 있어서,
    상기 패시베이팅 가스를 주입하는 단계 및 상기 스트리핑 가스를 주입하는 단계는 0.5 내지 3 Torr의 압력에서 실시하는 것을 특징으로 하는 반도체 소자의 애싱 방법.
  7. 제 1 항에 있어서,
    상기 패시베이팅 가스를 주입하는 단계 및 상기 스트리핑 가스를 주입하는단계는 2000 내지 3000 W의 플라즈마 전원 전력이 인가된 챔버 내에서 실시되는 것을 특징으로 하는 반도체 소자의 애싱 방법.
  8. 제 1 항에 있어서,
    상기 패시베이팅 가스를 주입하는 단계 및 상기 스트리핑 가스를 주입하는 단계는 200 내지 270℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 애싱 방법.
  9. 제 3 항에 있어서,
    상기 수증기는 2000 내지 4000sccm의 유량으로 주입되는 것을 특징으로 하는 반도체 소자의 애싱 방법.
  10. 제 1 항에 있어서,
    상기 패시베이팅 가스를 주입하는 단계는 5 내지 40 초의 시간 동안 실시하는 것을 특징으로 하는 반도체 소자의 애싱 방법.
  11. 제 4 항에 있어서,
    상기 산소 가스는 5000 내지 10000sccm의 유량으로 주입되는 것을 특징으로 하는 반도체 소자의 애싱 방법.
  12. 제 4 항에 있어서,
    상기 질소 가스는 300 내지 800sccm의 유량으로 주입되는 것을 특징으로 하는 반도체 소자의 애싱 방법.
  13. 제 4 항에 있어서,
    상기 수증기는 1 내지 1000sccm의 유량으로 주입하는 것을 특징으로 하는 반도체 소자의 애싱 방법.
  14. 제 1 항에 있어서,
    상기 스트리핑 가스를 주입하는 단계는 5 내지 60 초의 시간 동안 실시하는 것을 특징으로 하는 반도체 소자의 애싱 방법.
  15. 제 1 항에 있어서,
    상기 패시베이팅 가스를 주입하는 단계 및 상기 스트리핑 가스를 주입하는 단계는 동일한 반응챔버 내에서 실시하는 것을 특징으로 하는 반도체 소자의 애싱 방법.
KR10-2001-0048971A 2001-08-14 2001-08-14 금속 배선을 갖는 반도체 소자의 애싱 방법 KR100399354B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0048971A KR100399354B1 (ko) 2001-08-14 2001-08-14 금속 배선을 갖는 반도체 소자의 애싱 방법
US10/218,014 US6719917B2 (en) 2001-08-14 2002-08-12 Method of ashing semiconductor device having metal interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0048971A KR100399354B1 (ko) 2001-08-14 2001-08-14 금속 배선을 갖는 반도체 소자의 애싱 방법

Publications (2)

Publication Number Publication Date
KR20030014968A true KR20030014968A (ko) 2003-02-20
KR100399354B1 KR100399354B1 (ko) 2003-09-26

Family

ID=19713188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0048971A KR100399354B1 (ko) 2001-08-14 2001-08-14 금속 배선을 갖는 반도체 소자의 애싱 방법

Country Status (2)

Country Link
US (1) US6719917B2 (ko)
KR (1) KR100399354B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794514B1 (ko) * 2006-07-31 2008-01-16 피에스케이 주식회사 기판 에싱 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
US5200031A (en) * 1991-08-26 1993-04-06 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from one or more previous metal etch steps
JP3074634B2 (ja) * 1994-03-28 2000-08-07 三菱瓦斯化学株式会社 フォトレジスト用剥離液及び配線パターンの形成方法
KR960009976A (ko) 1994-09-23 1996-04-20 전창호 이쑤시게의 제조방법 및 그의 조성물
KR19980041519A (ko) * 1996-11-30 1998-08-17 김광호 반도체장치의 제조방법
US5925577A (en) * 1997-02-19 1999-07-20 Vlsi Technology, Inc. Method for forming via contact hole in a semiconductor device
KR100271915B1 (ko) * 1998-09-09 2000-12-01 황인길 포토레지스트 제거 방법
KR20000028029A (ko) * 1998-10-30 2000-05-15 윤종용 반도체 제조공정에서의 감광막 제거방법
KR20000033379A (ko) * 1998-11-23 2000-06-15 윤종용 금속 배선 형성 방법
JP4123620B2 (ja) * 1999-02-12 2008-07-23 ヤマハ株式会社 配線形成法
KR100347540B1 (ko) * 1999-12-22 2002-08-07 주식회사 하이닉스반도체 알루미늄 금속막 식각 방법
US6207565B1 (en) * 2000-01-13 2001-03-27 Vlsi Technology, Inc Integrated process for ashing resist and treating silicon after masked spacer etch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794514B1 (ko) * 2006-07-31 2008-01-16 피에스케이 주식회사 기판 에싱 방법

Also Published As

Publication number Publication date
KR100399354B1 (ko) 2003-09-26
US6719917B2 (en) 2004-04-13
US20030109393A1 (en) 2003-06-12

Similar Documents

Publication Publication Date Title
KR102627546B1 (ko) 이방성 텅스텐 에칭을 위한 방법 및 장치
US10192751B2 (en) Systems and methods for ultrahigh selective nitride etch
US6692903B2 (en) Substrate cleaning apparatus and method
US4613400A (en) In-situ photoresist capping process for plasma etching
US5811357A (en) Process of etching an oxide layer
KR20160075358A (ko) 선택적인 질화물 에칭
JP2011066164A (ja) マスクパターンの形成方法及び半導体装置の製造方法
US7199059B2 (en) Method for removing polymer as etching residue
KR100399354B1 (ko) 금속 배선을 갖는 반도체 소자의 애싱 방법
US7001838B2 (en) Method of wet etching an inorganic antireflection layer
Hunag et al. A novel UV baking process to improve DUV photoresist hardness
KR100814409B1 (ko) 애싱 방법 및 이를 수행하기 위한 장치
JP2004514272A (ja) 基板のクリーニング装置及び方法
CN114388360A (zh) 一种铝衬垫刻蚀聚合物去除方法
US5939241A (en) Method of preventing photoresist residue on metal lines
TWI836713B (zh) 基板處理方法
KR100215601B1 (ko) 반도체장치의 제조방법
KR100342393B1 (ko) 반도체 소자의 감광막 제거 방법
KR19980048686A (ko) 폴리머 흡착을 방지하기 위한 진공 배기 장치
KR100895828B1 (ko) 트렌치 형성 방법
KR20030059573A (ko) 퍼지장치가 구비된 식각장비
KR20220082979A (ko) 기판 처리 장치를 이용한 기판 처리 방법
KR19990047772A (ko) 폴리실리콘 식각방법 및 그 식각장치
KR20230069818A (ko) 기판 처리 방법
KR20010005085A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee