KR20030008067A - 듀얼다마신 금속 배선 형성 방법 - Google Patents

듀얼다마신 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20030008067A
KR20030008067A KR1020010042821A KR20010042821A KR20030008067A KR 20030008067 A KR20030008067 A KR 20030008067A KR 1020010042821 A KR1020010042821 A KR 1020010042821A KR 20010042821 A KR20010042821 A KR 20010042821A KR 20030008067 A KR20030008067 A KR 20030008067A
Authority
KR
South Korea
Prior art keywords
film
forming
interlayer insulating
metal
insulating film
Prior art date
Application number
KR1020010042821A
Other languages
English (en)
Inventor
김병희
이명범
이종명
최길현
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010042821A priority Critical patent/KR20030008067A/ko
Publication of KR20030008067A publication Critical patent/KR20030008067A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

고집적 반도체 소자의 듀얼다마신 금속 배선 형성 방법에 관하여 개시한다. 본 발명에 따른 듀얼다마신 금속 배선 형성 방법에서는, 반도체 기판상에 제1 홀 영역을 한정하는 제1 층간절연막 패턴을 형성한다. 상기 제1 홀 영역과 연통되고, 상기 제1 홀 영역보다 더 큰 폭을 가지는 제2 홀 영역을 한정하는 제2 층간절연막 패턴을 상기 제1 층간절연막 패턴 위에 형성한다. CVD(chemical vapor deposition) 방법을 이용하여, 상기 제1 홀 영역의 내부에만 금속 라이너를 형성한다. PVD(physical vapor deposition) 방법을 이용하여, 상기 금속 라이너가 형성된 제1 홀 영역의 내부와, 상기 제2 홀 영역의 내부를 각각 매립하는 금속막을 형성한다.

Description

듀얼다마신 금속 배선 형성 방법 {Dual damascene metallization method}
본 발명은 반도체 집적 회로의 제조 방법에 관한 것으로, 특히 듀얼다마신 방법에 의하여 금속 배선을 형성하는 방법에 관한 것이다.
반도체 소자는 트랜지스터, 저항 및 커패시터 등으로 구성되며, 이러한 반도체 소자를 반도체 기판상에 구현하는 데 있어서 금속 배선은 필수적으로 요구된다. 금속 배선은 전기적인 신호를 전송하는 역할을 하므로 전기적인 저항이 낮아야 함은 물론 경제적이고 신뢰성이 높아야 한다.
한편, 반도체 소자의 집적도가 증가함에 따라 금속 배선의 폭 및 두께는 점점 감소하고, 콘택홀의 크기도 점점 감소하고 있다. 따라서, 콘택홀의 아스펙트 비(aspect ratio)가 증가하여, 콘택홀 내에 금속 배선을 완전히 채우는 기술이 매우 중요해지고 있다. 또한, 패턴 사이즈가 미세화됨에 따라 회로의 선폭이 점점 줄어들고, 그에 따라 금속막을 식각하여 배선을 형성하는 데 있어서 점점 어려움이 가중되고 있다.
금속 배선층에서의 저항을 낮추기 위하여 금속 배선층을 형성하는 금속 재료로서 비저항이 낮은 금속인 구리가 널리 사용되고 있다. 구리 배선은 사진 식각 기술에 의하여 직접 패터닝하여 얻기는 어렵다. 따라서, 구리 배선을 형성하기 위하여 듀얼다마신 공정을 주로 이용하고 있다. 또한, 금속 배선층을 형성하는 데 널리 사용되고 있는 다른 금속 재료로서 알루미늄이 있다. 알루미늄막은 건식 식각이 비교적 용이하기 때문에 아직까지는 듀얼다마신 공정을 적용하는 기술에 대하여 많은 연구가 이루어지 않고 있다. 그러나, 반도체 소자의 고집적화 및 패턴 사이즈의 미세화에 따라 아스펙트비가 큰 콘택홀 내에 알루미늄 배선을 형성하기 위하여 듀얼다마신 공정을 적용할 필요가 있다. 이와 같이, 큰 아스펙트 비를 가지는 콘택홀을 가지는 구조에서 듀얼다마신 공정을 적용하는 데 있어서, 상기 콘택홀 내에 금속막을 형성할 때 스텝 커버리지와 금속막의 매립 특성이 매우 중요한 인자로 작용하게 된다. 따라서, 고집적 반도체 소자의 제조 공정에 적용될 수 있도록 큰 아스펙트 비를 가지는 콘택을 형성하기 위한 듀얼다마신 공정을 개발하는 것이 필요하다.
본 발명의 목적은 고집적 반도체 소자에서 큰 아스펙트 비를 가지는 구조에 적용될 수 있는 듀얼다마신 금속 배선 형성 방법을 제공하는 것이다.
도 1a 내지 도 1k는 본 발명의 제1 실시예에 따른 듀얼다마신 금속 배선 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 듀얼다마신 금속 배선 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 3a 내지 도 3f는 본 발명의 제3 실시예에 따른 듀얼다마신 금속 배선 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 반도체 기판, 12: 도전층, 20: 제1 층간절연막, 20a: 제1 층간절연막 패턴, 22: 식각 저지막, 22a: 식각 저지막 패턴, 32: 제1 저항성 금속막, 34: 제1 장벽 금속막, 40: 희생 절연막, 50: 제2 층간절연막 패턴, 62: 금속 라이너, 64: 금속막, 64a: 금속막, 64b: 배선, 70: 열처리, h1: 제1 홀 영역, h2: 제2 홀 영역.
상기 목적을 달성하기 위하여, 본 발명에 따른 듀얼다마신 금속 배선 형성 방법에서는, 반도체 기판상에 제1 홀 영역을 한정하는 제1 층간절연막 패턴을 형성한다. 상기 제1 홀 영역과 연통되고, 상기 제1 홀 영역보다 더 큰 폭을 가지는 제2 홀 영역을 한정하는 제2 층간절연막 패턴을 상기 제1 층간절연막 패턴 위에 형성한다. CVD(chemical vapor deposition) 방법을 이용하여, 상기 제1 홀 영역의 내부에만 금속 라이너를 형성한다. PVD(physical vapor deposition) 방법을 이용하여, 상기 금속 라이너가 형성된 제1 홀 영역의 내부와, 상기 제2 홀 영역의 내부를 각각 매립하는 금속막을 형성한다.
본 발명에 따른 듀얼다마신 금속 배선 형성 방법에서는 상기 제2 층간절연막 패턴을 형성하기 전에, 상기 제1 홀 영역의 내부에 제1 장벽 금속막을 형성하는 단계를 더 포함할 수 있다. 이 때, 상기 금속 라이너는 상기 제1 장벽 금속막 위에 형성된다.
또한, 본 발명에 따른 듀얼다마신 금속 배선 형성 방법에서는 상기 제1 장벽금속막을 형성하기 전에, 상기 제1 홀 영역의 내부에 제1 저항성 금속막을 형성하는 단계를 더 포함할 수 있다. 이 때, 상기 제1 장벽 금속막은 상기 제1 저항성 금속막 위에 형성된다.
또한, 본 발명에 따른 듀얼다마신 금속 배선 형성 방법에서는 상기 제1 층간절연막 패턴을 형성한 후, 상기 제2 층간절연막 패턴을 형성하기 전에, 상기 제1 층간절연막 패턴 위에 식각 저지막을 형성하는 단계를 더 포함할 수 있다. 상기 식각 저지막은 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막, 또는 이들의 복합막으로 이루어진다. 상기 제1 장벽 금속막은 상기 식각 저지막이 형성된 후에 형성될 수도 있으며, 상기 식각 저지막이 형성되기 전에 형성될 수도 있다.
본 발명에 따른 듀얼다마신 금속 배선 형성 방법에서 상기 제2 층간절연막 패턴을 형성하는 단계에서는, 먼저 상기 제1 장벽 금속막이 형성된 제1 홀 영역 내부를 희생 절연막으로 채운다. 그 후, 상기 희생 절연막을 포함하는 결과물상에 제2 층간절연막을 형성한다. 상기 제2 층간절연막을 패터닝하여 상기 희생 절연막을 노출시키는 상기 제2 층간절연막 패턴을 형성한다. 상기 희생 절연막을 제거하여 상기 제1 장벽 금속막을 노출시킨다. 상기 희생 절연막은 FOX(flowable oxide) 또는 SOG(spin on glass)로 이루어질 수 있다.
본 발명에 따른 듀얼다마신 금속 배선 형성 방법에서, 상기 제2 층간절연막 패턴을 형성한 후, 상기 금속 라이너를 형성하기 전에, 상기 제1 장벽 금속막이 노출되도록 상기 제2 홀 영역의 내부 및 상기 제2 층간절연막 패턴의 상부에만 제2 장벽 금속막을 형성하는 단계와, 상기 제2 장벽 금속막 위에 금속 증착 방지막을형성하는 단계를 더 포함할 수 있다. 또한, 상기 제2 장벽 금속막을 형성하기 전에 상기 제1 장벽 금속막이 노출되도록 상기 제2 홀 영역의 내부 및 상기 제2 층간절연막 패턴의 상부에만 제2 저항성 금속막을 형성하는 단계를 더 포함할 수 있다. 이 때, 상기 제2 장벽 금속막은 상기 제2 저항성 금속막 위에 형성된다.
또한, 본 발명에 따른 듀얼다마신 금속 배선 형성 방법에서는 상기 금속막 형성 단계 후에, 상기 금속막을 열처리하여 리플로우시키는 단계를 더 포함할 수 있다.
또한, 본 발명에 따른 듀얼다마신 금속 배선 형성 방법에서는 상기 금속막을 복수의 배선으로 분리시키기 위하여 상기 제2 층간절연막 패턴의 상면이 노출되도록 CMP(chemical mechanical polishing) 공정을 행하는 단계를 더 포함할 수 있다.
본 발명에 따른 듀얼다마신 금속 배선 형성 방법은 고집적 반도체 소자의 제조 공정에서 큰 아스펙트 비를 가지는 콘택을 형성하기 위한 듀얼다마신 공정에 유용하게 적용될 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 1a 내지 도 1k는 본 발명의 제1 실시예에 따른 듀얼다마신 금속 배선 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10)상에 도전층(12)을 형성하고, 상기 도전층(12)이 형성된 결과물을 덮도록 제1 층간절연막(20)을 형성한다. 상기 제1 층간절연막(20)은 예를 들면 BPSG(borophosphosilicate glass)막 또는 실리콘 산화막으로 형성한다. 그 후, 상기 제1 층간절연막(20) 위에 식각 저지막(22)을 형성한다. 상기 식각 저지막(22)은 상기 제1 층간절연막(20)과는 식각 선택비가 있는 물질로 형성한다. 예를 들면, 상기 식각 저지막(22)은 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막 또는 이들의 복합막으로 형성할 수 있다.
도 1b를 참조하면, 포토리소그래피 공정에 의하여 상기 식각 저지막(22) 및 제1 층간절연막(20)을 차례로 패터닝하여 상기 도전층(12)의 상면을 노출시키는 제1 홀 영역(h1)을 한정하는 제1 층간절연막 패턴(20a) 및 식각 저지막 패턴(22a)을 형성한다. 본 실시예에서는 상기 제1 홀 영역(h1)이 상기 도전층(12)의 상면을 노출시키는 콘택홀의 형태를 가지는 것으로 설명하지만, 상기 도전층(12)을 노출시키기 않도록 형성되는 그루브(groove)의 형태를 가질 수도 있다. 도 1b에서, 상기 제1 층간절연막 패턴(20a)의 측벽, 상기 식각 저지막 패턴(22a)의 측벽, 및 상기 도전층(12)의 노출된 상면은 상기 제1 홀 영역(h1)의 내측벽을 구성하게 된다.
도 1c를 참조하면, 상기 제1 홀 영역(h1)의 내측벽 및 상기 식각 저지막 패턴(22a)의 상면에 제1 저항성 금속막(32) 및 제1 장벽 금속막(34)을 차례로 형성한다. 상기 제1 저항성 금속막(32) 및 제1 장벽 금속막(34)은 각각 Ti막 및 TiN막으로 형성하는 것이 바람직하다.
도 1d를 참조하면, 상기 제1 장벽 금속막(34)이 형성된 상기 제1 홀 영역(h1) 내부를 희생 절연막(40)으로 채운다. 상기 희생 절연막(40)은 상기 제1 홀 영역(h1) 내부에 형성된 상기 제1 장벽 금속막(34)을 보호하기 위하여 형성되는 것으로, 상기 제1 층간절연막 패턴(20a) 또는 후속 공정에서 형성될 층간절연막을구성하는 물질보다 식각 속도가 빠른 물질로 형성된다. 예를 들면, 상기 희생 절연막(40)은 FOX(flowable oxide) 또는 SOG(spin on glass)로 형성된다.
도 1e를 참조하면, CMP(chemical mechanical polishing) 방법 또는 에치백(etch back) 방법을 이용하여 상면에 노출된 상기 제1 장벽 금속막(34)과 그 아래 형성되어 있는 상기 제1 저항성 금속막(32)을 제거하여 상기 식각 저지막 패턴(22a)의 상면을 노출시킨다.
도 1f를 참조하면, 상기 식각 저지막 패턴(22a)의 상면이 노출된 결과물상에 제2 층간절연막을 형성한 후, 금속 배선이 형성될 부분이 제거되도록 상기 제2 층간절연막을 패터닝하여 제2 홀 영역(h2)을 한정하는 제2 층간절연막 패턴(50)을 형성한다. 상기 제2 층간절연막은 BPSG 또는 실리콘 산화막으로 형성한다. 상기 제2 홀 영역(h2)은 금속 배선이 형성될 영역으로서, 상기 제1 홀 영역(h1) 보다 더 큰 폭으로 형성되며, 상기 제2 홀 영역(h2)을 통하여 상기 제1 홀 영역(h1) 내부에 형성된 상기 희생 절연막(40)이 노출되도록 형성된다. 상기 제2 층간절연막 패턴(50)을 형성하기 위한 패터닝시에, 상기 제2 홀 영역(h2)이 상기 제1 홀 영역(h1)보다 더 큰 폭을 가지도록 형성되어도, 상기 식각 저지막 패턴(22a)에 의하여 상기 제1 층간절연막 패턴(20a)이 보호되어 안정된 구조가 얻어질 수 있다.
도 1g를 참조하면, 상기 희생 절연막(40)을 습식 식각 방법으로 제거하여 상기 제1 홀 영역(h1) 내부의 제1 장벽 금속막(34)을 노출시킨다.
도 1h를 참조하면, CVD(chemical vapor deposition) 방법을 이용하여 상기 제1 홀 영역(h1) 내부에 있는 상기 제1 장벽 금속막(34) 위에만 선택적으로 금속라이너(62)를 약 10 ∼ 1000Å의 두께로 형성한다. 상기 금속 라이너(62)는 구리 또는 알루미늄으로 이루어질 수 있다. 상기 금속 라이너(62)를 CVD 방법으로 형성하기 위하여 사용되는 전구체들은 절연층과 도전층 위에서 각각 서로 다른 증착 특성을 나타낸다. 즉, 이들 전구체는 절연층의 경우보다 도전층의 경우에 증착 선택비가 훨씬 더 크다. 따라서, CVD 방법에 의하여 형성되는 상기 금속 라이너(62)는 절연층인 상기 제2 층간절연막 패턴(50) 또는 상기 식각 저지막 패턴(22a) 위에서는 성장되지 않고, 상기 제1 홀 영역(h1) 내부에 형성되어 있는 도전층인 상기 제1 장벽 금속막(34) 위에만 상기 금속 라이너(62)가 형성될 수 있다.
상기 금속 라이너(62)로서 구리 라이너를 형성하는 경우에는, Cu+1(hfac)TMVS를 구리 소스로 사용하여 선택적 MOCVD(selective metal organic CVD) 공정으로 형성한다. 이 때, 상기 구리 라이너를 형성하기 위한 선택적 MOCVD 공정은 100mTorr ∼ 10Torr의 압력과, 150 ∼ 350℃의 온도 조건하에서 행하는 것이 바람직하다.
상기 금속 라이너(62)로서 알루미늄 라이너를 형성하는 경우에는, DMAH(dimethylaluminum hydride), TMAA(trimethylamine alane), DMEAA(dimethylethylamine alane) 또는 MPA(methylpyrrolidine alane)과 같은 유기금속 화합물(organometallic compound)로 이루어지는 전구체를 알루미늄 소스로 사용하여 선택적 MOCVD 방법을 이용하여 형성한다. 상기 알루미늄 라이너를 형성하기 위한 선택적 MOCVD 공정은 0.5 ∼ 5torr의 압력 및 100 ∼ 300℃의 온도 조건하에서 행하는 것이 바람직하다.
도 1i를 참조하면, PVD(physical vapor deposition) 방법을 이용하여 상기 금속 라이너(62)가 형성된 제1 홀 영역(h1)의 내부와, 상기 제2 홀 영역(h2)의 내부를 각각 매립하도록 금속막(64)을 형성한다. 상기 금속막(64)은 구리, 알루미늄, 또는 알루미늄 합금으로 이루어질 수 있다.
상기 금속막(64)을 PVD 방법으로 형성하기 위하여, 예를 들면 직류 스퍼터링(DC sputtering), 직류 마그네트론 스퍼터링(DC magnetron sputtering), 교류 스퍼터링(AC sputtering) 또는 교류 마그네트론 스퍼터링(AC magnetron sputtering) 방법을 이용할 수 있다. 바람직하게는, 상기 금속막(64)은 직류 마그네트론 스퍼터링 방법으로 형성된다.
도 1j를 참조하면, 상기 금속막(64)이 형성된 결과물을 열처리(70)하여 리플로우(reflow)시킨다. 이를 위하여, 상기 금속막(64)이 형성된 결과물을 아르곤과 같은 불활성 가스 분위기로 수 초 ∼ 수 분, 바람직하게는 30 ∼ 180초 동안 350 ∼ 500℃로 열처리한다. 상기 리플로우를 위한 열처리(70) 공정은 상기 금속막(64)의 표면 산화를 최대한 억제시킨 상태에서 진행되어야 한다. 따라서, 상기 열처리시에는 1torr 이하의 압력, 바람직하게는 10-6torr 이하의 고진공 상태에서 행하는 것이 바람직하다. 상기와 같이 리플로우를 위한 열처리(70) 공정을 행한 결과, 상기 금속 라이너(62) 및 금속막(64)이 서로 혼합된 상태의 보이드(void) 없는 금속막(64a)이 얻어진다. 도 1i를 참조하여 설명한 상기 금속막(64) 형성 단계에서 증착 온도를 350 ∼ 500℃의 고온으로 하는 경우에는 도 1j를 참조하여 설명한 바와 같은 열처리(70) 공정을 생략할 수 있다.
도 1k를 참조하면, 상기 제2 층간절연막 패턴(50)의 상면이 노출되도록 상기 결과물을 CMP(chemical mechanical polishing) 방법에 의하여 평탄화시켜서 상기 금속막(64a)을 복수의 배선(64b)으로 분리시킨다.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 듀얼다마신 금속 배선 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2a를 참조하면, 도 1a 내지 도 1g를 참조하여 설명한 바와 같은 방법으로, 반도체 기판(110)상의 도전층(112)을 노출시키도록 형성되는 제1 홀 영역(h3)을 한정하는 제1 층간절연막 패턴(120a) 및 식각 저지막 패턴(122a)과, 상기 제1 홀 영역(h3) 내부에 형성된 제1 저항성 금속막(132) 및 제1 장벽 금속막(134)과, 제2 홀 영역(h4)을 한정하는 제2 층간절연막 패턴(150)을 형성한다. 그 후, 상기 제1 홀 영역(h3) 내부에 있는 상기 제1 장벽 금속막(134)이 노출되도록 상기 제2 홀 영역(h4)의 내부 및 상기 제2 층간절연막 패턴(150)의 상부에만 제2 저항성 금속막(152) 및 제2 장벽 금속막(154)을 차례로 형성한다. 상기 제2 저항성 금속막(152) 및 제2 장벽 금속막(154)은 각각 Ti막 및 TiN막으로 형성하는 것이 바람직하다.
도 2b를 참조하면, 상기 제2 장벽 금속막(154) 위에 금속 증착 방지막(156)을 형성한다. 상기 금속 증착 방지막(156)은 예를 들면 알루미늄 산화막, 알루미늄 질화막, 탄탈륨 산화막, 타이타늄 산화막 또는 실리콘 질화막으로 형성될 수 있다.
상기 금속 증착 방지막(156)은 원하는 물질을 직접 증착하는 방법으로 형성될 수 있다. 또는, 상기 제2 장벽 금속막(154)의 상부에 소정의 물질막을 먼저 증착한 후, 상기 물질막을 산화시키거나 질화시키는 방법으로 상기 금속 증착 방지막(156)을 형성할 수도 있다.
도 2c를 참조하면, 도 1h를 참조하여 설명한 바와 같은 방법으로 상기 제1 홀 영역(h3) 내의 상기 제1 장벽 금속막(134) 위에만 금속 라이너(162)를 형성한다. 상기 제2 홀 영역(h4) 내에서 상기 제2 장벽 금속막(154)의 표면에 상기 금속 증착 방지막(156)이 형성되어 있으므로, 상기 제2 홀 영역(h4) 내부에는 상기 금속 라이너(162)의 성장이 억제될 수 있다.
그 후, 도 1i 내지 도 1k를 참조하여 설명한 바와 같은 방법으로 듀얼다마신 구조의 금속 배선을 형성한다.
상기 설명한 본 발명의 제2 실시예에서는 금속 배선이 형성될 제2 홀 영역(h4)에도 상기 제2 저항성 금속막(152) 및 제2 장벽 금속막(154)을 형성하므로, 상기 제2 홀 영역(h4) 내에 형성되는 금속 배선과 제1 층간절연막 패턴(120a)의 사이, 및 상기 금속 배선과 제2 층간절연막 패턴(150) 사이에 상기 저항성 금속막(152) 및 제2 장벽 금속막(154)이 존재하게 된다.
도 3a 내지 도 3f는 본 발명의 제3 실시예에 따른 듀얼다마신 금속 배선 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 3a를 참조하면, 도 1a 및 도 1b를 참조하여 설명한 바와 같은 방법으로 반도체 기판(210)상에 도전층(212)을 형성하고, 상기 도전층(212)의 상면을 노출시키는 제1 홀 영역(h5)을 한정하도록 제1 층간절연막 패턴(220a)을 형성한다.
도 3b를 참조하면, 상기 제1 홀 영역(h5)의 내측벽 및 상기 제1 층간절연막패턴(220a)의 상면에 제1 저항성 금속막(232) 및 제1 장벽 금속막(234)을 차례로 형성한다. 상기 제1 저항성 금속막(232) 및 제1 장벽 금속막(234)은 각각 Ti막 및 TiN막으로 형성하는 것이 바람직하다.
도 3c를 참조하면, 상기 제1 장벽 금속막(234)이 형성된 상기 제1 홀 영역(h5) 내부를 희생 절연막(240)으로 채운다. 상기 희생 절연막(240)은 상기 제1 홀 영역(h5) 내부에 형성된 상기 제1 장벽 금속막(234)을 보호하기 위하여 형성되는 것으로, 상기 제1 층간절연막 패턴(220a) 또는 후속 공정에서 형성될 층간절연막을 구성하는 물질보다 식각 속도가 빠른 물질로 형성된다. 예를 들면, 상기 희생 절연막(240)은 FOX 또는 SOG로 형성된다.
도 3d를 참조하면, CMP 방법 또는 에치백 방법을 이용하여 상면에 노출된 상기 제1 장벽 금속막(234)과 그 아래 형성되어 있는 상기 제1 저항성 금속막(232)을 제거하여 제1 층간절연막 패턴(220a)의 상면을 노출시킨다.
도 3e를 참조하면, 상기 제1 층간절연막 패턴(220a)의 상면이 노출된 결과물 전면에 식각 저지막(242)과 제2 층간절연막(250)을 차례로 형성한다. 상기 식각 저지막(242)은 상기 제1 층간절연막 패턴(220a)과는 식각 선택비가 있는 물질로 형성한다. 예를 들면, 상기 식각 저지막(242)은 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막 또는 이들의 복합막으로 형성할 수 있다.
도 3f를 참조하면, 포토리소그래피 공정에 의하여 상기 제2 층간절연막(250) 및 식각 저지막(242)을 차례로 패터닝하여 제2 층간절연막 패턴(250a) 및 식각 저지막 패턴(242a)을 형성한다. 상기 제2 층간절연막 패턴(250a) 및 식각 저지막 패턴(242a)에 의하여 상기 희생 절연막(240)의 상면을 노출시키는 제2 홀 영역(h6)이 한정된다. 상기 제2 홀 영역(h6)은 금속 배선이 형성될 영역으로서, 상기 제1 홀 영역(h5) 보다 더 큰 폭으로 형성된다. 상기 제2 층간절연막 패턴(250a)을 형성하기 위한 패터닝시에, 상기 제2 홀 영역(h6)이 상기 제1 홀 영역(h1)보다 더 큰 폭을 가지도록 형성되어도, 상기 식각 저지막(242)에 의하여 상기 제1 층간절연막 패턴(220a)이 보호될 수 있다.
상기 제2 층간절연막 패턴(250a)이 형성된 결과물상에서 상기 희생 절연막(240)을 습식 식각 방법으로 제거하여 상기 제1 홀 영역(h5) 내부의 제1 장벽 금속막(234)을 노출시킨다.
그 후, 도 1h 내지 도 1k를 참조하여 설명한 바와 같은 제1 실시예에 따른 방법, 또는 도 2a 내지 도 2c를 참조하여 설명한 바와 같은 제2 실시예에 따른 방법에 의하여 듀얼다마신 구조의 금속 배선을 형성한다.
상기한 바와 같이, 본 발명에서는 듀얼다마신 구조의 금속 배선을 형성하기 위하여 먼저 반도체 기판상에 제1 홀 영역을 한정하는 제1 층간절연막 패턴과, 상기 제1 홀 영역과 연통되고 상기 제1 홀 영역보다 더 큰 폭을 가지는 제2 홀 영역을 한정하는 제2 층간절연막 패턴을 차례로 형성한다. 그 후, CVD 방법을 이용하여, 상기 제1 홀 영역의 내부에만 금속 라이너를 형성한다. 이어서 PVD 방법을 이용하여, 상기 금속 라이너가 형성된 제1 홀 영역의 내부와, 상기 제2 홀 영역의 내부를 각각 매립하는 금속막을 형성한다.
본 발명에 따른 듀얼다마신 금속 배선 형성 방법은 큰 아스펙트 비를 가지는 콘택홀을 가지는 구조에 적용될 때 듀얼다마신 구조로 매립된 금속막의 매립 특성 및 스텝 커버리지 특성이 매우 우수하다. 따라서, 고집적 반도체 소자의 제조 공정에서 큰 아스펙트 비를 가지는 콘택을 형성하기 위한 듀얼다마신 공정에 유용하게 적용될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (20)

  1. 반도체 기판상에 제1 홀 영역을 한정하는 제1 층간절연막 패턴을 형성하는 단계와,
    상기 제1 홀 영역과 연통되고, 상기 제1 홀 영역보다 더 큰 폭을 가지는 제2 홀 영역을 한정하는 제2 층간절연막 패턴을 상기 제1 층간절연막 패턴 위에 형성하는 단계와,
    CVD(chemical vapor deposition) 방법을 이용하여, 상기 제1 홀 영역의 내부에만 금속 라이너를 형성하는 단계와,
    PVD(physical vapor deposition) 방법을 이용하여, 상기 금속 라이너가 형성된 제1 홀 영역의 내부와, 상기 제2 홀 영역의 내부를 각각 매립하는 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 제2 층간절연막 패턴을 형성하기 전에,
    상기 제1 홀 영역의 내부에 제1 장벽 금속막을 형성하는 단계를 더 포함하고,
    상기 금속 라이너는 상기 제1 장벽 금속막 위에 형성되는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  3. 제2항에 있어서, 상기 제1 장벽 금속막은 TiN막인 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  4. 제2항에 있어서, 상기 제1 장벽 금속막을 형성하기 전에
    상기 제1 홀 영역의 내부에 제1 저항성 금속막을 형성하는 단계를 더 포함하고,
    상기 제1 장벽 금속막은 상기 제1 저항성 금속막 위에 형성되는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  5. 제4항에 있어서, 상기 제1 저항성 금속막은 Ti막인 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  6. 제2항에 있어서, 상기 제1 층간절연막 패턴을 형성한 후, 상기 제2 층간절연막 패턴을 형성하기 전에,
    상기 제1 층간절연막 패턴 위에 식각 저지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  7. 제6항에 있어서, 상기 식각 저지막은 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막, 또는 이들의 복합막으로 이루어지는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  8. 제6항에 있어서, 상기 제1 장벽 금속막은 상기 식각 저지막이 형성된 후에 형성되는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  9. 제6항에 있어서, 상기 제1 장벽 금속막은 상기 식각 저지막이 형성되기 전에 형성되는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  10. 제2항에 있어서, 상기 제2 층간절연막 패턴을 형성하는 단계는,
    상기 제1 장벽 금속막이 형성된 제1 홀 영역 내부를 희생 절연막으로 채우는 단계와,
    상기 희생 절연막을 포함하는 결과물상에 제2 층간절연막을 형성하는 단계와,
    상기 제2 층간절연막을 패터닝하여 상기 희생 절연막을 노출시키는 상기 제2층간절연막 패턴을 형성하는 단계와,
    상기 희생 절연막을 제거하여 상기 제1 장벽 금속막을 노출시키는 단계를 포함하는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  11. 제10항에 있어서, 상기 희생 절연막은 FOX(flowable oxide) 또는 SOG(spin on glass)로 이루어지는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  12. 제2항에 있어서, 상기 제2 층간절연막 패턴을 형성한 후, 상기 금속 라이너를 형성하기 전에,
    상기 제1 장벽 금속막이 노출되도록 상기 제2 홀 영역의 내부 및 상기 제2 층간절연막 패턴의 상부에만 제2 장벽 금속막을 형성하는 단계와,
    상기 제2 장벽 금속막 위에 금속 증착 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  13. 제12항에 있어서, 상기 제2 장벽 금속막을 형성하기 전에
    상기 제1 장벽 금속막이 노출되도록 상기 제2 홀 영역의 내부 및 상기 제2 층간절연막 패턴의 상부에만 제2 저항성 금속막을 형성하는 단계를 더 포함하고,
    상기 제2 장벽 금속막은 상기 제2 저항성 금속막 위에 형성되는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  14. 제12항에 있어서, 상기 금속 증착 방지막은 알루미늄 산화막, 알루미늄 질화막, 탄탈륨 산화막, 타이타늄 산화막 또는 실리콘 탄화막으로 이루어지는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  15. 제1항에 있어서, 상기 금속 라이너는 구리 또는 알루미늄으로 이루어지는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  16. 제1항에 있어서, 상기 금속막은 구리, 알루미늄 또는 알루미늄 합금으로 이루어지는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  17. 제1항에 있어서, 상기 금속막 형성 단계는 350 ∼ 500℃의 온도에서 행하는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  18. 제1항에 있어서, 상기 금속막 형성 단계 후에,
    상기 금속막을 열처리하여 리플로우시키는 단계를 더 포함하는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  19. 제18항에 있어서, 상기 열처리 단계는 350 ∼ 500℃의 온도에서 행하는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
  20. 제17항 또는 제18항에 있어서,
    상기 금속막을 복수의 배선으로 분리시키기 위하여 상기 제2 층간절연막 패턴의 상면이 노출되도록 CMP(chemical mechanical polishing) 공정을 행하는 단계를 더 포함하는 것을 특징으로 하는 듀얼다마신 금속 배선 형성 방법.
KR1020010042821A 2001-07-16 2001-07-16 듀얼다마신 금속 배선 형성 방법 KR20030008067A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010042821A KR20030008067A (ko) 2001-07-16 2001-07-16 듀얼다마신 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010042821A KR20030008067A (ko) 2001-07-16 2001-07-16 듀얼다마신 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20030008067A true KR20030008067A (ko) 2003-01-24

Family

ID=27715309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010042821A KR20030008067A (ko) 2001-07-16 2001-07-16 듀얼다마신 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20030008067A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332791B2 (en) 2016-12-02 2019-06-25 Samsung Electronics Co., Ltd. Semiconductor device with a conductive liner

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332791B2 (en) 2016-12-02 2019-06-25 Samsung Electronics Co., Ltd. Semiconductor device with a conductive liner

Similar Documents

Publication Publication Date Title
KR100269878B1 (ko) 반도체소자의금속배선형성방법
KR100215846B1 (ko) 반도체장치의 배선형성방법
US7550822B2 (en) Dual-damascene metal wiring patterns for integrated circuit devices
US6194315B1 (en) Electrochemical cobalt silicide liner for metal contact fills and damascene processes
JPH10189733A (ja) 多孔性誘電体の金属被覆法
KR100455382B1 (ko) 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
US20070252277A1 (en) Semiconductor devices and fabrication method thereof
KR20040052345A (ko) 반도체 소자 제조방법
KR20010076659A (ko) 반도체 소자의 배선형성 방법
KR20010048302A (ko) 반도체소자의 컨택 형성방법
KR100376873B1 (ko) 반도체 장치의 배선 및 배선 연결부와 그 제조방법
US8587128B2 (en) Damascene structure
KR100221656B1 (ko) 배선 형성 방법
KR20030008067A (ko) 듀얼다마신 금속 배선 형성 방법
KR20020053610A (ko) 반도체장치의 배선 및 배선연결부 제조방법
KR100743660B1 (ko) 반도체 소자의 제조방법
KR20020056341A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100541151B1 (ko) 반도체 소자의 금속배선 형성방법
KR100621228B1 (ko) 반도체 소자의 배선 및 배선연결부 제조방법
KR100580793B1 (ko) 반도체 소자의 콘택 홀 매립방법
US20030092257A1 (en) Method for fabricating metal interconnects
KR100257856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100924546B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20020053609A (ko) 반도체장치의 배선 및 배선연결부 제조방법
JP5170371B2 (ja) 半導体素子の金属配線形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination