KR20030002832A - 멀티 칩 패키지 - Google Patents

멀티 칩 패키지 Download PDF

Info

Publication number
KR20030002832A
KR20030002832A KR1020010038553A KR20010038553A KR20030002832A KR 20030002832 A KR20030002832 A KR 20030002832A KR 1020010038553 A KR1020010038553 A KR 1020010038553A KR 20010038553 A KR20010038553 A KR 20010038553A KR 20030002832 A KR20030002832 A KR 20030002832A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pattern
metal pattern
chip
lands
Prior art date
Application number
KR1020010038553A
Other languages
English (en)
Other versions
KR100388211B1 (ko
Inventor
김재면
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038553A priority Critical patent/KR100388211B1/ko
Publication of KR20030002832A publication Critical patent/KR20030002832A/ko
Application granted granted Critical
Publication of KR100388211B1 publication Critical patent/KR100388211B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 고밀도 실장이 가능하면서 전기적 특성 및 열방출 특성을 개선시킨 멀티 칩 패키지를 개시하며, 개시된 본 발명의 멀티 칩 패키지는, 본딩 패드 배치면이 마주 보도록 이격 배치된 상,하 반도체 칩; 상기 각 반도체 칩의 본딩 패드 배치면 상에 상기 본딩 패드를 노출시키도록 각각 형성된 제1절연층; 상기 하부 반도체 칩의 제1절연층 상에 형성되며, 타단에 범프 랜드와 와이어 본딩 랜드를 갖으면서 일단이 본딩 패드와 연결되는 제1금속패턴과 일단이 본딩 패드와 연결되지 않는 연결 패턴; 상기 상부 반도체 칩의 제1절연층 상에 일단이 본딩 패드와 연결되면서 타단에 범프 랜드를 갖는 제2금속패턴; 상기 각 반도체 칩의 제1절연층 상에 상기 범프 랜드 및 와이어 본딩 랜드를 노출시키도록 각각 형성된 제2절연층; 상기 대응하는 제1금속패턴 및 연결 패턴의 범프 랜드와 제2금속패턴의 범프 랜드 사이에 개재되어 그들간을 접속시키는 솔더 범프; 상기 하부 반도체 칩이 부착되며, 회로단자가 구비된 상측면과 볼 랜드가 구비된 하측면 및 상기 회로단자와 볼 랜드를 연결하는 회로패턴을 갖는 기판; 상기 제2금속패턴의 와이어 본딩 랜드와 상기 기판의 회로단자간을 연결하는 금속 와이어; 및 상기 상,하 반도체 칩들 및 금속 와이어를 포함한 기판의 상면을 봉지하는 봉지제를 포함한다.

Description

멀티 칩 패키지{MULTI CHIP PACKAGE}
본 발명은 멀티 칩 패키지에 관한 것으로, 보다 상세하게는, 고밀도 실장이 가능하면서 전기적 특성 및 열방출 특성이 개선된 멀티 칩 패키지에 관한 것이다.
주지된 바와 같이, 패키징 기술은 한정된 크기의 기판에 더 많은 수의 패키지를 실장할 수 있는 방향으로, 즉, 패키지의 크기를 줄이는 방향으로 진행되어 왔다. 그 예로, 패키지의 전체 크기에 대해서 반도체 칩의 크기가 80% 정도를 차지하는 칩 스케일 패키지(Chip Scale Package)가 제안되었으며, 최근에는, 패키지의 전체 크기가 반도체 칩의 크기와 동일하면서, 공정 상의 잇점을 얻을 수 있는 웨이퍼 레벨 패키지에 대한 연구가 진행되고 있다.
그러나, 상기 칩 스케일 패키지는 그 크기 감소를 통해 실장 가능한 패키지의 수를 증대시킬 수 있다는 잇점은 있지만, 전형적인 반도체 패키지와 마찬가지로, 하나의 반도체 칩이 탑재되기 때문에 그 용량 증대에는 한계가 있고, 그래서, 대용량 시스템의 구현에 어려움이 있다.
따라서, 패키지의 크기 감소와 더불어, 패키지의 용량 증대 측면을 고려하여하나의 패키지의 2∼3개의 반도체 칩들을 탑재시키는 적층 패키지(Stack Package) 및 멀티 칩 패키지(Multi Chip Package)에 대한 연구가 최근들어 활발하게 진행되고 있다.
여기서, 상기 멀티 칩 패키지는 서로 다른 기능을 갖는 두 개 이상의 반도체 칩들을 하나의 패키지로 제작한 것이며, 통상, 2∼3개의 반도체 칩들을 기판 상에 단순 나열하는 방식으로 패키징한다.
도 1은 종래의 멀티 칩 패키지를 도시한 단면도이다. 도시된 바와 같이, 서로 다른 2개의 반도체 칩들(1a, 1b)이 접착제(6)를 매개로해서 회로패턴(도시안됨)이 구비된 기판(2) 상에 나란히 부착되고, 상기 반도체 칩들(1a, 1b)과 기판(2)은 금속와이어(3)에 의해 전기적으로 연결된다. 그리고, 상기 반도체 칩들(1a, 1b) 및 금속와이어(3)를 포함한 기판(2)의 상부면은 외부로부터 보호되도록 에폭시 몰딩 컴파운드(Epoxy Molding Compound : 이하, EMC)와 같은 봉지제(4)로 봉지되고, 상기 기판(2)의 하부면에는 외부와의 전기적 접속 수단으로서 기능하는 솔더 볼(5)이 부착된다.
그러나, 전술한 바와 같은 종래의 멀티 칩 패키지는 2개의 칩이 기판 상에 나란히 배열되는 것으로 인해 크기가 크며, 따라서, 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장시에 고밀도 실장이 어렵다는 문제점이 있다.
또한, 종래의 멀티 칩 패키지는 칩과 기판간의 전기적 연결을 금속와이어를 사용하므로, 전기적 특성이 양호하지 못한 문제점이 있다.
게다가, 종래의 멀티 칩 패키지는 EMC로 봉지되어 있으므로, 칩에서 발생하는 열을 외부로 방출하는데 용이하지 못한 문제점이 있다.
따라서, 본 발명은 종래의 멀티 칩 패키지가 안고 있는 제반 문제점을 해소하기 위해 안출된 것으로서, 고밀도 실장이 가능하도록 한 멀티 칩 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 전기적 특성을 확보한 멀티 칩 패키지를 제공함에 그 다른 목적이 있다.
게다가, 본 발명은 열방출 특성을 향상시킨 멀티 칩 패키지를 제공함에 그 또 다른 목적이 있다.
도 1은 종래의 멀티 칩 패키지를 도시한 단면도.
도 2a 내지 도 2g는 본 발명의 실시예 1에 따른 멀티 칩 패키지의 제조 공정 순서대로 도시한 단면도.
도 3은 도 2a에 대응하는 하부 반도체 칩의 평면도.
도 4는 도 2c에 대응하는 상부 반도체 칩의 평면도.
도 5는 본 발명의 실시예 2에 따른 멀티 칩 패키지를 도시한 단면도.
도 6은 본 발명의 실시예 3에 따른 멀티 칩 패키지를 도시한 단면도.
도 7은 본 발명의 실시예 4에 따른 멀티 칩 패키지를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 하부 반도체 칩 11,21,71 : 본딩 패드
12,22 : 제1절연층 13 : 제1금속패턴
14 : 연결 패턴 13a,23a : 범프 랜드
13b : 와이어 본딩 랜드 15,25 : 제2절연층
20,70 : 상부 반도체 칩 26 : 솔더 범프
31 : 베이스 기판 32,33 : 기판의 절연층
34 : 회로패턴 35 : 회로단자
36 : 볼 랜드 40 : 기판
42,52 : 접착제 44 : 금속 와이어
46 : 봉지제 48 : 솔더 볼
50 : 멀티 칩 패키지 60 : 방열판
상기와 같은 목적을 달성하기 위한 본 발명에 따른 멀티 칩 패키지는, 본딩 패드 배치면이 마주 보도록 이격 배치된 상,하 반도체 칩; 상기 각 반도체 칩의 본딩 패드 배치면 상에 상기 본딩 패드를 노출시키도록 각각 형성된 제1절연층; 상기 하부 반도체 칩의 제1절연층 상에 형성되며, 일단이 본딩 패드와 연결되면서 일측 및 타측 가장자리로 번갈아 연장 배치된 타단에 범프 랜드와 와이어 본딩 랜드를 갖는 제1금속패턴과, 상기 제1금속패턴이 연장되지 않은 가장자리 부분에 섬 형태로 형성되면서 범프 랜드와 와이어 본딩 랜드를 갖는 연결 패턴; 상기 상부 반도체 칩의 제1절연층 상에 일단이 본딩 패드와 연결되면서 일측 및 타측 가장자리로 번갈아 연장 배치되고, 타단에 범프 랜드를 갖는 제2금속패턴; 상기 각 반도체 칩의 제1절연층 상에 상기 범프 랜드 및 와이어 본딩 랜드를 노출시키도록 각각 형성된제2절연층; 상기 대응하는 제1금속패턴 및 연결 패턴의 범프 랜드와 제2금속패턴의 범프 랜드 사이에 개재되어 그들간을 접속시키는 솔더 범프; 상기 하부 반도체 칩이 부착되며, 회로단자가 구비된 상측면과 볼 랜드가 구비된 하측면 및 상기 회로단자와 볼 랜드를 연결하는 회로패턴을 갖는 기판; 상기 제2금속패턴의 와이어 본딩 랜드와 상기 기판의 회로단자간을 연결하는 금속 와이어; 및 상기 상,하 반도체 칩들 및 금속 와이어를 포함한 기판의 상면을 봉지하는 봉지제를 포함한다.
여기서, 본 발명의 멀티 칩 패키지는 상기 상부 반도체 칩의 표면이 상기 봉지제로부터 노출되는 것이 바람직하며, 더욱 바람직하게, 상기 노출된 상부 반도체 칩의 표면에 방열판이 부착된다.
본 발명에 따르면, 패키지의 전체 크기를 칩 크기에 해당하는 만큼으로 줄임으로써 패키지의 고밀도 실장이 가능하도록 할 수 있으며, 또한, 전기적 신호 전달 경로를 짧게 함으로써, 전기적 특성을 향상시킬 수 있고, 게다가, 반도체 칩의 표면을 외부로 노출시킴으로써 열방출 특성을 향상시킬 수 있다.
(실시예)
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
[실시예 1]
도 2a 내지 도 2g는 본 발명의 실시예 1에 따른 멀티 칩 패키지의 제조 공정을 순서대로 도시한 단면도이다.
도 2a를 참조하면, 상부면 중심부에 일렬로 본딩 패드들(11)이 배열된 하부반도체 칩(10)을 마련한다. 그런다음, 상기 하부 반도체 칩(10) 상에 절연 성질을 갖는 용액을 일정 두께로 코팅한 후, 일정 온도에서 1차로 경화시켜 제1절연층(12)을 형성하고, 상기 본딩 패드들(11)이 노출되도록 상기 제1절연층(12)을 패터닝한 후, 2차로 경화시킨다.
그 다음, 상기 제1절연층(12) 상에 소정의 금속막을 증착한 후, 이를 패터닝하여 일단이 노출된 본딩 패드(11)와 콘택되면서 타단에 범프 랜드(13a) 및 와이어 본딩 랜드(13b)를 갖는 제1금속패턴(13)과, 상기 본딩 패드(11)와 연결됨이 없이 섬(island) 형태이면서 범프 랜드(13a) 및 와이어 랜드(13b)를 갖는 연결 패턴(14)을 형성한다.
도 3은 상기 제1금속패턴(13)이 형성된 하부 반도체 칩(10)을 도시한 평면도로서, 도시된 바와 같이, 상기 제1금속패턴(13)은 그의 일단이 일렬로 배열된 각 본딩 패드(11)와 연결되며, 아울러, 좌,우 가장자리 부분으로 번갈아 연장 배치된다. 또한, 본딩 패드(11)와 연결되지 않은 섬(island) 형태의 연결 패턴(14)이 상기 제1금속패턴(13)이 연장 배치되지 않은 반대편의 가장자리 부분에 배치된다.
도 2b를 참조하면, 제1금속패턴(13)이 형성된 제1절연층(12) 상에 액상의 절연 물질이 코팅되고, 이를 1차로 경화시키는 것에 의해서 제2절연층(15)이 형성된다. 그런다음, 상기 제2절연층(15)을 식각하여 상기 제1금속패턴(13) 및 연결 패턴(14)의 범프 랜드(13a) 및 와이어 본딩 랜드(13b)를 노출시킨다.
도 2c를 참조하면, 상부면 중심부에 일렬로 본딩 패드들(21)이 배열된 상부 반도체 칩(20)을 마련한다. 그런다음, 상기 상부 반도체 칩(20) 상에 액상의 절연물질을 코팅한 후, 일정 온도에서 1차로 경화시켜 제1절연층(22)을 형성하고, 상기 본딩 패드들(21)이 노출되도록 상기 제1절연층(22)을 패터닝한 후, 이를 2차로 경화시킨다. 이어서, 상기 제1절연층(22) 상에 소정의 금속막을 증착한 후, 이를 패터닝하여 일단이 상기 본딩 패드(21)와 콘택되고, 그리고, 타단에 범프 랜드(23a)를 갖는 제2금속패턴(23)을 형성한다.
도 4는 상기 제2금속패턴(23)이 형성된 상부 반도체 칩(10)을 도시한 평면도로서, 도시된 바와 같이, 상기 제2금속패턴(23)은 그의 일단이 일렬로 배열된 각 본딩 패드(11)와 연결되면서 좌,우 가장자리 부분으로 번갈아 연장 배치된다.
도 2d를 참조하면, 제2금속패턴(23)이 형성된 제1절연층(22) 상에 액상의 절연 물질을 코팅한 후, 이를 1차로 경화시켜 제2절연층(25)을 형성하고, 그런다음, 상기 제2절연층(25)을 식각하여 상기 제2금속패턴(23)의 범프 랜드(23a)를 노출시킨다. 이어서, 노출된 범프 랜드(23a) 상에 솔더 범프(26)를 형성한다.
상기에서, 하부 반도체 칩(10) 및 상부 반도체 칩(20)에 대한 전술한 공정들을 웨이퍼 레벨에서 수행하며, 아울러, 각 반도체 칩(10, 20)에 대한 전술한 공정을 완료한 후에는 웨이퍼 소잉(sawing) 공정을 수행하여 개별 반도체 칩들로 분리시킨다.
도 2e를 참조하면, 회로패턴(34)이 구비된 베이스 기판(31)의 상,하부면에 회로단자(35)와 볼 랜드(36)를 노출시키도록 각각 절연층(32, 33)이 형성된 구조의 기판(40)을 마련한다. 그런다음, 상기 기판(40) 상에 접착 테이프 또는 에폭시 계열의 수지로 이루어진 접착제(42)를 이용해서 도 2b에 도시된 하부 반도체 칩(10)을 접착시키고, 이어서, 와이어 본딩 공정을 통해 상기 하부 반도체 칩(10)의 와이어 본딩 패드(13b)와 상기 기판(40)의 회로단자(35)간을 금속 와이어(44)로 연결시킨다.
도 2f를 참조하면, 상기 하부 반도체 칩(10)의 상부에 도 2d에 도시된 바와 같은 상부 반도체 칩(20)을 각 칩(10, 2)의 본딩 패드 형성면이 마주 보면서, 상기 상부 반도체 칩(20)에 형성된 솔더 범프(26)가 상기 하부 반도체 칩(10)의 범프 랜드(13a)와 맞닿도록 배치시킨 상태에서, 열압착을 통해 상기 상부 반도체 칩(20)을 상기 하부 반도체 칩(10) 상에 부착시킨다.
이렇게 되면, 상기 하부 반도체 칩(10)은 그의 본딩 패드(11)와 콘택된 제1금속패턴(13) 및 금속 와이어(44)를 경유해서 기판(40)의 회로패턴(34)과 전기적으로 연결되는 반면, 상기 상부 반도체 칩(20)은 그의 본딩 패드(21)와 콘택된 제2금속패턴(23)과 하부 반도체 칩(10)의 연결 패턴(14) 및 금속 와이어(44)를 경유해서 기판(40)의 회로패턴(34)과 전기적으로 연결된다.
계속해서, 상기 반도체 칩들(10, 20) 및 금속 와이어(44)를 포함한 기판(40)의 상부면을 봉지제(46)로 봉지하여 상기 금속 와이어(44) 및 반도체 칩들(10, 20)이 외부 충격으로부터 보호되도록 한다.
도 2g를 참조하면, 기판(40)의 볼 랜드(36)에 실장 수단으로서 기능하는 솔더 볼(48)을 형성함으로써, 본 발명의 실시예 1에 따른 멀티 칩 패키지(50)를 완성한다.
상기와 같은 공정순으로 제조되는 본 발명의 멀티 칩 패키지는 2개의 반도체칩을 적층식으로 배치시키기 때문에 패키지의 전체 크기를 칩의 크기와 유사하게 만들 수 있으며, 따라서, 고용량을 얻으면서도 실장 면적을 줄일 수 있게 되어 고밀도 실장이 가능하다.
또한, 본 발명의 멀티 칩 패키지는 하부 반도체 칩과 상부 반도체 칩의 전기적 연결이 짧은 신호 전달 경로를 제공하는 솔더 범프에 의해 이루어지므로, 개선된 전기적 특성을 갖는다.
[실시예 2]
도 5는 본 발명의 실시예 2에 따른 멀티 칩 패키지를 도시한 단면도이다. 본 실시예 2에 따른 멀티 칩 패키지의 구조는 전술한 실시예 1과 거의 동일하고, 다만, 상부 반도체 칩(20)의 표면이 봉지제(46)로부터 노출된 점이 상이하다.
이 경우에는 상부 반도체 칩(20)의 표면이 외부에 노출됨으로써, 각 반도체 칩(10,20)의 구동중에 발생되는 열을 외부로 방출시키는 열방출 특성이 향상되는 잇점이 있다.
[실시예 3]
도 6은 본 발명의 실시예 3에 따른 멀티 칩 패키지를 도시한 단면도이다. 본 실시예 3에서는 열방출 특성을 더욱 높이기 위해, 노출된 상부 반도체 칩(20)의 표면에 요철 구조의 방열판(60)이 접착제(52)에 의해 부착된다.
[실시예 4]
도 7은 본 발명의 실시예 4에 따른 멀티 칩 패키지를 도시한 단면도이다. 본 실시예 4에 따른 멀티 칩 패키지의 구조는 전술한 실시예 1과 전체적인 구조는 유사하고, 다만, 상부 반도체 칩(70)의 구조가 상이하다.
이 실시예 4에 있어서, 상기 상부 반도체 칩(70)은 본딩 패드(71)가 가장자리 부분에 배열되는 구조이며, 특히, 배선의 재배열 공정을 수행함이 없이, 본딩 패드(71) 상에 바로 솔더 범프(26)가 형성되고, 이러한 솔더 범프(26)를 통해서 그의 본딩 패드들(71)이 하부 반도체 칩(10)의 제1금속패턴(13) 및 연결 패턴(14)과 전기적으로 연결된다.
이상에서와 같이, 본 발명의 멀티 칩 패키지는 2개의 반도체 칩들을 적층 구조를 갖도록 배치시키기 때문에, 패키지의 전체 크기를 반도체 칩의 크기와 유사하도록 만들 수 있으며, 따라서, 고밀도 실장을 실현할 수 있다.
또한, 본 발명의 멀티 칩 패키지는 반도체 칩들간의 전기적 접속이 솔더 범프를 통해 이루어지는 것으로 인해 전기적 특성을 개선시킬 수 있다.
게다가, 본 발명의 멀티 칩 패키지는 상부 반도체 칩의 표면을 외부로 노출시키고, 아울러, 노출된 상부 반도체 칩의 표면에 방열판을 부착시킴으로써, 열방출 특성을 향상시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 본딩 패드 배치면이 마주 보도록 이격 배치된 상,하 반도체 칩;
    상기 각 반도체 칩의 본딩 패드 배치면 상에 상기 본딩 패드를 노출시키도록 각각 형성된 제1절연층;
    상기 하부 반도체 칩의 제1절연층 상에 형성되며, 일단이 본딩 패드와 연결되면서 일측 및 타측 가장자리로 번갈아 연장 배치된 타단에 범프 랜드와 와이어 본딩 랜드를 갖는 제1금속패턴과, 상기 제1금속패턴이 연장되지 않은 가장자리 부분에 섬 형태로 형성되면서 범프 랜드와 와이어 본딩 랜드를 갖는 연결 패턴;
    상기 상부 반도체 칩의 제1절연층 상에 일단이 본딩 패드와 연결되면서 일측 및 타측 가장자리로 번갈아 연장 배치되고, 타단에 범프 랜드를 갖는 제2금속패턴;
    상기 각 반도체 칩의 제1절연층 상에 상기 범프 랜드 및 와이어 본딩 랜드를 노출시키도록 각각 형성된 제2절연층;
    상기 대응하는 제1금속패턴 및 연결 패턴의 범프 랜드와 제2금속패턴의 범프 랜드 사이에 개재되어 그들간을 접속시키는 솔더 범프;
    상기 하부 반도체 칩이 부착되며, 회로단자가 구비된 상측면과 볼 랜드가 구비된 하측면 및 상기 회로단자와 볼 랜드를 연결하는 회로패턴을 갖는 기판;
    상기 제2금속패턴의 와이어 본딩 랜드와 상기 기판의 회로단자간을 연결하는 금속 와이어; 및
    상기 상,하 반도체 칩들 및 금속 와이어를 포함한 기판의 상면을 봉지하는봉지제를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  2. 제 1 항에 있어서, 상기 상부 반도체 칩의 표면은 상기 봉지제로부터 노출된 것을 특징으로 하는 멀티 칩 패키지.
  3. 제 2 항에 있어서, 상기 노출된 상부 반도체 칩의 표면에 부착된 방열판을 더 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  4. 제 3 항에 있어서, 상기 방열판의 부착은 접착제에 의해 이루어진 것을 특징으로 하는 멀티 칩 패키지.
  5. 제 1 항에 있어서, 상기 제1 및 제2절연층은 폴리이미드 계열의 수지인 것을 특징으로 하는 멀티 칩 패키지.
KR10-2001-0038553A 2001-06-29 2001-06-29 멀티 칩 패키지 KR100388211B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038553A KR100388211B1 (ko) 2001-06-29 2001-06-29 멀티 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038553A KR100388211B1 (ko) 2001-06-29 2001-06-29 멀티 칩 패키지

Publications (2)

Publication Number Publication Date
KR20030002832A true KR20030002832A (ko) 2003-01-09
KR100388211B1 KR100388211B1 (ko) 2003-06-19

Family

ID=27712516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038553A KR100388211B1 (ko) 2001-06-29 2001-06-29 멀티 칩 패키지

Country Status (1)

Country Link
KR (1) KR100388211B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851256B2 (en) 2007-10-25 2010-12-14 Samsung Electronics Co., Ltd. Method of manufacturing chip-on-chip semiconductor device
KR20110038561A (ko) * 2009-10-08 2011-04-14 삼성전자주식회사 멀티칩 모듈들을 위한 개선된 전기적 연결들
KR101522425B1 (ko) * 2007-06-20 2015-05-21 스태츠 칩팩 엘티디 반도체 장치 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231450A (ja) * 1990-02-07 1991-10-15 Hitachi Ltd 半導体集積回路装置
US5898223A (en) * 1997-10-08 1999-04-27 Lucent Technologies Inc. Chip-on-chip IC packages
KR100333388B1 (ko) * 1999-06-29 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조 방법
KR20010061791A (ko) * 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 스택 패키지
KR100592785B1 (ko) * 2000-01-06 2006-06-26 삼성전자주식회사 칩 스케일 패키지를 적층한 적층 패키지
KR100401497B1 (ko) * 2000-12-29 2003-10-17 주식회사 하이닉스반도체 적층형 멀티 칩 패키지 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522425B1 (ko) * 2007-06-20 2015-05-21 스태츠 칩팩 엘티디 반도체 장치 및 그 제조 방법
US7851256B2 (en) 2007-10-25 2010-12-14 Samsung Electronics Co., Ltd. Method of manufacturing chip-on-chip semiconductor device
KR20110038561A (ko) * 2009-10-08 2011-04-14 삼성전자주식회사 멀티칩 모듈들을 위한 개선된 전기적 연결들

Also Published As

Publication number Publication date
KR100388211B1 (ko) 2003-06-19

Similar Documents

Publication Publication Date Title
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
KR100621991B1 (ko) 칩 스케일 적층 패키지
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US20070069371A1 (en) Cavity chip package
US20060175690A1 (en) Interposer configured to reduce the profiles of semiconductor device assemblies, packages including the same, and methods
US6552267B2 (en) Microelectronic assembly with stiffening member
US10978431B2 (en) Semiconductor package with connection substrate and method of manufacturing the same
US6576998B1 (en) Thin semiconductor package with semiconductor chip and electronic discrete device
US20070052082A1 (en) Multi-chip package structure
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100388211B1 (ko) 멀티 칩 패키지
KR100426608B1 (ko) 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
KR100400826B1 (ko) 반도체패키지
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
KR100632476B1 (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩
US20200381400A1 (en) Semiconductor package and semiconductor device including the same
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR19990051002A (ko) 적층형 패키지 및 그 제조방법
KR100708041B1 (ko) 반도체패키지 및 그 제조 방법
KR20050053246A (ko) 멀티 칩 패키지
KR19980025868A (ko) 메탈 볼 그리드 어레이 패키지
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee